KR20100082576A - 산화물 반도체 및 이를 포함하는 박막 트랜지스터 - Google Patents

산화물 반도체 및 이를 포함하는 박막 트랜지스터 Download PDF

Info

Publication number
KR20100082576A
KR20100082576A KR1020090001942A KR20090001942A KR20100082576A KR 20100082576 A KR20100082576 A KR 20100082576A KR 1020090001942 A KR1020090001942 A KR 1020090001942A KR 20090001942 A KR20090001942 A KR 20090001942A KR 20100082576 A KR20100082576 A KR 20100082576A
Authority
KR
South Korea
Prior art keywords
oxide
thin film
oxide semiconductor
film transistor
channel
Prior art date
Application number
KR1020090001942A
Other languages
English (en)
Other versions
KR101552975B1 (ko
Inventor
김상욱
박성호
김창정
김선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090001942A priority Critical patent/KR101552975B1/ko
Priority to US12/654,343 priority patent/US8207530B2/en
Publication of KR20100082576A publication Critical patent/KR20100082576A/ko
Application granted granted Critical
Publication of KR101552975B1 publication Critical patent/KR101552975B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

산화물 반도체 및 이를 포함하는 박막 트랜지스터에 대해서 개시된다. 상기 산화물 반도체는 In산화물에 Hf이 포함되어 형성된 것으로 이를 박막 트랜지스터의 채널 물질로 적용할 수 있다.

Description

산화물 반도체 및 이를 포함하는 박막 트랜지스터{Oxide semiconductor and thin film transistor comprising the same}
산화물 반도체 및 이를 포함하는 박막 트랜지스터에 관한 것으로, 보다 상세하게는 In 산화물에 새로운 물질을 첨가한 반도체 물질 및 이를 포함하는 산화물 박막 트랜지스터가 개시된다.
박막 트랜지스터(Thin film transistor)는 다양한 응용 분야에 이용되고 있으며, 특히 디스플레이 분야에서 스위칭 및 구동 소자로 이용되고 있고, 크로스 포인트형 메모리 소자의 선택 스위치로 사용되고 있다.
현재 TV용 패널로서 액정디스플레이(LCD)가 주축을 이루고 있는 가운데, 유기발광 디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다. TV용 디스플레이 기술 개발은 시장에서 요구하는 바를 충족시키는 방향으로 발전하고 있다. 시장에서 요구하는 사항으로는 대형화된 TV 또는 DID(Digital Information Display), 저가격, 고화질 (동영상표현력, 고해상도, 밝기, 명암비, 색재현력) 등이 있다. 이와 같은 요구 사항에 대응하기 위해서는 유리 등의 기판의 대형화와 함께, 우수한 성능을 갖는 디스플레이의 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT)가 요구된다.
디스플레이의 구동 및 스위칭 소자로서 사용되는 것으로, 비정질 실리콘 박막트랜지스터(a-Si TFT)가 있다. 이는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 가장 널리 쓰이는 소자이다. 그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다. 따라서 a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 또한, a-Si TFT에 비해 소자 특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 복잡한 공정이 필요하고 그에 따른 추가 비용도 증가한다. 따라서, poly-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적인 단점이 있다. 그리고 poly-Si TFT의 경우, 제조 장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1 m가 넘는 대형기판을 이용한 제조공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어렵다. 
이에 따라 a-Si TFT의 장점과 poly-Si TFT의 장점을 모두 지닌 새로운 TFT기술이 요구되었다. 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체 소자가 있다.
산화물 반도체 소자로 최근 각광을 받는 것으로 ZnO계 박막 트랜지스터이다. 현재 ZnO 계열 물질로 Zn 산화물, In-Zn 산화물 및 여기에 Ga, Mg, Al, Fe 등이 도핑된 산화물 등이 소개되었다. ZnO계 반도체 소자는 저온 공정으로 제작이 가능하고 비정질 상이기 때문에 대면적화가 용이한 장점을 가진다. 또한, ZnO 계 반도체 필름은 고이동도의 물질로서 다결정 실리콘과 같은 매우 양호한 전기적 특성을 갖는다.
또한 이와 더불에 InO 계열 물질을 TFT의 채널 물질로 적용하기 위한 연구 역시 진행되고 있다. 미국 등록특허 제 7,339,187호에는 증가형(Enhancement Mode) 특성을 나타내는 TFT로서 InO 물질을 채널로 적용한 TFT에 대해서 개시되어 있고, 미국 등록특허 제 7,067,843호에는 도핑되지 않은 금속산화물 반도체를 적용한 TFT로서 금속산화물의 예시로 InO이 개시되어 있다. 또한 WO07/058248호에는 InO 물질에 Zn, Cu, Mg, Co, Ca 등의 물질을 도핑하여 채널물질로 적용한 개념에 대해서 개시되어 있으며, WO07/046181호에는 InO에 CeO를 도핑하여 채널 물질로 적용한 개념에 대해서 개시되어 있어, InO 계열 물질을 박막 트랜지스터의 채널 물질로 적용하기 위한 연구 역시 병행되어 진행되고 있다.
본 발명의 일측면은 In 산화물에 새로운 물질을 첨가한 산화물 반도체에 관련된다.
본 발명의 다른 측면은 상기 산화물 반도체를 채널 영역에 사용한 산화물 박막 트랜지스터에 관련된다.
본 발명의 일 측면에 따라 In 산화물에 Hf이 추가된 산화물 반도체가 제공된다
상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 10 at% 범위일 수 있다.
상기 조성비는 0 at% < Hf(at %) ≤ 2 at% 또는 0 at% < Hf(at %) ≤ 1.5 at%일 수 있다.
상기 산화물은 비정질이거나, 혼합결정질이거나 혹은 결정질일 수 있다.
상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 추가로 더 포함할 수 있다.
본 발명의 다른 측면에 따라 게이트; 상기 게이트에 대응되는 위치에 형성된 것으로 In 산화물에 Hf이 추가된 산화물 반도체를 포함하여 형성된 채널; 상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및 상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하는 산화물 박막 트랜지스터가 제공된다.
상기 박막 트랜지스터에서, 상기 산화물은 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 10 at% 범위일 수 있다.
상기 조성비는 0 at% < Hf(at %) ≤ 2 at% 또는 0 at% < Hf(at %) ≤ 1.5 at%일 수 있다.
상기 박막 트랜지스터에서, 상기 산화물은 비정질이거나, 혼합결정질이거나 혹은 결정질일 수 있다.
상기 박막 트랜지스터에서, 상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 추가로 더 포함할 수 있다.
본 발명의 실시예에 따르면 In 산화물에 Hf가 첨가됨으로써 안정되며 신뢰성이 높은 전기적 특성을 지닌 산화물 반도체 및 이를 포함하는 산화물 박막 트랜지스터를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 산화물 반도체, 이를 포함하는 산화물 박막 트랜지스터 및 그 제조 방법에 대해 상세히 설명하고자 한다. 참고로, 도면에 도시된 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 표현되었음을 명심하여야 한다.
본 발명의 실시예에 의한 산화물 반도체는 In 산화물에 Hf이 첨가된 물질이다. 상기 In 산화물에 Hf이 첨가된 산화물 반도체는 비정질이거나, 혼합결정질이거나 결정질일 수 있다.
In 산화물은 공정 프로세스에 의해 쉽게 캐리어 농도가 변하므로 안정적인 TFT특성을 얻기 어려웠다. 이에 따라 In 산화물에 제3의 원소인 Hf을 도핑함으로써 캐리어 밀도를 낮추고 안정적인 TFT 특성을 확보하고 있으며, 여기서는 Hf 물질을 도핑 물질로 제안한다.
산화물 반도체에서 전체 In 및 Hf 의 원소함량 대비 Hf원소의 조성비는 0 at% < Hf(at %) ≤ 10 at% 범위가 될 수 있다. 또한 상기 Hf 조성비는 0 at% < Hf( at %) ≤ 2at% 범위 또는 0 at% < Hf( at %) ≤ 1.5at% 가 되는 것도 가능하다.
산화물 반도체에는 Li, K과 같은 I족 원소, Mg, Ca, Sr과 같은 II족 원소, Ga, Al, In, Y과 같은 III족 원소, Ti, Zr, Si, Sn, Ge과 같은 IV족 원소, Ta, Vb, Nb, Sb와 같은 V족 원소, Ln 계열 원소(La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu) 등이 추가적으로 포함될 수 있다.
본 발명의 실시예에 의한 산화물 반도체는 LCD, OLED에 사용되는 구동 트랜지스터의 채널물질로 적용될 수 있으며, 메모리 소자의 주변회로를 구성하는 트랜지스터, 또는 선택 트랜지스터의 채널 물질로 적용될 수 있다.
도 1a 및 도 1b는 본 발명의 실시예에 의한 산화물 반도체를 포함하는 박막 트랜지스터의 구조를 나타낸 단면도이다. 도 1a에서는 바텀 게이트(bottom gate)형 박막 트랜지스터를 나타내었으며, 도 1b에서는 탑 게이트(top gate)형 박막 트랜지스터를 나타내었다. 
도 1a를 참조하면, 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 기판(11)의 일영역 상에 형성된 게이트 전극(13), 기판(11) 및 게이트 전극(13) 상에 형성된 게이트 절연층(14)을 포함하고 있다. 기판(11)이 실리콘으로 형성된 경우 실리콘 기판 표면에 열산화 공정에 의한 산화층(12)을 더 포함할 수 있다. 게이트 전극(13)에 대응되는 게이트 절연층(14) 상에는 채널(15)이 형성되어 있으며, 채널(15)의 양측부 및 게이트 절연층(14) 상에는 소스(16a) 및 드레인(16b)이 형성되어 있다.
도 1b를 참조하면, 기판(101) 상에 각각 형성된 소스(102a) 및 드레인(102b)를 포함하며, 소스(102a), 드레인(102b) 사이 영역에 형성된 채널(103)을 포함한다. 채널(103) 및 기판(101) 상에는 게이트 절연층(104)이 형성되어 있으며, 채널(103)에 대응되는 게이트 절연층(104) 상에는 게이트 전극(105)이 형성되어 있다. 기판(101)이 실리콘으로 형성된 경우, 기판(101) 표면에는 열산화 공정에 의한 산화층을 더 포함할 수 있다.
도 1a 및 도 1b에 나타낸 본 발명의 실시예에 의한 산화물 박막 트랜지스터를 형성하는 각 층의 형성 물질에 대해 설명하면 다음과 같다. 기판(11, 101)은 일반적인 반도체 소자에 사용되는 기판을 사용할 수 있으며, 예를 들어 실리콘, 글래스(glass) 또는 유기물 재료를 사용할 수 있다. 기판(11, 101) 표면에 형성된 산화층은 예를 들어 실리콘 기판을 열산화하여 형성된 실리콘 산화층(SiO2)일 수 있다. 게이트 전극(13, 105)은 전도성 물질을 사용할 수 있으며, 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물일 수 있다. 게이트 절연층(14, 104)은 통상적인 반도체 소자에 사용되는 절연 물질을 사용하여 형성할 수 있다. 예를 들어, SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4 또는 이들의 혼합물을 사용할 수 있다. 소스(16a, 102a) 및 드레인(16b, 102b)은 전도성 물질을 사용하여 형성할 수 있으며, 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물을 사용할 수 있다.
이하, 도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 제조 방법에 대해 설명하고자 한다. 
도 2a를 참조하면, 먼저 기판(11)을 마련한다. 기판(11)은 실리콘, 글래스 또는 유기물 재료를 사용할 수 있다. 여기서, 실리콘을 기판(11)으로 사용하는 경우, 열산화 공정에 의해 기판(11) 표면에 절연층(12)을 형성할 수 있다. 그리고, 기판(11) 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질(13a)을 도포한다.
도 2b를 참조하면, 전도성 물질(13a)을 패터닝함으로써 게이트 전극(13)을 형성한다. 도 2c를 참조하면, 게이트 전극(13) 상부에 절연 물질을 도포하고 패터닝하여 게이트 절연층(14)을 형성한다. 게이트 절연층은 실리콘 산화물, 실리콘 질화물, 하프늄(Hf) 산화물, 알루미늄 산화물 또는 하프늄산화물 및 알루미늄산화물의 혼합물로 형성할 수 있다.
도 2d를 참조하면, 게이트 절연층(14) 상에 채널 물질을 PVD, CVD 또는 ALD 등의 공정으로 도포한 뒤, 게이트 전극(13)에 대응되는 게이트 절연층(14) 상에 채 널 물질들이 잔류하도록 패터닝함으로써 채널(15)을 형성한다. 여기서, 채널(15)은 In 산화물에 Hf을 첨가하여 형성할 수 있다. 구체적으로 스퍼터링(sputtering) 공정으로 채널(15)을 형성하는 경우, In 산화물로 형성된 타겟(target)과 Hf 금속으로 형성된 타겟을 공정 챔버 내에 장착하여 코스퍼터링(cosputtering) 공정으로 채널(15)을 형성할 수 있다. 또한, In 산화물에 Hf원소가 추가된 형태의 단일 타겟을 사용할 수 있다.
도 2e를 참조하면, 금속 또는 전도성 금속 산화물 등의 물질을 채널(15) 및 게이트 절연층(14) 상에 도포한 뒤, 채널(15)의 양측부에 연결되도록 패터닝함으로써 소스(16a) 및 드레인(16b)를 형성한다. 마지막으로, 섭씨 400도 이하, 예를 들어 섭씨 약 200도 온도에서 일반적인 퍼니스, RTA(rapid thermal annealing), 레이저 또는 핫플레이트에 등을 이용하여 열처리 공정을 실시한다.
제조예 
실리콘 표면에 실리콘 산화물이 100nm 두께로 형성된 기판을 마련한다. 기판 표면의 일부 영역에 Mo로 200nm 두께의 게이트를 형성한 뒤, 기판 및 게이트 상부에 200nm 두께의 실리콘 질화물을 도포하여 게이트 절연층을 형성한다. 그리고, 게이트에 대응되는 게이트 절연층 상에 산화물 반도체를 도포하여 채널을 형성한다. 채널 형성의 구체적인 공정을 설명하면 다음과 같다. 타겟으로는 Kojundo 사의 In 산화물 타겟 및 LTS 사의 99.9% Hf 타겟을 사용하였다. 이들 타겟들을 스퍼터(Varian사, 모델명 MS100)의 챔버 내에 장착시켰다. 상온에서 O2 및 Ar 가스를 O2:Ar = 5:95 vol%로 유지시켜 전체 가스 압력을 5mTorr로 유지하였으며, In 산화물 타겟에 150watt 전류를 인가하고, Hf 타겟에 15 내지 30watt의 전류를 인가하면서 코스퍼터링을 실시하였다. 그리하여, 약 70nm 두께의 In 산화물에 Hf이 포함된 산화물 반도체 박막을 도포하여 채널을 형성하였다. 그리고, 채널의 양측에 소스 및 드레인으로 Ti 10nm, Pt 100nm 두께의 이중층을 형성시켰다. 다음으로, 섭씨 200도에서 1시간 동안 열처리 공정을 실시하였다. 제조된 박막 산화물에 대해서 ICP 분석을 실시한 결과 In 및 Hf의 원자비는 98.5at%:1.5at%임을 알 수 있었다.
상술한 바와 같이 제조한 본 발명의 실시예에 의한 산화물 반도체에 대해 게이트 전압(Vg)에 대한 드레인 전류(Id) 값을 측정하였다.
도 3은 상기와 같이 제조된 산화물 박막 트랜지스터에 대해 게이트 전압(Vg)에 대한 드레인 전류(Id) 값을 나타낸 도면이다. ●으로 표시되는 그래프는 게이트 전압이 10V 일때의 그래프이며, ■으로 표시되는 그래프는 게이트 전압이 0.1V 일때의 트랜스퍼 커브이다. 이때 박막 트랜지스터의 width는 40㎛이고 length는 4㎛이었다. 도 3을 참조하면 이동도는 18.6 cm2/V.s를 보이고 있으며, 오프커런트는 Ioff < 1pA 이하의 값을 나타내어 a-Si TFT 대비 우수한 특성을 나타내었다. 또한 온과 오프의 커런트차이도 Ion/Ioff > 108 이상의 차이를 보이고 있다.
도 4는 게이트 전압을 0, 4.28, 7.14 및 10V로 인가하는 경우, 드레인 전압(Vds)에 따른 드레인 전류(Ids) 값을 나타낸 아웃풋 그래프이다. 도 4를 참조하면, 게이트 전압이 증가함에 따라 드레인 전압을 증가시키면 드레인 전류 값도 점차 증가하는 것을 알 수 있다.
도 5는 채널 물질로 In 산화물에 Hf를 추가하여 형성된 산화물 박막 트랜지스의 광안정성을 나타낸 그래프로서, 광조사 여부에 따른 게이트 전압(Vgs)에 대한 드레인 전류(Ids)값을 나타낸 것이다. 여기서, Dark는 시편에 광을 차단한 경우를 나타내며, Open은 시편을 자연광에 노출시킨 경우(door open)을 나타내며, Light1는 박막 트랜지스터에 직접 램프 광을 조사한 것이다. 도 5를 참조하면, 광인가시와 광 차단시의 트랜스퍼 커브의 이동은 크지 않은 것을 알 수 있다. 따라서, 외부 환경, 특히 외부 광량의 변화에 따른 박막 트랜지스터 특성의 변화가 작으며, 결과적으로 신뢰성이 우수한 것을 알 수 있다.
한편 증착된 박막의 조성성분비, 특성 그래프, 이동도 특성 등은 사용되는 타겟의 종류, 증착시 타겟 인가전압, 증착장비, 증착압력, 산소분압 조건, 기판온도 등에 의해 변경가능하다. 예를 들어, In 산화물 타겟과 Hf 타겟의 2종류를 사용하는 경우에 대비하여 Hf-In 산화물의 단일 타겟을 사용하는 경우 증착된 박막 조성이 달라질 수 있다. 또한 증착된 박막 조성이 같은 경우라도 증착 조건에 따라 박막 특성의 변경이 가능하다. 예를 들어 스퍼터링 공정으로 산화물 반도체를 증착하는 경우, 산소 분압에 따라 산화물의 저항 범위는 크게 변할 수 있다. 산소 분압이 적정량 이하로 조절되는 경우 증착된 박막의 저항이 낮은 박막을 증착할 수 있으며, 산소 분압을 높게 조절하는 경우 저항이 높은 박막을 증착할 수 있다.
상술한 바와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 산화물 반도체를 이용하여 LCD, OLED 등 평판 디스플레이의 구동 트랜지스터, 메모리 소자의 주변회로 구성을 위한 트랜지스터 등의 다양한 전자 소자를 제조할 수 있을 것이다. 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 바텀 게이트형 또는 탑 게이트형으로 사용될 수 있다. 결과적으로 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1a 및 도 1b는 본 발명의 실시예에 의한 산화물 반도체를 포함하는 박막 트랜지스터의 구조를 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 제조 방법을 나타낸 도면이다.
도 3은 채널 물질로 In 산화물에 Hf를 포함한 산화물 박막 트랜지스터에 대해 게이트 전압에 대한 드레인 전류 값을 나타낸 도면이다.
도 4는 채널 물질로 In 산화물에 Hf을 포함한 산화물 박막 트랜지스터에 대해 드레인 전압 변화에 따른 드레인 전류 값을 나타낸 도면이다.
도 5는 채널 물질로 In 산화물에 Hf를 포함한 산화물 박막 트랜지스터에 대한 광안정성을 나타내는 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 101... 기판                  12... 절연층
13, 105... 게이트 전극           14, 104... 게이트 절연층
15, 103... 채널                  16a, 102a... 소스
16b, 102b... 드레인

Claims (17)

  1. In 산화물에 Hf이 추가된 산화물 반도체.
  2. 제 1항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 10 at% 범위인 산화물 반도체.
  3. 제 2항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 2 at% 범위인 산화물 반도체.
  4. 제 3항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량 대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 1.5 at% 범위인 산화물 반도체.
  5. 제 1항에 있어서,
    상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 반도체.
  6. 제 1항에 있어서,
    상기 산화물 반도체는 비정질인 것을 특징으로 하는 산화물 반도체.
  7. 제 1항에 있어서,
    상기 산화물 반도체는 혼합결정질인 것을 특징으로 하는 산화물 반도체.
  8. 제 1항에 있어서,
    상기 산화물 반도체는 결정질인 것을 특징으로 하는 산화물 반도체.
  9. 산화물 박막 트랜지스터에 있어서,
    게이트; 
    상기 게이트에 대응되는 위치에 형성된 것으로 In 산화물에 Hf이 추가된 산화물 반도체를 포함하여 형성된 채널;
    상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및
    상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하는 산화물 박막 트랜지스터.
  10. 제 9항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 10 at% 범위인 산화물 박막 트랜지스터.
  11. 제 10항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 2 at% 범위인 산화물 박막 트랜지스터.
  12. 제 11항에 있어서,
    상기 산화물에서 In 및 Hf 원자의 전체 함량대비 상기 Hf의 조성비가 0 at% < Hf(at %) ≤ 1.5at% 범위인 산화물 박막 트랜지스터.
  13. 제 9항에 있어서,
    상기 채널은 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 박막 트랜지스터.
  14. 제 9항에 있어서,
    상기 산화물 반도체는 비정질인 것을 특징으로 하는 산화물 박막 트랜지스터.
  15. 제 9항에 있어서,
    상기 산화물 반도체는 혼합결정질인 것을 특징으로 하는 산화물 박막 트랜지스터.
  16. 제 9항에 있어서,
    상기 산화물 반도체는 결정질인 것을 특징으로 하는 산화물 박막 트랜지스터.
  17. 제 9항에 따른 산화물 박막 트랜지스터를 스위칭 소자로 포함하는 디스플레이.
KR1020090001942A 2009-01-09 2009-01-09 산화물 반도체 및 이를 포함하는 박막 트랜지스터 KR101552975B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090001942A KR101552975B1 (ko) 2009-01-09 2009-01-09 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US12/654,343 US8207530B2 (en) 2009-01-09 2009-12-17 Oxide semiconductor and thin film transistor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001942A KR101552975B1 (ko) 2009-01-09 2009-01-09 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20100082576A true KR20100082576A (ko) 2010-07-19
KR101552975B1 KR101552975B1 (ko) 2015-09-15

Family

ID=42318414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001942A KR101552975B1 (ko) 2009-01-09 2009-01-09 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Country Status (2)

Country Link
US (1) US8207530B2 (ko)
KR (1) KR101552975B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322366B1 (ko) * 2010-08-04 2013-10-28 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
KR101465114B1 (ko) * 2013-07-04 2014-12-05 연세대학교 산학협력단 채널 도핑과 패시베이션을 동시에 수행하는 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
KR20150079258A (ko) * 2013-12-31 2015-07-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20120084940A (ko) 2011-01-21 2012-07-31 서울대학교산학협력단 박막 트랜지스터 및 그 제조 방법
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107527946A (zh) * 2017-07-04 2017-12-29 信利(惠州)智能显示有限公司 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
US10153159B1 (en) 2017-11-30 2018-12-11 International Business Machines Corporation Source and drain formation using self-aligned processes
CN108987471B (zh) * 2018-07-18 2021-03-05 华南理工大学 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管
CN112908852A (zh) * 2021-01-11 2021-06-04 华东师范大学 一种铪掺杂氧化铟薄膜晶体管及其制备方法
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002114516A (ja) 2000-09-29 2002-04-16 Nippon Shokubai Co Ltd 酸化インジウム系粒子、その製造方法および用途
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2006098664A (ja) 2004-09-29 2006-04-13 Toppan Printing Co Ltd 基板及びステンシルマスク並びに露光方法
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
EP1950177A4 (en) 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR20090040158A (ko) * 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
KR101275801B1 (ko) 2007-12-18 2013-06-18 삼성전자주식회사 산화물 반도체 타겟
US7947588B2 (en) * 2008-08-26 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322366B1 (ko) * 2010-08-04 2013-10-28 주식회사 나노신소재 다결정 구조의 투명반도체, 이의 제조방법 및 이를 포함하는 투명 트랜지스터
KR101465114B1 (ko) * 2013-07-04 2014-12-05 연세대학교 산학협력단 채널 도핑과 패시베이션을 동시에 수행하는 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
KR20150079258A (ko) * 2013-12-31 2015-07-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
US8207530B2 (en) 2012-06-26
KR101552975B1 (ko) 2015-09-15
US20100176393A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
US8450732B2 (en) Oxide semiconductors and thin film transistors comprising the same
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101468591B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101468594B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5526023B2 (ja) 酸化物半導体及びこれを含む薄膜トランジスタ
US8253134B2 (en) Oxide thin film transistor
KR20090002841A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8378342B2 (en) Oxide semiconductor and thin film transistor including the same
KR101496150B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101468590B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR102230653B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20150019355A (ko) 박막 트랜지스터 및 그 제조 방법
Wang Composition Engineering for Solution-Processed Gallium-Rich Indium-Gallium-Zinc-Oxide Thin Film Transistors
KR20140050993A (ko) Zn화합물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 5