JP2006098664A - 基板及びステンシルマスク並びに露光方法 - Google Patents
基板及びステンシルマスク並びに露光方法 Download PDFInfo
- Publication number
- JP2006098664A JP2006098664A JP2004283966A JP2004283966A JP2006098664A JP 2006098664 A JP2006098664 A JP 2006098664A JP 2004283966 A JP2004283966 A JP 2004283966A JP 2004283966 A JP2004283966 A JP 2004283966A JP 2006098664 A JP2006098664 A JP 2006098664A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- indium oxide
- silicon
- stencil mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
【課題】エッチングストッパー層となる中間膜を持つ基板を用いたステンシルマスクの製造において、自立メンブレンとなる薄膜と中間膜および支持基板の応力が最適に調整されるとともに、導電性を有する基板及びステンシルマスク並びに露光方法を提供すること。
【解決手段】支持基板上に酸化インジウム薄膜、シリコン薄膜がこの順序で積層された構造を有する基板を提供する。また、シリコン薄膜と酸化インジウム薄膜は支持基板との間で応力の調整が行われている。また前記酸化インジウム薄膜は、酸素およびインジウム以外の物質として錫、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、タングステン、ゲルマニウム、テルル、亜鉛、フッ素から選ばれる1種または2種以上の元素が含まれる。さらにこれらの基板を使用して作製されたステンシルマスクと、そのマスクを用いた露光方法を提供する。
【選択図】図1
【解決手段】支持基板上に酸化インジウム薄膜、シリコン薄膜がこの順序で積層された構造を有する基板を提供する。また、シリコン薄膜と酸化インジウム薄膜は支持基板との間で応力の調整が行われている。また前記酸化インジウム薄膜は、酸素およびインジウム以外の物質として錫、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、タングステン、ゲルマニウム、テルル、亜鉛、フッ素から選ばれる1種または2種以上の元素が含まれる。さらにこれらの基板を使用して作製されたステンシルマスクと、そのマスクを用いた露光方法を提供する。
【選択図】図1
Description
本発明はデバイス製造に用いるマスクに係る。詳しくは、支持基板上に作製した薄膜材料をエッチングストッパー層や荷電粒子線露光時における導電体として利用可能な基板及びステンシルマスク並びに露光方法に関する。
近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィー、イオンビームリソグラフィー等の研究開発が盛んにおこなわれており、これらリソグラフィー技術に使用されるステンシルマスクは厚さ2μm以下の自立シリコン薄膜(メンブレン)に転写貫通パターンを形成したものが使われている。詳しくは、係るリソグラフィ技術の中でも半導体の微細化に対応する方法として、電子線を用いたセルプロジェクション露光法やブロック露光法と呼ばれる方法、さらに高スループット化が可能なEPL(Electron Projection Lithography)法、LEEPL(Low Energy E-beam ProximityProjection Lithography)法と呼ばれる電子線投影露光法が開発されている。
このリソグラフィに使用されるステンシルマスクを製造する際に使用するステンシルマスク用基板としては、微細加工のし易さから、図5に示すようなSOI(Silicon On Insulator)基板400が用いられている。薄膜300は自立メンブレンとなる部分で、単結晶シリコン基板を研磨して所定の膜厚にし、次いでパターンを形成することによりこの部分にマスクパターンが形成されている。これを支えてマスクの平面性を維持するために、支持基板100が必要である。この支持基板としては、加工性や入手容易性の点から、単結晶シリコンが用いられている。そしてエッチングにより薄膜の微細加工を行うため中間層に酸化シリコン薄膜200を用いた積層構造がとられている。この時、この酸化シリコン薄膜はマスクパターンを加工する際のエッチングストッパーとして機能する。これは、単結晶シリコンとの間でエッチング選択比が比較的高く、酸化シリコン薄膜の膜厚を薄くできるからである。(例えば、特許文献1参照。)
しかし一般的なSOI基板は、中間層である酸化シリコン薄膜200が支持基板に対して高い応力を有しており、ステンシルマスクの製造工程において、単結晶シリコン薄膜から成る自立メンブレンに形成されるパターンが反ったり、パターンによっては応力集中により亀裂が入るといった現象が発生する。
このようなSOI基板において、単結晶シリコン層300は、若干の引っ張り応力(20MPa以下)を有するように、すなわち自立メンブレンが弛み無く張るように、シリコンより原子半径の小さいリンやホウ素などをドープするなどして応力調整を行う工程が必要であった。また中間層200は前述のとおりエッチングストッパー層としての役割があるほか、洗浄、現像、レジスト剥離などの工程で複数の薬液に曝されるため、これらの薬液に充分な耐性を有する必要があり、適切な代替材料が見つからないという理由から、これまで材料を変更することは困難であった。またこの中間層は導電性をもたないため、作製したステンシルマスクを用いて露光するとマスクが帯電し、その程度によってはメンブレンが破壊されることも問題であった。
本発明は係る従来の問題に鑑みなされたもので、その目的とするところは、エッチングストッパー層となる中間膜を持つ基板を用いたステンシルマスクの製造において、自立メンブレンとなる薄膜と中間膜および支持基板の応力が最適に調整されるとともに、導電性を有する基板及びステンシルマスク並びに露光方法を提供することにある。
本発明において上記課題を達成するために、先ず本発明の第1の発明は、支持基板上に酸化インジウム薄膜、シリコン薄膜がこの順序で積層された構造を有することを特徴とする基板である。中間膜に酸、アルカリ耐性の高い酸化インジウムを用いることで支持基板及びシリコン薄膜の加工性が向上するほか、従来のSOIを用いたステンシルマスク製造の工程をそのまま利用することができる。
また、本発明の第2の発明は、前記酸化インジウム薄膜およびシリコン薄膜が、支持基板との間で応力の調整が行われていることを特徴とする請求項1に記載の基板である。このように薄膜と支持基板との間で予め応力を調整した基板を使用することで、シリコン薄膜から成る自立メンブレンに形成されるパターンが反ったり、パターンに亀裂が入ったりする現象を抑えることができる。
また、本発明の第3の発明は、前記シリコン薄膜にリンまたはホウ素がドープされていることを特徴とする請求項1または2に記載の基板である。シリコン薄膜にリンまたはホウ素をドープすることで、導電性を有するシリコン薄膜を作成することができ、基板に荷電粒子線を照射した際にシリコン薄膜側に堆積した電荷を除去することが可能になる。
また、本発明の第4の発明は、前記支持基板はシリコン基板であって、リンまたはホウ素がドープされていることを特徴とする請求項1乃至3の何れかに記載の基板である。支持基板にシリコン基板を用いることで、支持基板をエッチングする際に、エッチングストッパー層である酸化インジウム膜との間で43000以上の高い選択比を確保でき、エッチング速度に面内のばらつきが有る場合においても、エッチングストッパー層を貫通することなく均一にエッチングできる。また、エッチングストッパー層の膜厚を薄くすることが可能になり、材料の使用量を削減できるとともに、積層するシリコン薄膜との間の応力による反りなどの影響も小さくでき、応力調整が容易になる。さらに、支持基板にリンまたはホウ素をドープすることで、導電性を有する支持基板を作成することができ、基板に荷電粒子線を照射した際に支持基板側に堆積した電荷を除去することが可能になる。
また、本発明の第5の発明は、前記酸化インジウム薄膜には、酸素およびインジウム以外の元素として、錫、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、タングステン、ゲルマニウム、テルル、亜鉛、フッ素から選ばれる1種または2種以上の元素が含まれていることを特徴とする請求項1乃至4の何れかに記載の基板である。このような構成にすることで中間層である酸化インジウム薄膜の導電性を高めることができ、基板に荷電粒子線を照射したときにシリコン薄膜側または支持基板基板側に堆積した電荷を、中間層を通して反対側から除去することが容易になる。また、これらの酸化インジウム薄膜は塩酸、臭酸、ヨウ素酸を除く一般的な酸またはアルカリおよびフッ素系ガス(CF4、C4F8、SF6等)に耐性があり、またハロゲン系の酸で容易に剥離することができることから、この層をエッチングストッパー層として用いることで、前記シリコン薄膜またはシリコンウェハーを効果的にエッチングすることができるとともに、エッチングストッパー層の膜厚を薄くすることができる。
また、本発明の第6の発明は、請求項1乃至5の何れかに記載の基板を用いてシリコン薄膜に転写パターンを形成する貫通口を設け、前記支持基板と前記酸化インジウム薄膜の該転写パターンに対応する部分に開口部を形成したことを特徴とするステンシルマスクである。このような構成にすることで、メンブレンにたわみや応力による歪みが生じず、また、基板の反りも抑えられるため、転写パターンを形成する際の位置精度が良好であり、製造されたマスクもパターンの位置ずれや反りの無い良好なステンシルマスクとなる。
また、本発明の第7の発明は、請求項1乃至5の何れかに記載の基板を用いて前記シリコン薄膜と前記酸化インジウム薄膜に転写パターンを形成する貫通口を設け、前記支持基板の該転写パターンに対応する領域に開口部を形成したことを特徴とするステンシルマスクである。このような構成にすることで、メンブレンにたわみや応力による歪みが生じず、また、基板の反りも抑えられるため、転写パターンを形成する際の位置精度が良好であり、製造されたマスクもパターンの位置ずれや反りの無い良好なステンシルマスクとなる。
また、本発明の第8の発明は、請求項6または7のステンシルマスクに荷電粒子線を照射し、転写パターンの形状に荷電粒子線を成形して、被転写基板上に転写パターンを形成する工程を備えることを特徴とする荷電粒子線の露光方法である。係る露光方法によると、被転写基板上に形成されたレジストに対し精度良いパターン露光が可能となり、その結果、半導体装置等におけるパターンの形成を、高い歩留まりで行うことができる。
本発明の基板およびステンシルマスクによると、エッチングストッパー層及びシリコン薄膜についてその応力の調整が行われているため、マスク全体の反りを防止し、自立メンブレンのたわみを抑制することが可能になる。また、微細パターンの変形や位置ずれを起こりにくくできる。
また、中間層である酸化インジウム薄膜はステンシルマスクの材料に用いられるシリコン系材料との間で43000以上の高いエッチング選択比を確保できることから、エッチング速度に面内のばらつきが有る場合においても、エッチングストッパー層を貫通することなく均一にエッチングできる。また、エッチングストッパー層の膜厚を薄くすることができる。このことは材料の使用量を削減するばかりでなく、積層するシリコン薄膜との間の応力による反りなどの影響も小さくでき、応力調整が容易になる。
また、本発明の露光方法によると、被転写基板上に形成されたレジストに対し、精度の高いパターン露光が可能となり、その結果、半導体回路等のパターンの製造を高い歩留まりで行うことができる。
以下、本発明の実施の形態につき説明する。図1は本発明の基板の一実施例を示す模式構成断面図である。
支持基板1に用いる材料は酸化インジウム薄膜2との間でエッチング選択比が高くなるものが好ましく、単結晶シリコン、多結晶シリコン、アモルファスシリコンなどが挙げられる。その中でもリンやホウ素などをドープして比抵抗を低くしたものが好ましい。
支持基板上の酸化インジウム薄膜2は、成膜条件によっては熱膨張係数の差や膜中に取り込まれた不純物などにより応力が働き基板は反るが(図4(a)、(b))、応力制御を行って酸化インジウム薄膜2を形成すると基板の反りを抑えることができる。酸化インジウム薄膜2の成膜方法は、均一にコーティングでき付着力も高いスパッタ法が好ましい。応力調整方法は、スパッタ時の全圧を制御する方法、基板温度を制御する方法、焼成温度を制御する方法などいずれの方法でも可能である。酸化インジウム薄膜に添加する不純物としては、錫、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、タングステン、ゲルマニウム、テルル、亜鉛、フッ素などがあるが、高い導電性が期待できる点から錫を用いることが望ましい。
次に、成膜した酸化インジウム薄膜2上にシリコン薄膜3を形成する。この時の応力の調整方法はスパッタ時の全圧を制御する方法、基板温度を制御する方法、焼成温度を制御する方法などの方法が使用できる。なお成膜方法はスパッタ法の他、成膜速度の速いCVD法や電子ビーム蒸着法を用いてもよい。シリコン薄膜3は、リンやホウ素などをドープして比抵抗を低くしたものが好ましい。
図2は本発明のステンシルマスクの一実施例を示す模式構成断面図である。図1の基板を用いて、シリコン薄膜3に転写パターンとなる貫通口を設け、支持基板1と酸化インジウム薄膜2には、シリコン薄膜の貫通口が設けられた領域に開口部を設けたものである。
続いて、図3を参照して、本発明の基板を用いてステンシルマスクを製造する方法について説明する。
まず、前述した方法で製造された基板を準備する(図3(a))。
まず、前述した方法で製造された基板を準備する(図3(a))。
次に、通常のフォトリソグラフィーによりレジストパターン4を作成し(図3(b))、これをマスクとし支持基板をドライエッチングして開口部5を形成し、レジスト剥離液またはアッシングによってレジストを剥離する(図3(c))。ドライエッチングには、支持基板にシリコンウェハーを用いた場合は、フッ素系ガス(CF4、C4F8、SF6等)を主体とした混合ガスがエッチングマスクの材料の耐性を考慮したうえで使用できる。ドライエッチング装置としては、公知のRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたものが挙げられる。このとき中間層である酸化インジウム薄膜2がエッチングストッパー層として働き、その選択比はシリコンとの間で43000以上が期待できる。
続いて開口部5に現れた酸化インジウム膜をハロゲン系の酸を用いて剥離する(図3(d))。剥離には一般的な錫をドープした酸化インジウム(ITO)のエッチャントが使用できる。
次に通常のフォトリソグラフィーまたは荷電粒子線リソグラフィーによって、シリコン薄膜3をパターニングするためのレジストパターンを形成し、これをマスクとして、ドライエッチングにより、シリコン薄膜パターンを形成する。この場合のドライエッチングについては、エッチング方法やエッチング条件等は特に制限されない。エッチングに使用するガスとしては、例えば、SF6ガス、CF4ガスといったフッ素系ガスを主体とした混合ガス、Cl2ガス、SiCl4ガスといった塩素系ガスを主体とした混合ガス、HBrガスといった臭素系ガスを主体とした混合ガス等が挙げられる。また、ドライエッチング装置としては、RIE、マグネトロンRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたドライエッチング装置が挙げられる。
以上のようにして貫通した荷電粒子線の透過孔を有する転写マスクが完成する(図3(e))。なお各工程では適宜洗浄を行うことが望ましい。また、支持基板と酸化インジウム薄膜の開口部形成と、シリコン薄膜への転写パターンの形成は、順番を逆に行ってもよい。また、以上説明した方法では、図3(d)のステップで開口部5に現れた酸化インジウム膜を剥離しているが、酸化インジウム膜にも転写パターンの形成を行って、図3(f)に示すように酸化インジウム膜を残しても良い。
錫をドープした酸化インジウム(ITO)ターゲットを用いて、スパッタガス圧0.5Pa、投入電力300Wで直流マグネトロンスパッタ装置により、ホウ素をドープした低比抵抗の単結晶シリコンウェハー基板上にITO膜を100nm成膜した。次にホウ素をドープした低比抵抗のシリコンターゲットを用いて、スパッタガス圧0.3Pa、投入電力150Wで直流マグネトロンスパッタ装置によりシリコン薄膜を2μmの膜厚で先の基板に積層した。作製した基板を250℃で1時間焼成した。この時、基板に反りは見られなかった。
次にスピンコーターを用いて基板裏面(シリコン支持基板面)にフォトレジストを20μmの厚さに塗布し、130℃で30分間焼成した。続いて開口部を作製するためのフォトマスクを用いて基板裏面にコンタクト露光し、アルカリ現像液により現像し、フォトレジスト上に開口部のパターンを形成した。これをフロロカーボン系混合ガスを用いたICPドライエッチング装置によりエッチングを行い、酸素プラズマアッシング装置によりレジスト剥離を行ったのち、6M塩酸+0.2M塩化鉄(III)水溶液によりITO層を除去してシリコン支持基板に開口部を作製した。
次に、基板の表面(シリコン薄膜層)に電子線レジストをスピンコータにて成膜し、焼成を行い、電子線描画機にて電子線レジスト上に描画を行い、専用のアルカリ現像液を用いて現像することで、電子線レジスト上に半導体回路パターンを形成した。これをマスクとしてフロロカーボン系混合ガスを用いたICPドライエッチング装置によりシリコン薄膜層をエッチングして荷電粒子線が透過する転写パターンを形成し、残っているレジストパターンを有機溶剤により除去し、本発明のステンシルマスクが完成した。なおアルカリ溶液を含む各種洗浄液による洗浄は、適宜行った。
以上、製造されたステンシルマスクには、転写パターンが形成された後においても、面内でのパターン変形を抑制することができ、良好なステンシルマスクができた。
以上のようにして作製したステンシルマスクを荷電粒子線露光装置に搭載して露光を行った。ここでの荷電粒子線は、電子線を用いた。電子銃から射出された電子線を、所定の位置に配置されたステージ上のステンシルマスクに照射して、転写パターンの形状に電子線を成形し、この電子線を電子レンズで縮小し、試料として予めレジストを塗布したステージ上の感応基板の所望の位置に転写パターンを投影結像させて、電子線露光を行った。この結果、試料上のパターンは設計値通りに高精度な露光ができることを確認した。
本発明は、デバイス製造のリソグラフィー工程で使用されるマスク、特に電子線による露光装置のマスクに用いることができる。
1・・・支持基板
2・・・酸化インジウム薄膜
3・・・シリコン薄膜
4・・・レジストパターン
5・・・開口部
10・・・ステンシルマスク
100・・・シリコン基板
200・・・酸化シリコン薄膜
300・・・シリコン薄膜
400・・・SOI基板
2・・・酸化インジウム薄膜
3・・・シリコン薄膜
4・・・レジストパターン
5・・・開口部
10・・・ステンシルマスク
100・・・シリコン基板
200・・・酸化シリコン薄膜
300・・・シリコン薄膜
400・・・SOI基板
Claims (8)
- 支持基板上に酸化インジウム薄膜、シリコン薄膜がこの順序で積層された構造を有することを特徴とする基板。
- 前記酸化インジウム薄膜およびシリコン薄膜が、支持基板との間で応力の調整が行われていることを特徴とする請求項1に記載の基板。
- 前記シリコン薄膜にリンまたはホウ素がドープされていることを特徴とする請求項1または2に記載の基板。
- 前記支持基板はシリコン基板であって、リンまたはホウ素がドープされていることを特徴とする請求項1乃至3の何れかに記載の基板。
- 前記酸化インジウム薄膜には、酸素およびインジウム以外の元素として、錫、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、タングステン、ゲルマニウム、テルル、亜鉛、フッ素から選ばれる1種または2種以上の元素が含まれていることを特徴とする請求項1乃至4の何れかに記載の基板。
- 請求項1乃至5の何れかに記載の基板を用いてシリコン薄膜に転写パターンを形成する貫通口を設け、前記支持基板と前記酸化インジウム薄膜の該転写パターンに対応する領域に開口部を形成したことを特徴とするステンシルマスク。
- 請求項1乃至5の何れかに記載の基板を用いて前記シリコン薄膜と前記酸化インジウム薄膜に転写パターンを形成する貫通口を設け、前記支持基板の該転写パターンに対応する領域に開口部を形成したことを特徴とするステンシルマスク。
- 請求項6または7のステンシルマスクに荷電粒子線を照射し、転写パターンの形状に荷電粒子線を成形して、被転写基板上に転写パターンを形成する工程を備えることを特徴とする荷電粒子線の露光方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283966A JP2006098664A (ja) | 2004-09-29 | 2004-09-29 | 基板及びステンシルマスク並びに露光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283966A JP2006098664A (ja) | 2004-09-29 | 2004-09-29 | 基板及びステンシルマスク並びに露光方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006098664A true JP2006098664A (ja) | 2006-04-13 |
Family
ID=36238559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283966A Pending JP2006098664A (ja) | 2004-09-29 | 2004-09-29 | 基板及びステンシルマスク並びに露光方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006098664A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188247A (ja) * | 2008-02-07 | 2009-08-20 | Toppan Printing Co Ltd | ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法 |
US8207530B2 (en) | 2009-01-09 | 2012-06-26 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
-
2004
- 2004-09-29 JP JP2004283966A patent/JP2006098664A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188247A (ja) * | 2008-02-07 | 2009-08-20 | Toppan Printing Co Ltd | ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法 |
US8207530B2 (en) | 2009-01-09 | 2012-06-26 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101338B2 (en) | Method of forming micro pattern of semiconductor device | |
TW201705269A (zh) | 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化 | |
JP4220229B2 (ja) | 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法 | |
JP2008066587A (ja) | パターン形成方法 | |
KR100403933B1 (ko) | 마스크의 형성방법 | |
US7955985B2 (en) | Method of forming micro pattern of semiconductor device | |
JP5011774B2 (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
JP2006098664A (ja) | 基板及びステンシルマスク並びに露光方法 | |
JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
JP2008078527A (ja) | イオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスク | |
JP5332246B2 (ja) | イオン注入用ステンシルマスクの製造方法 | |
JP2006245462A (ja) | 転写マスクの製造方法 | |
JP2006066771A (ja) | ステンシルマスク用基板及びステンシルマスク並びにそれを用いた露光方法 | |
JP5042456B2 (ja) | ステンシルマスクの製造方法 | |
JP2008103386A (ja) | イオン注入用ステンシルマスクの製造方法 | |
JP5428318B2 (ja) | イオン注入用ステンシルマスク及びその製造方法 | |
JP2006245225A (ja) | ステンシルマスク用ブランク、ステンシルマスク及びそれらの製造方法 | |
CN115903401B (zh) | 基于刻蚀与双重光刻的超分辨率图案实现方法及装置 | |
JP2008218673A (ja) | 転写マスクおよびその製造方法 | |
JP2011077091A (ja) | イオン注入用ステンシルマスクの製造方法 | |
US7135257B2 (en) | Multi-step phase shift mask and methods for fabrication thereof | |
JP2008283165A (ja) | 半導体素子のハードマスクパターン形成方法 | |
JP2016173384A (ja) | フォトマスクブランクおよびその加工方法 | |
KR100510616B1 (ko) | 반도체 제조 공정에서의 barc 패터닝 및 식각 방법 | |
KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 |