JP2016173384A - フォトマスクブランクおよびその加工方法 - Google Patents
フォトマスクブランクおよびその加工方法 Download PDFInfo
- Publication number
- JP2016173384A JP2016173384A JP2015052026A JP2015052026A JP2016173384A JP 2016173384 A JP2016173384 A JP 2016173384A JP 2015052026 A JP2015052026 A JP 2015052026A JP 2015052026 A JP2015052026 A JP 2015052026A JP 2016173384 A JP2016173384 A JP 2016173384A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hard mask
- photomask blank
- resist
- blank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Physical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクにおいて、十分なレジスト密着性を有し、ハードマスク膜の帯電を防ぐことで、より高解像かつ高精度なパターン形成を可能とするフォトマスクブランクおよびその加工方法を提供する。
【解決手段】少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクにおいて、ハードマスク膜とレジスト膜の間に導電性高分子からなる導電膜を設けることを特徴とする。
【選択図】図1
【解決手段】少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクにおいて、ハードマスク膜とレジスト膜の間に導電性高分子からなる導電膜を設けることを特徴とする。
【選択図】図1
Description
本発明は、フォトマスクブランクおよびその加工方法に関し、特に、少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクおよびその加工方法に関する。
(ハードマスクブランクの説明)
近年、半導体デバイスの微細化に伴い、フォトマスクで求められる解像力や精度は更に厳しくなってきている。レジストの解像力の向上も重要であるが、ブランクの構造を工夫することで、解像性の向上を図ったものが、ハードマスク膜を有するフォトマスクブランクで(以降ハードマスクブランクと記述する。)、少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクである。
近年、半導体デバイスの微細化に伴い、フォトマスクで求められる解像力や精度は更に厳しくなってきている。レジストの解像力の向上も重要であるが、ブランクの構造を工夫することで、解像性の向上を図ったものが、ハードマスク膜を有するフォトマスクブランクで(以降ハードマスクブランクと記述する。)、少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクである。
(ハードマスクブランク構造の説明)
このハードマスクブランクは、従来のフォトマスクブランクと異なり、ハードマスク膜が遮光膜上に追加されている。このハードマスク膜は遮光膜をエッチングする際のマスクとなるため、遮光膜をエッチングするガスではエッチングされない材料か、十分な選択比の取れる材料を採用する必要がある。例えば、珪素系材料に対するハードマスク膜としては、薄いクロム膜が使用できることが特開2007−241060号公報(特許文献1)に開示されている。現状は遮光膜として、クロムまたはクロム化合物膜が主に使われているが、それに対するハードマスク膜としては、SiOxやSiON、SiNなどの珪素系材料を使用できることが特開2006−146152号公報(特許文献2)に開示されており、実際に、多く採用されている。ハードマスク膜の上層のレジスト膜はハードマスク膜をエッチングするだけの厚さで十分となるため、ハードマスク膜を5nmから10nmと非常に薄く成膜することで、レジスト膜を薄くすることができる。これにより、レジストパターンのアスペクト比を小さくすることができるため、従来のフォトマスクブランクを用いてフォトマスクを作製する上で、解像力低下の要因となっていたレジスト倒れを改善することができる。
このハードマスクブランクは、従来のフォトマスクブランクと異なり、ハードマスク膜が遮光膜上に追加されている。このハードマスク膜は遮光膜をエッチングする際のマスクとなるため、遮光膜をエッチングするガスではエッチングされない材料か、十分な選択比の取れる材料を採用する必要がある。例えば、珪素系材料に対するハードマスク膜としては、薄いクロム膜が使用できることが特開2007−241060号公報(特許文献1)に開示されている。現状は遮光膜として、クロムまたはクロム化合物膜が主に使われているが、それに対するハードマスク膜としては、SiOxやSiON、SiNなどの珪素系材料を使用できることが特開2006−146152号公報(特許文献2)に開示されており、実際に、多く採用されている。ハードマスク膜の上層のレジスト膜はハードマスク膜をエッチングするだけの厚さで十分となるため、ハードマスク膜を5nmから10nmと非常に薄く成膜することで、レジスト膜を薄くすることができる。これにより、レジストパターンのアスペクト比を小さくすることができるため、従来のフォトマスクブランクを用いてフォトマスクを作製する上で、解像力低下の要因となっていたレジスト倒れを改善することができる。
上述したハードマスクブランクにおいて、次に挙げる2つの問題がある。1つ目は、ハードマスク膜として採用されているSiOxやSiON、SiNなどの珪素系材料は、レジストとの密着性が非常に悪いため、それによる解像力の低下が発生するという点である。2つ目は珪素系材料の導電性の低さが問題となっており、EB照射をした際のチャージにより描画精度の低下を引き起こし、また、水処理を行った際の摩擦等でチャージし、下層の遮光膜の溶解を引き起こすという事例が発生している。
本発明は、以上の問題点を解決するものであり、レジストの密着性不足による解像性の低下およびハードマスク膜の帯電を防ぐことが可能なハードマスクブランクおよびその加工方法を提供することを目的とする。
本発明の請求項1の発明は、
少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクであって、前記ハードマスク膜とレジスト膜の間に導電膜を有することを特徴とするフォトマスクブランクとしたものである。
少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクであって、前記ハードマスク膜とレジスト膜の間に導電膜を有することを特徴とするフォトマスクブランクとしたものである。
本発明の請求項2の発明は、
前記ハードマスク膜は、珪素系材料からなることを特徴とする請求項1に記載のフォトマスクブランクとしたものである。
前記ハードマスク膜は、珪素系材料からなることを特徴とする請求項1に記載のフォトマスクブランクとしたものである。
本発明の請求項3の発明は、
前記導電膜は、導電性高分子からなることを特徴とする請求項1に記載のフォトマスクブランクとしたものである。
前記導電膜は、導電性高分子からなることを特徴とする請求項1に記載のフォトマスクブランクとしたものである。
本発明の請求項4の発明は、
前記導電性高分子は、アルカリ水溶液に対して不溶であることを特徴とする請求項3に記載のフォトマスクブランクとしたものである。
前記導電性高分子は、アルカリ水溶液に対して不溶であることを特徴とする請求項3に記載のフォトマスクブランクとしたものである。
本発明の請求項5の発明は、
前記導電膜は、ハードマスク膜をエッチングする際のガスでエッチング可能であることを特徴とする請求項1に記載のフォトマスクブランクの加工方法としたものである。
前記導電膜は、ハードマスク膜をエッチングする際のガスでエッチング可能であることを特徴とする請求項1に記載のフォトマスクブランクの加工方法としたものである。
本発明は、少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクにおいて、ハードマスク膜とレジスト膜の間に設けた導電性高分子で成膜された導電膜によって、十分なレジスト密着性と導電性を得ることができ、これにより高解像かつ高精度なフォトマスクを作製することができる。
図1は本発明にかかるハードマスクブランクの構成を示す概略断面図である。図1に示すように、本発明のハードマスクブランク101は、少なくとも透明基板1、位相シフト膜2、遮光膜3、ハードマスク膜4、導電膜6、およびレジスト膜5を順次積層した構造を有する。
一般的なフォトマスクブランクは、透明基板1上に、位相シフト膜2、遮光膜3、およびレジスト膜5が形成された構造となっているが、遮光膜3とレジスト膜5の間にハードマスク膜4を設けたものが従来のハードマスクブランク100である。
遮光膜3はクロムまたはクロム化合物膜が主に用いられており、それに対するハードマ
スク膜4としては、主に、SiOxやSiON、SiNなどの珪素系材料が採用されている。
スク膜4としては、主に、SiOxやSiON、SiNなどの珪素系材料が採用されている。
本発明のハードマスクブランク101は、従来のハードマスクブランク100のハードマスク膜4とレジスト膜5の間に、更に導電膜6を設けた構造となっている。
本発明の導電膜6は、レジストとの密着性向上という観点から、導電性高分子を用いることが望ましい。この導電性高分子は現像処理時に使用されるTMAHには不溶で、ハードマスク膜をエッチングする際のガスでエッチング可能な材料である必要がある。安定性、導電性という点からポリチオフェン系材料が特に好ましい。
図2〜5に本発明のハードマスクブランクの製造工程とそれを用いたフォトマスクの製造工程を説明する。
基板としては、平坦度がよく、表面粗さが小さい材料が好ましく、例えば図2(a)に示すように石英ガラスを平坦に研磨して表面を清浄にしたガラス基板1を用意する。
次いで、基板1の上にスパッタ法によりMoSi(モリブデンシリサイド)を成膜して、図2(b)に示すように、位相シフト膜2を形成する。
次いで、図2(c)に示すように、スパッタ法によりクロムまたはクロム化合物の遮光膜3を成膜する。
次いで、図2(d)に示すように、遮光膜3上に、クロムまたはクロム化合物に対してエッチングの選択比を取ることができる珪素系材料を用いたハードマスク膜4をスパッタ法により成膜する。珪素系材料としてはSiOxまたはSiONもしくはSiNなどが挙げられる。
図3(e)に示すように、ハードマスク膜4上に、スピンコーターを用いて導電膜6を成膜する。導電膜6の導電性高分子は、ポリアニリン、ポリチオフェン、ポリピロール、ポリフェニレン、ポリフルオレン、ポリビチオフェン、ポリイソチオフェン、ポリ(3,4−エチレンジオキシチオフェン)、ポリイソチアナフテン、ポリイソナフトチオフェン、ポリアセチレン、ポリジアセチレン、ポリパラフェニレンビニレン、ポリアセン、ポリチアジル、ポリエチレンビニレン、ポリパラフェニレン、ポリドデシルチオフェン、ポリフェニレンビニレン、ポリチエニレンビニレン、ポリフェニレンスルフィド等やこれらの誘導体が例示できる。これらのうち、安定性、導電性の観点から、ポリチオフェン系材料が特に好ましい。また、現像処理時に用いるTMAH(Tetramethylammonium hydroxide)に不溶である疎水性ポリチオフェン材料が好ましい。
導電膜6上には、図3(f)に示すように、レジストをスピンコートなどでコートし、加熱して乾燥させることでレジスト膜5を形成し、本発明のハードマスクブランクを作製する。
本発明のハードマスクブランクを用いたフォトマスク201は、図5(g)に示すように、前記の本発明のハードマスクブランクから、リソグラフィとエッチングによりパターン加工され、パターニングされた位相シフト膜2aが露光の際の透過領域Aを構成しており、遮光膜が残された部分は遮光帯3bとなる。
以下、具体的な数値例を用いて本実施例をより詳細に説明する。
まず、図2(a)に示す透明基板1として、6インチ×6インチ×0.25インチの大きさの石英ガラス基板を用意した。
まず、図2(a)に示す透明基板1として、6インチ×6インチ×0.25インチの大きさの石英ガラス基板を用意した。
次に、図2(b)において、基板1上に、マグネトロンスパッタ装置を用いてモリブデンシリサイドのターゲットを使用し、基板温度25℃、アルゴン雰囲気で、位相シフト膜2を形成した。
次に、図2(c)において、位相シフト膜2の上に、マグネトロンスパッタ装置を用いてクロムをターゲットとして、基板温度25℃、アルゴン雰囲気下で遮光膜3を成膜した。
その後、図2(d)では、遮光膜3の上に、シリコンをターゲットとし、アルゴンと酸素を混合したガス雰囲気下でのDCマグネトロンスパッタリングにより、ハードマスク膜4を10nmの膜厚に形成した。
さらに、図3(e)では、スピンコーターを用いて5nmの導電膜6を形成した。
最後に、導電膜6上にスピンコートを用いてネガ型化学増幅レジスト(SEBN2014:信越化学工業)を80nmの膜厚で塗布することで、レジスト膜5を形成し、図3(f)に示す本発明のハードマスクブランク101を得た。
最後に、導電膜6上にスピンコートを用いてネガ型化学増幅レジスト(SEBN2014:信越化学工業)を80nmの膜厚で塗布することで、レジスト膜5を形成し、図3(f)に示す本発明のハードマスクブランク101を得た。
図4(a)に本実施例で作製したハードマスクブランク101を用意した。
上記ブランク101に対し、電子線描画機(EBM6000:ニューフレアテクノロジー)によって描画後、110℃、10分のPost-Exposure Bake(PEB)およびパドル現像(ACT−M:東京エレクトロン)により、レジスト部分にラインアンドスペースのレジストパターン5aを形成した(図4(b))。
次いで、ドライエッチング装置を用いて、CF4プラズマにより、導電膜6をエッチングし、続けて同じガスを用いてハードマスク層4をエッチングした後(図4(c))、エッチングガスをCl2とO2に変更し、遮光膜3を連続してエッチングし(図5(d))、その後、レジスト剥離洗浄を行い、図5(e)の状態になる。次に、SF6プラズマを用いて、位相シフト膜2を、導電膜6aと、SiO2からなるハードマスク膜4aと一緒にエッチングし(図5(f))、最後に、パターン領域Aの遮光膜3aをエッチングし、評価パターンを有するフォトマスク201を作製した(図5(g))。評価パターンは、寸法20nmから200nmの孤立ライン、ラインアンドスペース、孤立スペースを挿入したパターンチップをマスク中心に配置した。
本実施例で作製した導電膜6を設けたハードマスクブランクを使用し、作製したフォトマスクと、従来のハードマスクブランクを使用し、作製したフォトマスクの両方に関して、解像性の評価と欠陥発生状況の確認を実施した。その結果、従来のハードマスクブランクを使用したマスクでは、ライン系の解像限界が45nmで、かつ白欠陥が複数見られたのに対し、本実施例1の導電膜6を設けたハードマスクブランクを使用したマスクでは、ライン系の解像限界が30nmで、かつ白欠陥の発生はなかった。
本発明は、フォトマスク等に有用である。
1 透明基板
2 位相シフト膜
2a パターニングされた位相シフト膜
3 遮光膜
3a パターニングされた遮光膜
3b 遮光帯
4 ハードマスク膜
4a パターニングされたハードマスク膜
5 レジスト膜
5a パターニングされたレジスト膜
6 導電膜
6a パターニングされた導電膜
100 従来のハードマスクブランク
101 本発明のハードマスクブランク
201 本発明のハードマスクブランクを用いた実施例1のフォトマスク
2 位相シフト膜
2a パターニングされた位相シフト膜
3 遮光膜
3a パターニングされた遮光膜
3b 遮光帯
4 ハードマスク膜
4a パターニングされたハードマスク膜
5 レジスト膜
5a パターニングされたレジスト膜
6 導電膜
6a パターニングされた導電膜
100 従来のハードマスクブランク
101 本発明のハードマスクブランク
201 本発明のハードマスクブランクを用いた実施例1のフォトマスク
Claims (5)
- 少なくとも透明基板、位相シフト膜、遮光膜、ハードマスク膜、レジスト膜が順次に積層されてなるフォトマスクブランクであって、前記ハードマスク膜とレジスト膜の間に導電膜を有することを特徴とするフォトマスクブランク。
- 前記ハードマスク膜は、珪素系材料からなることを特徴とする請求項1に記載のフォトマスクブランク。
- 前記導電膜は、導電性高分子からなることを特徴とする請求項1に記載のフォトマスクブランク。
- 前記導電性高分子は、アルカリ水溶液に対して不溶であることを特徴とする請求項3に記載のフォトマスクブランク。
- 前記導電膜は、ハードマスク膜をエッチングする際のガスでエッチング可能であることを特徴とする請求項1に記載のフォトマスクブランクの加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015052026A JP2016173384A (ja) | 2015-03-16 | 2015-03-16 | フォトマスクブランクおよびその加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015052026A JP2016173384A (ja) | 2015-03-16 | 2015-03-16 | フォトマスクブランクおよびその加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016173384A true JP2016173384A (ja) | 2016-09-29 |
Family
ID=57009032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015052026A Pending JP2016173384A (ja) | 2015-03-16 | 2015-03-16 | フォトマスクブランクおよびその加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016173384A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11275305B2 (en) * | 2019-08-13 | 2022-03-15 | Kioxia Corporation | Method for producing photomask, method for producing semiconductor device, method for forming pattern, and photomask |
-
2015
- 2015-03-16 JP JP2015052026A patent/JP2016173384A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11275305B2 (en) * | 2019-08-13 | 2022-03-15 | Kioxia Corporation | Method for producing photomask, method for producing semiconductor device, method for forming pattern, and photomask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101338B2 (en) | Method of forming micro pattern of semiconductor device | |
JP5359430B2 (ja) | パターン形成方法、インプリントモールド及びフォトマスク | |
CN102122113A (zh) | 光刻方法 | |
TW200908093A (en) | Method for fabricating semiconductor device | |
JP2008091851A (ja) | 半導体素子のハードマスクパターン形成方法 | |
KR20070059877A (ko) | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
JP2001223156A (ja) | フォトリソグラフィによる多層フォトレジストプロセス | |
US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
US9097975B2 (en) | Double patterning by PTD and NTD process | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
US9412612B2 (en) | Method of forming semiconductor device | |
CN103365069A (zh) | 制造光刻掩模的方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
JP2016173384A (ja) | フォトマスクブランクおよびその加工方法 | |
US20070117278A1 (en) | Formation of devices on a substrate | |
CN111640657B (zh) | 半导体器件及其形成方法 | |
JP2014192312A (ja) | 反射型位相シフトマスク及び製造方法 | |
JP2004336066A (ja) | X線マスクの製造方法 | |
KR101145032B1 (ko) | 포토마스크 제조 방법 | |
KR101002456B1 (ko) | 반도체 소자의 패턴 형성방법 | |
CN112951718A (zh) | 半导体结构及其形成方法 | |
US20090162794A1 (en) | Method for fabricating semiconductor device | |
JP2012211980A (ja) | フォトマスクブランク及びフォトマスクの製造方法 | |
TWI646586B (zh) | Method for manufacturing electrode of semiconductor element |