KR100403933B1 - 마스크의 형성방법 - Google Patents

마스크의 형성방법 Download PDF

Info

Publication number
KR100403933B1
KR100403933B1 KR10-2001-0002991A KR20010002991A KR100403933B1 KR 100403933 B1 KR100403933 B1 KR 100403933B1 KR 20010002991 A KR20010002991 A KR 20010002991A KR 100403933 B1 KR100403933 B1 KR 100403933B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
light shielding
shielding film
resist
Prior art date
Application number
KR10-2001-0002991A
Other languages
English (en)
Other versions
KR20010100767A (ko
Inventor
고바야시신지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010100767A publication Critical patent/KR20010100767A/ko
Application granted granted Critical
Publication of KR100403933B1 publication Critical patent/KR100403933B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 실제 패턴 영역과 그 실제 패턴 영역 이외의 비점유 영역을 갖는 기판상 전면에 차광막을 형성하는 공정; 상기 비점유 영역상의 차광막을 남기면서 실제 패턴 영역상의 차광막을 패터닝하는 공정; 및 실제 패턴 영역상의 패터닝된 차광막을 남기면서 비점유 영역상의 차광막을 제거하는 공정을 포함하는 마스크의 형성방법을 제공한다.

Description

마스크의 형성방법{Method for fabricating mask}
본 발명은 마스크의 형성방법에 관한 것이다.
반도체 장치를 제조하기 위한 통상의 포토리소그래피 공정에 있어서 석영 기판상에 차광막으로서 크롬막을 일정 형상으로 형성한 마스크가 일반적으로 사용되고 있다.
크롬막의 패터닝은 통상 크롬막이 형성된 석영 기판상에 레지스트를 도포하고 이 레지스트를 전자 빔(이하 "EB"로 칭함)을 사용하여 패터닝하는 리소그래피 공정과 레지스트 패턴을 마스크로 사용하여 크롬 막을 패터닝하는 에칭 공정으로 대별된다.
크롬막의 에칭 공정에서는 종래부터 습식 에칭이 널리 이용되고 있고 현재의 마스크의 생산에서도 주류로 되어 있다. 이것은 초기 단계때부터 공장 생산에 있어서 건식 에칭이 검토되어 채용된 웨이퍼 공정과는 반대 경향이다. 그 이유는 다음과 같다.
첫째, 마스크의 미세화가 그다지 필요하지 않은 점이다. 웨이퍼 공정에서, 포토리소그래피의 미세화는 축소 투영 노광장치(이하, "스테퍼"로 칭함)에 의해 실현된다. 마스크의 패턴은 웨이퍼상에 형성될 패턴보다 5배 내지 10배 정도 큰 것이 필요하다. 따라서, 마스크의 미세화가 덜 요구된다.
둘째, 일반적으로 습식 에칭은 등방성 에칭이기 때문에 반드시 에칭 시프트(etching shift)가 생긴다. 또한 에칭될 막에 단차 또는 막 두께 불균일이 있으면 반드시 에칭 후의 패턴 치수가 불균일하게 된다. 따라서 웨이퍼 공정에서는 이와 같은 에칭 시프트나 패턴 치수의 불균일을 방지하기 위해 건식 에칭이 적용되어 왔다. 반면에, 마스크 기판상에서는 단차나 막 두께 불균일이 없기 때문에 마스크 제조시에 이들 문제를 고려할 필요가 없었다.
첨단 기술에서, 건식 에칭을 이용하여 마스크를 제조하는데 적용하려하고 있다.
그것은 첫째 통상적으로 이용되어온 스테퍼 시스템 대신 스캐너 시스템이 포토리소그래피 공정에 일반적으로 이용되기 때문에 웨이퍼상에 형성될 패턴 보다 4배 크기의 마스크 패턴이 필요하기 때문이다. 모든 시판되는 스캐너 시스템은 1/4 감소된 노광에 의해서 웨이퍼상에 레지스트 패턴을 형성한다. 간단히 말해, 마스크의 축소율이 4배로서 스테퍼 시스템 보다 적다.
둘째 이유는 웨이퍼의 미세화가 진행됨에 따라서 노광 파장과 패터닝 치수의 관계가 역전되어 광근접 효과 보정 마스크의 수요가 확대되고 있기 때문이다. 웨이퍼상에 포토리소그래피 공정에 의해 노광 파장 이하의 치수의 패터닝을 실시한 경우 레지스트 개구로 부터의 광의 투과량(광 강도) 및 광 회절의 영향 등을 정확하게 조정할 필요가 있다. 이 조정은 웨이퍼에서는 해상되지 않는 미세 패턴을 정확하게 마스크상에 형성할 필요가 있어 종래와 비교하여 비약적으로 높은 해상도를 필요로한다. 따라서 마스크의 미세화가 긴급한 목적이다.
이와 같이 건식 에칭 기술에 의해 마스크 패턴을 형성하는 것에 의해 패턴 형상(에지 러프니스(edge roughness) 및 단면 형상)의 개선과 미세 패턴의 해상도의 향상을 실현할 수 있다.
현재 마스크 패턴을 형성하기 위한 건식 에칭은 일반적으로 염소 또는 디클로로메탄과 산소의 혼합 가스를 이용하고 있다. 이 경우 에칭될 면적에 따른 에칭 속도의 불균일성을 어떻게 완화하는가가 고정밀도의 균일한 크롬 마스크 패턴을 형성하는데 중요하다.
예컨대 도 5에 도시한 바와 같이, 크롬 패턴(41)을 석영 기판(40)상에 형성하는 경우, 석영 기판(40)에 형성된 크롬막 상에 레지스트 패턴을 형성하고 이 레지스트 패턴을 마스크로 이용하여 크롬막을 크롬 패턴(41)으로 패터닝한다. 이 단계에서, 레지스트 주위 영역 A, B, C의 면적이 다르기 때문에 각 영역에서 크롬 막의 에칭 속도도 다르다. 그 결과, 크롬 패턴의 치수 불균일이 생긴다. 도 5에서는 영역 A의 크롬 패턴 라인간의 스페이스 폭 > 영역 B에서 크롬 패턴 라인간의 스페이스 폭 > 영역 C에서 크롬 패턴 라인간의 스페이스 폭의 관계가 성립한다. 즉, 영역 A에서 크롬 패턴 라인의 스페이스 폭과 영역 C에서 크롬 패턴 라인의 스페이스폭의 차이는 0.02 ㎛이다. 이것은 에칭에 의해 레지스트를 구성하는 분자가 분해되어 수소 이온을 발생하고 이 수소 이온이 크롬 막의 에칭을 저해하기 때문인 것으로 추정된다. 따라서 크롬 막을 에칭하는 영역 주변의 레지스트 면적이 클수록 수소 이온의 발생량이 많아져서 크롬 막의 에칭 속도가 저하된다.
또한 도 6에 도시한 바와 같이 일반적인 스테퍼 또는 스캐너용의 포지티브형 레지스트 패턴(50)을 마스크로 사용하여 크롬막(51)을 에칭하는 경우에서도 단위 셀(칩) 주변에 존재하는 레지스트 막(52)의 존재로 인하여 D, E, F의 각 영역에서 패터닝된 크롬막의 라인 폭에 치수 불균일이 생긴다. 도 6에서도 영역 D에서 크롬 패턴 라인 폭 > 영역 E에서 크롬 패턴 라인 폭 > 영역 F에서 크롬 패턴 라인 폭의 관계가 성립된다.
이와 같이 레지스트 패턴의 형상(레지스트 면적)에 기인한 크롬 막의 에칭 속도의 불균일이 정밀한 크롬 패턴의 형성을 방해하는 원인으로 되기 때문에 높은 치수 정밀도의 광근접 효과 보정 마스크를 형성하기 위해서는 이것을 저감 또는 방지할 필요가 있다.
일본국 미심사 특허공개공보 평8(1996)-234410호는 건식 에칭 속도를 균일하게 보정하기 위해 칩 주변에 더미(dummy) 패턴을 제공하는 것에 의해 주위 레지스트상에서 크롬 막의 에칭 속도 차를 억제하는 방법을 개시하고 있다. 이 방법에 따르면, 칩 주변에 위치한 영역 E, F상의 크롬 패턴 라인과 칩 중심 영역 D상의 크롬 패턴 라인간의 불균일을 감소시킬 수 있다. 한편, 도 5에 도시한 바와 같은 패턴 라인의 레이아웃에 따른 치수 불균일은 감소시킬 수 없는 문제를 갖는다.
또한 일본 미심사 특허공개공보 평9(1997)-311432호는 실제 패턴 폭과 거의 동일한 폭을 갖는 더미 패턴을 반도체 칩내에 형성하는 방법을 개시하고 있다. 이 방법에 따르면, 반도체 칩내에서 패턴 라인 밀도 차이를 경감할 수 있어 생성한 패턴의 치수 불균일도 감소시킬 수 있다. 그러나, 이 방법은 반도체 칩 제조를 목적으로 하고 있다. 마스크를 제조하기 위해서는 도 6에 도시한 바와 같이, 칩 주변에 큰 레지스트 막(52)이 잔존하고 있기 때문에 주변 영역 E, F와 중심 영역 D에 따른 크롬 패턴의 치수 불균일을 저감시킬 수 없는 문제를 갖고 있다.
또한 Cl2가스에 H2또는 HCl 등의 가스를 첨가한 혼합 가스를 이용하여 건식 에칭하는 방법이 Photomask Japan '99 Proceeding 137p에 개시되어 있다. 이 방법에 따르면, 수소 이온을 에칭 가스에 공급하는 것에 의해 크롬 에칭을 억제하는 수소 이온의 농도가 마스크 표면상에서 균일하게 제어된다. 따라서 크롬 막의 에칭 속도가 전체적으로는 저하되긴 하지만 에칭 속도가 전면상에서 균일하게될 수 있다. 따라서 크롬 패턴 라인의 치수 불균일도 감소될 수 있다.
그러나, 도 7에 도시한 바와 같이, 최적 에칭 가스가 사용되더라도 크롬 패턴 라인 폭의 치수 불균일이 생긴다. 이것은 크롬 막을 패터닝하기 위해 사용된 포지티브형 레지스트 패턴이 균일하게 형성되지 않았기 때문으로 사료된다. 즉, EB를 사용한 리소그래피 단계에서 레지스트 막에 일단 입사된 전자가 반사되어 나와 EB 광학 시스템상에 다시 반사되되어 레지스트 막으로 입사되는 포깅(fogging)이라 불리는 현상이 생긴다. 따라서 얻어질 레지스트 패턴의 형상에 따라서 레지스트의 노광에 불균일이 생기고 그 결과 레지스트 패턴의 불균일을 초래한다. 예컨대 도 5에도시된 크롬 패턴에 상응하는 레지스트 패턴을 형성하는 경우, 포깅에 의해 레지스트 막으로 재입사된 전자의 양은 큰 노출 영역으로 둘러싸인 영역 A에서 증가한다. 따라서 패터닝된 레지스트 라인 사이의 스페이스가 영역 B에서와 비교하여 증가한다.
포깅은 이론적으로 EB 노광 장치의 가속 전압, 노광량에 따라서 증폭되는 경향이 있다. 그러나 현재 시판되는 장치에서는 이 현상을 완전히 억제하는 것은 불가능하다.
또한 포깅에 의한 치수 불균일은 레지스트 면적에 기인한 크롬 막의 에칭 속도의 치수 불균일과 동일한 방향으로 작용하기 때문에 치수 불균일의 저감은 곤란하다.
본 발명은 상기 과제를 감안한 것으로 포깅 및 레지스트 면적에 기인한 크롬막의 에칭 속도의 치수 불균일을 LSI의 패턴 레이아웃에 의존하지 않고 제어할 수 있는 마스크의 형성방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1f는 본 발명의 마스크 형성방법의 일례에 따른 제조 공정을 예시하는 요부의 개략적 단면도.
도 2a 내지 도 2f는 본 발명의 마스크 형성방법에 따라 더미 패턴을 제조하고 제거하는데 사용하기 위한 패턴 데이터를 도시하는 도면.
도 3a 및 도 3b는 본 발명의 마스크 형성방법에 의해 얻어진 마스크의 평가에 관하여 설명하기 위한 기판의 평면도 및 그래프.
도 4a 및 도 4b는 본 발명의 마스크 형성방법과 대조적인 방법으로 얻어진 마스크의 평가에 관하여 설명하기 위한 기판의 평면도 및 그래프.
도 5는 종래의 마스크 형성방법의 문제점을 예시하는 평면도.
도 6은 종래의 마스크 형성방법의 문제점을 예시하는 평면도.
도 7은 종래의 건식 에칭 방법에 의해 형성된 크롬 패턴 폭의 치수 불균일과 HCl 가스의 첨가량의 관계를 설명하기 위한 그래프.
주요부분에 대한 부호의 설명
1, 25...마스크 기판 2...크롬막
2a...실제 패턴 2b...더미 패턴
3,4...레지스트 막 3a, 3b, 4a...레지스트 패턴
5...도전막 10,22...단위 셀
11a...실제 패턴 11b...더미 패턴
12...정방형 패턴 13...패턴
20...필드 영역 외주 21, 33...실제 패턴
23...필드 영역 24...더미 패턴
R...실제 패턴 영역 S...비점유 영역
따라서 본 발명은, 실제 패턴 영역과 그 실제 패턴 영역 이외의 비점유 영역을 갖는 기판상 전면에 차광막을 형성하는 공정; 상기 비점유 영역상의 차광막을 남기면서 실제 패턴 영역상의 차광막을 패터닝하는 공정; 및 실제 패턴 영역상의 패터닝된 차광막을 남기면서 비점유 영역상의 차광막을 제거하는 공정을 포함하는 마스크의 형성방법을 제공한다.
상술한 목적과 기타 다른 목적은 이하의 상세한 설명을 참조하면 쉽게 알 수 있을 것이다. 그러나, 상세한 설명과 특정 실시예는 본 발명의 바람직한 구체예를 나타내는 것으로서 오로지 예시적으로 주어진 것이므로 본 발명의 정신과 범위내에서 다양한 변화와 수정이 가능함은 본 발명의 상세한 설명으로부터 당분야의 통상의 지식을 가진 사람이라면 능히 알 수 있을 것이다.
본 발명에 따른 마스크 형성방법에서는 먼저 공정(a)에서 실제 패턴 영역 및 실제 패턴 영역 이외의 비점유 영역을 갖는 반도체 기판의 전면상에 차광막을 형성한다.
본 발명에서 사용할 수 있는 기판은 그 기판이 마스크 기판으로서 리소그래피 공정에서 사용한 경우에 노광광을 투과시킬 수 있는 한 특별히 한정되지 않는다. 예컨대 석영 기판을 사용할 수 있다. 기판의 두께는 사용한 재료에 따라 상이하지만, 예컨대 약 0.25 인치 이상일 수 있다.
기판은 후술한 공정에서 적어도 실제 패턴이 형성되는 실제 패턴 영역과 이 실제 패턴이 형성되는 영역 이외의 비점유 영역을 갖고 있다. 여기서 실제 패턴은 본래의 필요를 위하여 실제로 형성되는 패턴을 의미한다. 또한 비점유 영역이라는 것은 통상 단위 셀에서 실제 패턴이 형성되어 있지 않은 영역을 의미한다. 기판은 상기 영역 이외에 기판의 필드 영역외의 외주에 위치하는 외주 영역과 다이싱 라인으로되는 셀간 영역 등을 포함할 수 있다.
기판의 전면상에 형성되는 차광막은 특정 두께에서 노광 광을 완전하게 또는 거의 완전하게 차광할 수 있는 한 특별히 제한되지 않는다. 이들의 예로서 금속막, 합금 막, 하프톤(half tone) 막(예컨대 MoSiOxNy(0≤x≤1, 0≤y≤1) 또는 이들의 적층 막을 들 수 있다. 이들 중에서 크롬 막이 바람직하다. 차광막은 공지 방법, 예컨대 스퍼터링, 화학기상성장법 등에 의해 형성될 수 있다. 차광막의 두께는 노광 광을 완전히 또는 거의 완전하게 차광할 수 있는 한 특별히 제한되지 않으나, 예컨대 약 50 내지 약 120 nm 일 수 있다.
공정 (b)에서 실제 패턴 영역상의 차광막은 비점유 영역상의 차광막을 남긴채 소망하는 형상으로 패터닝된다.
여기서 소망하는 형상은 실제 패턴 영역에서는 차광막이 실제 패턴으로서 기능하도록 완전한 실제 패턴 형상인 것이 바람직하다. 그러나, 차광막은 최종 실제 패턴 형상으로 패터닝될 필요는 없으나, 수득할 실제 패턴의 형상, 실제 패턴의 위치와 크기 및 비점유 영역의 위치와 크기 등에 따라서 유사한 패턴으로 형성될 수 있다. 실제 패턴의 형상은 특별히 제한되지 않고 또 패턴의 L/S, 길이 및 밀도는 최종적으로 얻고자 하는 반도체장치 등의 특성에 따라 적당하게 설정할 수 있다.
비점유 영역에서, 차광막은 잔류 차광막과 실제 패턴 영역의 모서리 사이의 특정 스페이스를 제공하면서 비점유 영역의 전체 표면상에 잔류한다. 그러나, 차광막은 전체적으로 잔류하지 않고 실제 패턴 영역의 위치와 크기 및 비점유 영역의 위치와 크기에 따라서 소망하는 형상으로 패터닝하는 것에 의해 비점유 영역상에 부분적으로 잔존한다. 비점유 영역 자체의 크기와 형상은 특별히 한정되지 않는다. 비점유 영역에 잔존하는 차광막의 단부와 실제 패턴 영역간의 스페이스는 EB 정렬마진을 고려하여 결정할 수 있다. 예컨대 상기 스페이스는 약 1 내지 약 5 ㎛ 또는 약 1 내지 약 3 ㎛일 수 있다. 특히 EB 정렬 마진이 약 ±0.5㎛일 때, 스페이스는 마진의 2배, 즉 약 2 ㎛ 일 수 있다.
이 공정에서, 기판의 필드 영역 외의 외주 영역과 셀간 영역에서도 차광막을 잔존시키는 것이 바람직하다.
차광막을 패터닝하는 방법은 공지의 방법, 예컨대 포토리소그래피 및 에칭 공정에 의해 실시할 수 있다. 예컨대 먼저 포토리소그래피 공정에서 당해 분야에서 공지된 포지티브형 및 네가티브형의 레지스트를 차광막상에 도포하고 EB 노광 장치, 레이저 노광장치 등의 공지 노광 장치를 이용하여 노광하고 현상하는 것에 의해 레지스트 마스크를 형성하고 이 레지스트 마스크를 이용하여 차광막을 에칭 공정에 처리하는 방법을 들 수 있다. 노광은 일괄 노광 또는 드로잉 노광일 수 있다.
레지스트 마스크를 형성하는 경우, 예컨대 실제 패턴의 오리지날 데이터를 준비하고 이 오리지날 데이터에 플러스 리사이즈 처리를 실시한다. 얻어진 리사이즈 처리된(resized) 데이터를 리버스(reverse) 처리하여 더미 패턴 데이터를 얻는다. 이어 실제 패턴의 오리지날 데이터와 더미 패턴 데이터를 OR 연산하는 것에 의해 데이터를 얻어진다. 이 레지스트 마스크는 상기 얻어진 데이터에 상응하도록 형성된다. 리사이즈 양은 EB 정합 마진 등을 고려하여 적당히 조정할 수 있으며, 예컨대 약 0.5 내지 약 5㎛ 또는 약 1 내지 약 3㎛를 들 수 있다. 오리지날 데이터에서의 리사이즈 양이 실제 패턴 라인간의 스페이스 폭을 초과하면, 그 패턴 라인들을 중첩시켜 한 개의 정방형 패턴을 형성한다. 이 레지스트 마스크는 상기한 방법 이외의 기타 공지 방법에 의해서도 적당히 형성될 수 있다.
에칭은 RIE 등의 건식 에칭이 바람직하다. 이 경우의 에칭 조건은 레지스트 막의 두께와 종류, 마스크를 구성하는 차광막의 두께와 종류 및 건식 에칭의 종류 등에 의해 적당히 선택할 수 있다. 이 경우의 패터닝은 실제 패턴의 형상을 결정하는 것이므로 고 정밀도로 실시하는 것이 바람직하다.
공정(c)에서, 실제 패턴 영역상의 패터닝된 차광막을 잔존시키면서 비점유 영역상의 차광막을 제거한다. 이 공정에서, 비점유 영역상의 차광막은 완전히 제거되어야한다. 또한 실제 패턴 영역상에 앞서 패터닝된 차광막이 마지막 단계에서 얻어질 실제 패턴에 완전히 대응하면, 실제 패턴 영역상의 전체 차광막은 그대로 잔존해야한다. 이와 달리, 차광막의 형상이 최종 실제 패턴과 유사하지만 추가의 패터닝을 요하는 경우, 최종 실제 패턴에 완전히 대응하도록 이 공정에서 부분적으로 제거될 수 있다.
상기 공정에서, 기판의 외주 영역과 셀간 영역에도 차광막을 잔존시키는 것이 바람직하다.
비점유 영역으로부터 차광막을 제거하는 방법은 공지의 방법, 예컨대 포토리소그래피 및 에칭 공정에 의해 실시할 수 있다. 예컨대 당해 분야에서 공지된 포지티브형 및 네가티브형의 레지스트를 차광막 위에 도포하고 EB 노광 장치, 레이저 노광 장치 등의 공지 노광장치를 사용하여 노광하고 현상등을 실시하는 것에 의해 레지스트 마스크를 형성한다. 이렇게하여 레지스트 마스크를 형성하며, 이 레지스트 마스크를 이용하여 차광막을 에칭처리한다. 노광은 일괄 노광 또는 드로잉 노광일 수 있다.
레지스트 마스크를 형성하기 위해, 예컨대 실제 패턴의 오리지날 데이터를 준비하고 오리지날 데이터에 플러스 리사이즈 처리를 실시한다. 이어 리사이즈 처리된 데이터를 리버스 처리하여 더미 패턴 데이터를 얻고 이 더미 패턴 데이터에 플러스 리사이즈 처리를 실시한다. 레지스트 마스크는 이렇게 리사이즈 처리된 더미 패턴 데이터에 상응하도록 형성된다. 리사이즈 양은 EB 정렬 마진을 고려할 때 약 0.5 내지 약 5 ㎛ 또는 약 1 내지 약 3 ㎛이다. 얻어질 실제 패턴의 형상에 따라, 레지스트 마스크는 실제 패턴의 오리지날 데이터를 리버스 처리하는 것에 의해 얻어진 데이터에 상응하도록 형성될 수 있다. 또한 레지스트 마스크는 상기 방법 이외의 기타 다른 공지 방법에 의해 적당히 형성될 수 있다.
에칭은 RIE와 같은 건식 에칭에 의해 바람직하게 실시된다. 이 에칭은 실제 패턴의 패터닝을 목적으로하지 않고 비점유 영역상에 형성된 소위 더미 패턴을 제거하기 위해서이다. 이 에칭 조건은 기판 표면상에 손상 및 단차가 생기지 않는 한 레지스트 막의 두께와 종류, 마스크를 구성하는 차광막의 두께와 종류 및 건식 에칭 수법의 종류에 따라서 적합하게 선택할 수 있다. 상기 공정에서 패터닝은 실제 패턴의 정밀도에 영향을 주지 않고 상술한 노광과 비교하여 노광에 대한 높은 해상도와 높은 정밀도를 요구하지 않는다. 그러나, EB 노광 시스템이 이용되면, 차지 업(charge up)의 문제가 생기기 때문에 레지스트위에 유기 도전막을 형성하는 것이 바람직하다. 유기 도전막으로서는 예컨대 쇼와덴코사가 제조한 Espacer100를 들 수 있고 그 막 두께로서는 예컨대 약 10 내지 약 30 nm를 들 수 있다.
본 발명의 마스크의 형성방법에 있어서, 상기 공정 전, 중, 후에 통상의 마스크 형성 공정에서 행하려는 처리, 예컨대 프리-베이킹(예컨대 대기중, 약 190℃의 열판상에서 약 15분간), 포스트 베이킹(예컨대 대기중, 약 100℃의 열판상에서 약 15분간) 등의 열처리를 실시할 수 있다.
이하에 본 발명에 따른 마스크 형성방법의 실시예를 도면을 참조하여 설명한다.
마스크 형성
먼저, 도 1a에 도시한 바와 같이, 약 50 내지 약 120 nm의 크롬막(2)이 형성된 석영제 마스크 기판(1)상에 약 150 내지 약 500 nm 두께의 포지티브 레지스트 막(3)을 전면에 형성하고 이 레지스트 막(3)에 제1 노광을 실시한다. 예컨대 제1 노광은 10 kV의 가속 전압하 및 6.0 내지 8.0 μC/cm2의 노광량하에서 EB 노광 시스템을 이용하여 실시되며 실제 레지스트 패턴이 실제 패턴 영역(R)에 형성되고 더미 레지스트 패턴은 실제 레지스트 패턴으로부터 소망하는 스페이스를 갖도록 실제 패턴 영역 이외의 영역인 비점유 영역(S)에 형성된다. 특히, 제1 노광은 후술한 도 2d에 도시한 바와 같은 데이터를 이용하여 실시한다. 더미 패턴은 제1 노광을 통하여 비점유 영역(S)에 형성되어 있으므로, 패턴 레이아웃의 밀도차로 인하여 유발되는 포깅 현상에 기인한 레지스트 패턴의 치수 불균일이 생기지 않는다.
이어, 도 1b에 도시한 바와 같이, 레지스트막(3)을 공지 방법으로 현상하는 것에 의해 실제 패턴 영역(R)에서 실제 패턴에 대응하는 레지스트 패턴(3a) 및 비점유 영역(S)에서 더미 패턴에 대응하는 레지스트 패턴(3b)을 형성한다. 그후 레지스트 패턴(3a, 3b)의 탈가스를 위하여 열처리(포스트 베이킹)를 실시한다. 포스트 베이킹은 대기중, 100℃의 열판상에서 15분간 실시한다.
이어, 실제 및 더미 레지스트 패턴(3a, 3b)을 마스크로 사용하여, 크롬 막(2)을 도 1c에 도시한 바와 같이 건식 에칭에 의해 실제 패턴 영역(R)상의 실제 패턴(2a) 및 비점유 영역(S)상의 더미 패턴(2b)으로 패터닝한다. 이 건식 에칭은 300 W의 전력과 25 Pa의 압력하에 Cl2및 O2가스를 사용하여 RIE에 의해 실시한다. 이 공정에서, 더미 패턴(2b)을 형성할 레지스트 패턴(3b)은 비점유 영역(S)상에 존재하기 때문에, 실제 패턴(2a)을 형성하기 위한 영역 주위의 레지스트 패턴의 면적차가 크게 감소된다. 그 결과, 크롬 패턴의 치수 불균일이 억제될 수 있다. 실제 패턴(2a) 및 더미 패턴(2b)의 형성과 동시에 마스크 기판(1)(도시되지 않음)의 주변에 크롬 패턴이 형성된다.
이어서, 도 1d에 도시한 바와 같이, 약 500 nm 두께의 레지스트 막(4)을 생성한 실제 패턴(2a)과 더미 패턴(2b)상에 형성한다. 이어 그 위에 약 20 nm 두께의 막을 도전막(5)으로 형성한다. 도전막(5) 및 레지스트막(4)에 제2 노광을 실시한다. 상기 제2 노광은 EB 노광 장치를 이용하여 가속 전압 10 kV, 노광량 2.8 내지 6.0 μC/cm2조건에서 더미 패턴(2b)이 형성된 비점유 영역(S)에 개구를 갖고 실제 패턴 영역(R)에서 실제 패턴을 피복하는 패턴을 형성하도록 실시한다. 구체적으로는 후술한 바와 같이 도 2e에 도시한 데이터를 이용하여 실시한다.
이어, 도 1e에 도시한 바와 같이, 탈이온수 스프레이를 이용하여 도전막(5)을 선택적으로 제거하고 레지스트막(4)을 현상시켜 실제 패턴(2a)만을 피복한 레지스트 패턴(4a)을 형성한다. 그후, 레지스트 패턴(4a)을 탈가스시키기 위하여 열처리를 실시한다. 열처리는 공기중, 100℃의 열판상에서 약 15분간 실시한다.
상기 레지스트 패턴(4a)을 마스크로 사용하여, 도 1f에 도시한 바와 같이 더미 패턴(2b)을 완전히 에칭 제거한다. 이 에칭은 마스크 형성을 위한 패터닝이 아니라 비점유 영역(S)상의 더미 패턴을 제거하기 위한 것이다. 따라서, 상기 에칭은 이 에칭에 의해 마스크 기판(1)에 단차가 생기지 않도록 예컨대 약 80 sccm의 Cl2를 및 약 20 sccm의 O2를 에칭 가스로 사용하여 약 80W 전력 및 약 6.8 Pa의 전압하에서 RIE법으로 실시한다. 이에 의해 마스크의 형성을 완료한다.
더미 패턴의 데이터 처리
더미 패턴 데이터는 미국 ETEC사제의 MEBES 포맷 데이터(마스크 형성용 EB 노광 데이터)를 이용하여 이하와 같이 연산처리를 실시하여 형성한다.
단위 셀(10)(예컨대 수십 mm x 수십 mm)에 실제 패턴 라인(11a)(단일 패턴의 폭: 0.7 ㎛; 길이: 수 ㎛ 내지 수백 ㎛; 패턴 라인간의 스페이스 폭: 0.7 ㎛)을 포함한 마스크 패턴을 형성하기 위해서는, 먼저 도 2a에 도시한 바와 같은 실제 패턴 라인(11a)의 오리지날 데이터를 얻는다. 이어 도 2b에 도시한 바와 같이, 도 2a에 도시한 바와 같은 실제 패턴 라인(11a)의 오리지날 데이터에 플러스 리사이즈 처리를 실시한다. 리사이즈 양이 실제 패턴 라인(11a)의 스페이스 폭을 초과하면, 패턴 라인간에 접촉 또는 중첩되어 1개의 정방형 패턴(12)을 형성한다. 이어, 생성한 리사이즈 처리된 데이터를 리버스 처리한다(도 2c). 이에 의해 더미 패턴(11b)의 데이터를 얻는다. 얻어진 더미 패턴(11b)의 데이터와 실제 패턴 라인(11a)의 오리지날 데이터를 OR 연산한다(도 2d). 생성한 데이터를 제1 노광에 이용한다. 예컨대, 상술한 바와 같이 제1 노광에서 포지티브형의 레지스트 막이 이용되는 경우에는 도 2d에 도시한 데이터를 이용하고 리사이즈 노광하는 것에 의해 더미 패턴(11b)과 실제 패턴 라인(11a)을 형성하기 위한 영역에 레지스트 패턴을 배치할 수 있다.
또한 도 2e에 도시한 바와 같이, 도 2c에 도시한 더미 패턴(11b)의 데이터에 플러스 리사이즈 처리를 실시한다. 얻어진 패턴(13)을 포함한 데이터는 도 1c에서 패터닝된 실제 패턴(2a)과 더미 패턴(2b)을 2차원적으로 분리하기 위해 제2 노광에이용할 수 있다. 제2 노광을 실시하는 경우, 패턴(13)의 단부(A)는 도 2d에 도시한 더미 패턴(11b)과 실제 패턴 라인(11a)의 중간에 위치시킬 필요가 있다. 실제 패턴라인(11a)과 더미 패턴(11b)의 스페이스는 상술한 리사이즈 처리(도 2b)할때의 리사이즈 양에 의해 결정된다. 제2 노광에서는 실제 패턴 라인(11a)과 더미 패턴(11b)의 스페이스의 약 1/2이 정렬 마진으로 되기 때문에 리사이즈 처리할 때 이것을 고려할 필요가 있다. 구체적으로는 실제 패턴 라인(11a)과 더미 패턴(11b)의 스페이스는 정렬 정밀도(예컨대 ± 0.5 ㎛) 이상으로 설정하는 것에 의해 정렬 마진을 확보할 수 있다.
마스크 패턴의 면내 치수 불균일의 평가
상술한 바와 동일한 방법에 의해, 도 3a에 도시한 바와 같이 마스크 기판(25)의 필드 영역(23) 외주(20)에 레지스트 막을 형성하고 또 상기 필드영역(23)상에 복수개의 단위 셀(22)을 형성한다. 이어 상기 마스크 기판(25)상의 각 셀내에서 마스크 패턴 라인간의 스페이스 폭을 측정하였다. 마스크는 단위 셀(22)상에 도 3b에 도시한 바와 같은 형상을 갖는 실제 패턴 라인(21)과 더미 패턴(24)을 형성한 다음 더미 패턴(24)을 제거하는 것에 의해 형성하였다. 실제 패턴 라인(21)의 스페이스 폭은 0.7 ㎛이고 실제 패턴 라인(21)과 더미 패턴(24)간의 거리는 2.0 ㎛이었다.
대조를 위하여, 도 4a에 도시한 바와 같은 실제 패턴 라인(33)을 마스크 기판상에 직접 형성한 이외에는 동일한 조건(EB 리소그래피, 크롬 에칭)하에서 대조용 마스크를 형성하였다. 이어 마스크 기판상의 각 셀내에서 마스크 패턴 라인간의 스페이스 폭을 측정하였다.
그 결과를 도 3c 및 도 4b에 각각 도시한다.
도 3c 및 도 4b에 의하면, 대조용 마스크에서 스페이스 폭의 차이는 0.018 ㎛인 반면 본 발명에 따라 형성된 마스크에서 스페이스 폭의 차이는 -0.001 ㎛이었다. 마스크 기판 표면상에서 스페이스 폭의 불균일은 0.038 ㎛에서 0.017 ㎛로 감소하였다.
따라서, 본 발명에 의하면 LSI 실제 패턴 이외의 영역인 비점유 영역에 더미 패턴을 배치하는 것에 의해 패턴 레이아웃의 밀도차없이 마스크를 형성할 수 있다. 따라서 리소그래피 공정(레지스트 패턴의 형성)에서 포깅에 의한 레지스트 패턴의 치수 차를 감소시킬 수 있다.
또한, 크롬 막을 건식 에칭하는 공정에서, 레지스트 면적(패턴 레이아웃의밀도차, 칩 주변 및 중앙부 사이의 차)에 기인한 크롬 에칭 속도의 차를 감소시킬 수 있다.
따라서, 마스크 형성에 따른 2개 공정에서, 치수 불균일을 감소시킬 수 있어 최종적으로 광근접 효과 보정 마스크등에서 요구되는 고정밀도의 마스크를 형성할 수 있다.
본 발명에 따르면, 실제 패턴 영역상의 차광막을 소정 형상으로 패터닝하는 것과 함께 비점유 영역에 소위 더미 패턴을 형성한다. 이어 실제 패턴 영역상의 패터닝된 차광막을 잔존시킨 채 비점유 영역상의 더미 패턴을 제거한다. 이에 의해 패턴 레이아웃의 밀도차에 기인한 얻어진 패턴 라인의 치수 불균일을 대폭적으로 감소시킬 수 있고 또 어떤 패턴 형상에 있어서도 고정밀도의 마스크를 형성할 수 있다. 따라서 마스크 형성 수율이 증가되며 LSI 칩 제조시에서 고수율을 확보할 수 있다.
특히 차광막의 패터닝 및 제거를 건식 에칭에 의해 실시하는 것, 기판상의 실제 패턴 영역과 비점유 영역의 외주부에도 차광막을 형성하는 것, 차광막이 크롬막인 것 및/또는 기판이 석영 기판인 것에 의해 패턴 크기의 정확도가 보다 확보될 수 있다. 따라서, 마스크 형성에 있어서 높은 수율을 실현할 수 있다.

Claims (10)

  1. (a) 실제 패턴 영역과 그 실제 패턴 영역 이외의 비점유 영역을 갖는 기판상 전면에 차광막을 형성하는 공정;
    (b) 상기 비점유 영역상의 차광막을 남기면서 실제 패턴 영역상의 차광막을 패터닝하는 공정; 및
    (c) 실제 패턴 영역상의 패터닝된 차광막을 남기면서 비점유 영역상의 차광막을 제거하는 공정을 포함하며,
    상기 공정 (b) 및 (c)에서 차광막의 패터닝과 제거를 건식 에칭에 의해 실시하고,
    상기 공정 (b)에서 패터닝을, 실제 패턴의 오리지날 데이터를 플러스 리사이즈 처리하고, 얻어진 리사이즈 처리된 데이터를 리버스 처리하여 더미 패턴 데이터를 형성하며, 상기 더미 패턴 데이터와 상기 실제 패턴의 오리지날 데이터를 OR 연산하는 것에 의해 얻어진 데이터에 대응하는 마스크 패턴을 이용하여 실시하고,
    상기 공정 (c)에서 차광막의 제거를, 실제 패턴의 오리지날 데이터를 플러스 리사이즈 처리하고, 상기 리사이즈 처리된 데이터를 리버스 처리하며 또 상기 더미 패턴 데이터에 플러스 리사이즈 처리를 실시하는 것에 의해 얻어진 데이터에 대응하는 마스크 패턴을 이용하여 실시하는, 마스크의 형성방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 기판상의 실제 패턴 영역과 비점유 영역의 외주부에 차광막을 형성하는, 마스크의 형성방법.
  6. 제1항에 있어서, 차광막이 크롬막, 하프 톤(Half tone) 막 또는 이들의 적층막인, 마스크의 형성방법.
  7. 제1항에 있어서, 기판이 석영 기판인, 마스크의 형성방법.
  8. 제1항에 있어서, 상기 공정(a)에서, 실제 패턴영역은 최종적인 마스크에 있어서 차광막의 패턴을 포함하고, 비점유 영역은 최종적인 마스크에 있어서 차광막의 패턴을 포함하지 않는, 마스크의 형성방법.
  9. 제1항에 있어서, 상기 공정(b)를, 차광막의 적어도 일부 위에 제1 레지스트를 형성하고, 상기 제1 레지스트를 마스크로 사용하여 차광막의 일부를 에칭하는 제1 에칭 스텝에 의해 행하는, 마스크의 형성방법.
  10. 제1항에 있어서, 상기 공정(c)를, 제1 에칭 스텝 후, 제1 레지스트를 제거하고, 잔존한 차광막의 적어도 일부 위에, 제1 레지스트와 상이한 형상의 제2 레지스트를 형성하고, 이 제2 레지스트를 마스크로 사용하여 차광막의 일부를 에칭하는 제2 에칭 스텝에 의해 행하는, 마스크의 형성방법.
KR10-2001-0002991A 2000-05-02 2001-01-18 마스크의 형성방법 KR100403933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000133750A JP2001312045A (ja) 2000-05-02 2000-05-02 マスクの形成方法
JP2000-133750 2000-05-02

Publications (2)

Publication Number Publication Date
KR20010100767A KR20010100767A (ko) 2001-11-14
KR100403933B1 true KR100403933B1 (ko) 2003-10-30

Family

ID=18642170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0002991A KR100403933B1 (ko) 2000-05-02 2001-01-18 마스크의 형성방법

Country Status (6)

Country Link
US (1) US6503667B1 (ko)
EP (1) EP1152290B1 (ko)
JP (1) JP2001312045A (ko)
KR (1) KR100403933B1 (ko)
DE (1) DE60034661T2 (ko)
TW (1) TW471043B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058550A1 (en) * 2002-09-19 2004-03-25 Infineon Technologies North America Corp. Dummy patterns for reducing proximity effects and method of using same
JP3703799B2 (ja) * 2002-12-13 2005-10-05 沖電気工業株式会社 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法
JP4599048B2 (ja) * 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
US20070281218A1 (en) * 2006-06-02 2007-12-06 Howard S Landis Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
US7858269B2 (en) * 2007-03-16 2010-12-28 International Business Machines Corporation Structure and method for sub-resolution dummy clear shapes for improved gate dimensional control
JP4939994B2 (ja) * 2007-03-28 2012-05-30 株式会社東芝 パターン形成方法及び半導体装置の製造方法
US8206895B2 (en) 2008-07-24 2012-06-26 Kabushiki Kaisha Toshiba Method for forming pattern and method for manufacturing semiconductor device
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP2013062433A (ja) * 2011-09-14 2013-04-04 Toshiba Corp パターン生成方法、パターン形成方法およびパターン生成プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05197127A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 位相シフトマスク
JPH1032189A (ja) * 1996-07-12 1998-02-03 Toyoda Gosei Co Ltd ３族窒化物半導体のドライエッチング方法及び素子
JPH1126355A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 露光用マスク及びその製造方法
JPH11204403A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd マスクの修正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
KR960005756A (ko) * 1994-07-28 1996-02-23 김주용 반도체 소자 제조용 포토 마스크 제작 방법
JPH08234410A (ja) 1995-02-28 1996-09-13 Dainippon Printing Co Ltd 位相シフトフォトマスク及び位相シフトフォトマスクドライエッチング方法
US5786113A (en) * 1995-06-29 1998-07-28 Nec Corporation Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern and process of fabrication thereof
JP2998832B2 (ja) 1996-05-23 2000-01-17 日本電気株式会社 半導体装置のパターン形成方法
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
US6194103B1 (en) * 1999-07-08 2001-02-27 Taiwan Semiconductor Manufacturing Company E-beam double exposure method for manufacturing ASPM mask with chrome border
US6387596B2 (en) * 1999-08-30 2002-05-14 International Business Machines Corporation Method of forming resist images by periodic pattern removal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05197127A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 位相シフトマスク
JPH1032189A (ja) * 1996-07-12 1998-02-03 Toyoda Gosei Co Ltd ３族窒化物半導体のドライエッチング方法及び素子
JPH1126355A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 露光用マスク及びその製造方法
JPH11204403A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd マスクの修正方法

Also Published As

Publication number Publication date
EP1152290A3 (en) 2003-11-19
US6503667B1 (en) 2003-01-07
JP2001312045A (ja) 2001-11-09
EP1152290B1 (en) 2007-05-02
KR20010100767A (ko) 2001-11-14
DE60034661D1 (de) 2007-06-14
EP1152290A2 (en) 2001-11-07
DE60034661T2 (de) 2008-01-31
TW471043B (en) 2002-01-01

Similar Documents

Publication Publication Date Title
US7202148B2 (en) Method utilizing compensation features in semiconductor processing
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
US6806941B2 (en) Pattern forming method and pattern forming apparatus
KR100403933B1 (ko) 마스크의 형성방법
US6051347A (en) Application of e-beam proximity over-correction to compensate optical proximity effect in optical lithography process
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
KR100310257B1 (ko) 반도체소자의 미세 패턴의 제조방법
JP2000214575A (ja) クロムマスクの形成方法
JP2004117728A (ja) マスク、マスクの製造方法及び半導体装置の製造方法
KR20050031389A (ko) 스텐실 마스크 및 그 제조 방법, 노광 장치 및 노광 방법,전자 장치의 제조 방법
KR20010011143A (ko) 반도체소자의 미세패턴 형성방법
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
JP3203845B2 (ja) ゲート電極の形成方法
CN114200796B (zh) 对准标记及其形成方法
JP2002221782A (ja) フォトマスク、フォトマスクの製造方法および半導体装置の製造方法
KR100558187B1 (ko) 포토 마스크에 패턴을 형성시키는 방법
KR100219399B1 (ko) 반도체용 포토마스크제조방법
JPH04291345A (ja) パターン形成方法
US6799312B1 (en) Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making
KR100401517B1 (ko) 반도체 제조용 노광 마스크의 제조방법
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR100219398B1 (ko) 포토마스크제조방법
KR20110077956A (ko) 패턴의 임계치수 불균일을 개선한 포토마스크
KR100855264B1 (ko) 포토 공정 마진 개선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee