KR101519480B1 - 산화물 반도체 및 이를 포함하는 박막 트랜지스터 - Google Patents

산화물 반도체 및 이를 포함하는 박막 트랜지스터 Download PDF

Info

Publication number
KR101519480B1
KR101519480B1 KR1020080050994A KR20080050994A KR101519480B1 KR 101519480 B1 KR101519480 B1 KR 101519480B1 KR 1020080050994 A KR1020080050994 A KR 1020080050994A KR 20080050994 A KR20080050994 A KR 20080050994A KR 101519480 B1 KR101519480 B1 KR 101519480B1
Authority
KR
South Korea
Prior art keywords
oxide
group
channel
thin film
oxide semiconductor
Prior art date
Application number
KR1020080050994A
Other languages
English (en)
Other versions
KR20090124656A (ko
Inventor
김창정
김상욱
김선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080050994A priority Critical patent/KR101519480B1/ko
Priority to US12/213,402 priority patent/US8450732B2/en
Priority to CN2008800212830A priority patent/CN101681925B/zh
Priority to EP08766432A priority patent/EP2158608A4/en
Priority to JP2010513115A priority patent/JP2010530634A/ja
Priority to PCT/KR2008/003471 priority patent/WO2008156312A2/en
Publication of KR20090124656A publication Critical patent/KR20090124656A/ko
Application granted granted Critical
Publication of KR101519480B1 publication Critical patent/KR101519480B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 반도체 및 이를 포함하는 박막 트랜지스터에 관한 것이다. Zn 원자 및 Ta 또는 Y 중 적어도 어느 하나의 원자를 포함하는 산화물 반도체 및 이를 포함하는 박막 트랜지스터를 제공한다.

Description

산화물 반도체 및 이를 포함하는 박막 트랜지스터{Oxide Semiconductor and Thin Film Transistor comprising the same}
본 발명은 산화물 반도체 및 이를 포함하는 박막 트랜지스터에 관한 것으로, 보다 상세하게는 Zn 산화물에 새로운 물질을 첨가한 반도체 물질 및 이를 포함하는 산화물 박막 트랜지스터에 관한 것이다.
현재 박막 트랜지스터(Thin film transistor)는 다양한 응용 분야에 이용되고 있으며 특히, 디스플레이 분야에서 스위칭 및 구동 소자로 이용되고 있으며, 크로스 포인트형 메모리 소자의 선택 스위치로 사용되고 있다.
현재 TV용 패널로서 액정디스플레이(LCD)가 주축을 이루고 있는 가운데, 유기발광 디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다. TV용 디스플레이 기술 개발은 시장에서 요구하는 바를 충족시키는 방향으로 발전하고 있다. 시장에서 요구하는 사항으로는 대형화된 TV 또는 DID(Digital Information Display), 저가격, 고화질 (동영상표현력, 고해상도, 밝기, 명암비, 색재현력) 등이 있다. 이와 같은 요구 사항에 대응하기 위해서는 유리 등의 기판의 대형화와 함께, 우수한 성능을 갖는 디스플레이의 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT)가 요구된다.
디스플레이의 구동 및 스위칭 소자로서 사용되는 것으로, 비정질 실리콘 박막트랜지스터(a-Si TFT)가 있다. 이는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 가장 널리 쓰이는 소자이다. 그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다. 따라서 a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 또한, a-Si TFT에 비해 소자 특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 복잡한 공정이 필요하고 그에 따른 추가 비용도 증가한다. 따라서, p-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적인 단점이 있다. 그리고 p-Si TFT의 경우, 제조 장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1 m가 넘는 대형기판을 이용한 제조공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어렵다.
이에 따라 a-Si TFT의 장점과 poly-Si TFT의 장점을 모두 지닌 새로운 TFT기술에 대한 요구되었다. 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것 으로 산화물 반도체 소자가 있다.
산화물 반도체 소자로 최근 각광을 받는 것으로 ZnO계 박막 트랜지스터이다. 현재 ZnO 계열 물질로 Zn 산화물, In-Zn 산화물 및 여기에 Ga, Mg, Al, Fe 등이 도핑된 산화물 등이 소개되었다. ZnO계 반도체 소자는 저온 공정으로 제작이 가능하고 비정질 상이기 때문에 대면적화가 용이한 장점을 가진다. 또한, ZnO 계 반도체 필름은 고이동도의 물질로서 다결정 실리콘과 같은 매우 양호한 전기적 특성을 갖는다. 현재, 이동도(mobility)가 높은 산화물 반도체 물질층, 즉 ZnO 계열(based) 물질층을 박막 트랜지스터의 채널 영역에 사용하기 위한 연구가 진행되고 있다.
본 발명의 한 측면은 Zn 산화물에 새로운 물질을 첨가한 산화물 반도체에 관련된다.
본 발며의 또 다른 측면은 상기 산화물 반도체를 채널 영역에 사용한 산화물 박막 트랜지스터에 관련된다.
본 발명에서는 Zn 및 Ta를 포함하는 산화물 반도체를 제공한다.
또한, 본 발명에서는 산화물 박막 트랜지스터에 있어서,
게이트;
상기 게이트에 대응되는 위치에 형성된 것으로 Zn 및 Ta를 포함하는 산화물 반도체를 포함하여 형성된 채널;
상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및
상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하는 산화물 박막 트랜지스터를 제공한다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Zn 산화물에 Ta가 포함된 것일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Zn-In 복합 산화물에 Ta가 포함된 것일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Ta:In:Zn의 at% 비가 1:2.1~18:1.6~14 범위일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Ta:In:Zn의 at% 비가 1:2.1~9.5:1.6~6.4 범위일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Ta:In:Zn의 at% 비가 1:5.7~9.5:4.8~6.4 범위일 수 있다.
또한, 본 발명의 일 측면에 따르면, 상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함할 수 있다.
또한, 본 발명에서는 Zn 및 Y를 포함하는 산화물 반도체를 제공한다.
또한, 본 발명에서는, 산화물 박막 트랜지스터에 있어서,
게이트;
상기 게이트에 대응되는 위치에 형성된 것으로 Zn 및 Y를 포함하는 산화물 반도체를 포함하여 형성된 채널;
상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및
상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하는 산화물 박막 트랜지스터를 제공한다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Zn 산화물에 Y가 포함된 산화물 반도체일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Zn-In 복합 산화물에 Y가 포함된 것일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Y:In:Zn의 at% 비가 1:10~100:10~80 범위일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Y:In:Zn의 at% 비가 1:21.7~50:14~41 범위 일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 Y:In:Zn의 at% 비가 1:46~50:30~41 범위 일 수 있다.
본 발명의 일 측면에 따르면, 상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 반도체체 일 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 산화물 반도체 및 이를 포함하는 산화물 박막 트랜지스터에 대해 상세히 설명하고자 한다. 참고로, 도면에 도시된 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 표현되었음을 명심하여야 한다.
본 발명의 실시예에 의한 산화물 반도체는 Zn 산화물 또는 In-Zn 복합 산화물에 Ta 또는 Y가 첨가된 물질이다.
Ta는 전기 음성도(electro-negativity)가 1.5이며, Y는 전기 음성도가 1.2인 물질로써, 전기 음성도가 3.5인 산소와의 전기 음성도 차이가 각각 2.0, 2.3으로 이온 결합이 상당히 강한 산화물을 형성한다. 그리고, Ta의 이온 반지름은 0.070nm이며, Y의 이온 반지름이 0.093nm로써, 이온 반지름이 0.074nm인 Zn과 비슷하다. 따라서, Zn 산화물 또는 In-Zn 복합 산화물에 Ta 또는 Y가 첨가되는 경우 결정 격 자의 변형이 없이 Zn과 치환이 용이하게 발생될 수 있다.
a-Si:H의 경우는 공유결합을 하고 있는데, 이 결합은 방향성을 가지는 sp3 배위결합을 하여 비정질상으로 존재하게 되면 산소결합을 하고 있는 전자 구름이 뒤틀어지게 된다. 이로 인하여 약한 결합(weak bond)이 존재하게 된다. 이러한 결합구조를 가진 TFT를 장기간 구동하게 되면 결합 영역에 전자 또는 홀(Hole)이 축적되면서 결과적으로 결합이 끊어지게 되어 문턱 전압(Vth) 이동에 따른 신뢰성에 문제가 발생한다. 반면 이온결합의 경우는 양이온 전자구름의 크기가 커서 산소음이온의 결합에 관계없이 overlab이 되어 결정상이든 비정질상이든 약한 결합이 존재하지 않음으로 인해 문턱 전압(Vth)의 변화가 거의 없거나 작은 신뢰성이 높은 박막 트랜지스터를 제조에 기여하게 된다. 본 발명의 실시예에 의한 산화물 반도체에서는 Zn 산화물 또는 Zn-In 복합 산화물에 Ta 또는 Y가 첨가되어 이온 결합이 대부분의 결합을 형성하나 모든 결합이 이온 결합일 필요는 없다.
본 발명의 일 실시예에 따른 In-Zn 복합 산화물에 Ta 이 첨가된 산화물 반도체에 있어서, Ta: In: Zn의 조성비는 1:2.1~18:1.6~14원자비 범위일 수 있다.
본 발명의 다른 실시예에 따른 In-Zn 복합 산화물에 Y이 첨가된 산화물 반도체에 있어서, Y: In: Zn의 조성비는 1:10~100:10~80원자비 범위일 수 있다.
상기 산화물 반도체에는 Li, K과 같은 I족 원소, Mg, Ca, Sr과 같은 II족 원소, Ga, Al, In, Y과 같은 III족 원소, Ti, Zr, Si, Sn, Ge과 같은 IV족 원소, Ta, Vb, Nb, Sb와 같은 V족 원소, Ln 계열 원소(La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu) 등이 추가적으로 포함될 수 있다.
본 발명의 실시예에 의한 산화물 반도체는 LCD, OLED에 사용되는 구동 트랜지스터의 채널물질로 적용될 수 있으며, 메모리 소자의 주변회로를 구성하는 트랜지스터, 또는 선택 트랜지스터의 채널 물질로 적용될 수 있다.
도 1a 및 도 1b는 본 발명의 실시예에 의한 산화물 반도체를 포함하는 박막 트랜지스터의 구조를 나타낸 단면도이다. 도 1a에서는 바텀 게이트(bottom gate)형 박막 트랜지스터를 나타내었으며, 도 1b에서는 탑 게이트(top gate)형 박막 트랜지스터를 나타내었다.
도 1a를 참조하면, 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 기판(11)의 일영역 상에 형성된 게이트 전극(13), 기판(11) 및 게이트 전극(13) 상에 형성된 게이트 절연층(14)을 포함하고 있다. 기판(11)이 Si로 형성된 경우 Si 표면에 열산화 공정에 의한 산화층(12)을 더 포함할 수 있다. 그리고, 게이트(13)에 대응되는 게이트 절연층(14) 상에는 채널(15)이 형성되어 있으며, 채널(15)의 양측부 및 게이트 절연층(14) 상에는 소스(16a) 및 드레인(16b)이 형성되어 있다. 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 Zn 산화물 또는 In-Zn 복합 산화물에 Ta 또는 Y를 첨가한 채널(15)을 포함할 수 있다.
도 1b를 참조하면, 기판(101) 상에 각각 형성된 소스(102a) 및 드레인(102b)를 포함하며, 소스(102a), 드레인(102b) 사이 영역에 형성된 채널(103)을 포함한다. 채널(103) 및 기판(101) 상에는 게이트 절연층(104)이 형성되어 있으며, 채널(103)에 대응되는 게이트 절연층(104) 상에는 게이트 전극(105)가 형성되어 있다. 기판(101)이 Si로 형성된 경우, 기판(101) 표면에는 열산화 공정에 의한 산화 층을 더 포함할 수 있다.
이하, 도 1a 및 도 1b에 나타낸 본 발명의 실시예에 의한 산화물 박막 트랜지스터를 형성하는 각 층의 형성 물질에 대해 설명하면 다음과 같다. 기판(11, 101)은 일반적인 반도체 소자에 사용되는 기판을 사용할 수 있으며, 예를 들어 Si, glass 또는 유기물 재료를 사용할 수 있다. 기판(11) 표면에 형성된 산화층(12)은 예를 들어 Si 기판을 열산화하여 형성된 SiO2일 수 있다. 게이트 전극(13, 105)는 전도성 물질을 사용할 수 있으며, 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물일 수 있다. 게이트 절연층(14, 104)은 통상적인 반도체 소자에 사용되는 절연 물질을 사용하여 형성할 수 있다. 구체적으로 SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4 또는 이들의 혼합물을 사용할 수 있다. 소스(16a, 102a) 및 드레인(16b, 102b)은 전도성 물질을 사용하여 형성할 수 있으며, 예를 들어 Ti, Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물을 사용할 수 있다.
이하, 도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 제조 방법에 대해 설명하고자 한다. 
도 2a를 참조하면, 먼저 기판(11)을 마련한다. 기판(11)은 Si, glass 또는 유기물 재료를 사용할 수 있다. Si을 기판(11)으로 사용하는 경우, 열산화 공정에 의해 기판(11) 표면에 절연층(12), 예를 들어 SiO2를 형성할 수 있다. 그리고, 기 판(11) 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질(13a)을 도포한다.
도 2b를 참조하면, 전도성 물질(13a)을 패터닝함으로써 게이트(13)를 형성한다. 도 2c를 참조하면, 게이트(13) 상부에 절연 물질을 도포하고 패터닝하여 게이트 절연층(14)을 형성한다. 게이트 절연층은 실리콘 산화물, 실리콘 질화물, 하프늄(Hf) 산화물, 알루미늄 산화물 또는 하프늄산화물 및 알루미늄산화물이 혼합물로 형성할 수 있다.
도 2d를 참조하면, 게이트 절연층(14) 상에 채널 물질을 PVD, CVD 또는 ALD 등의 공정으로 도포한 뒤, 게이트(13)에 대응되는 게이트 절연층(14) 상에 채널 물질들이 잔류하도록 패터닝함으로써 채널(15)을 형성한다. 본 발명의 실시예에서는 채널(15)은 Zn 산화물 또는 In-Zn 복합 산화물에 Ta 또는 Y 중 적어도 하나의 물질을 첨가하여 형성할 수 있다. 구체적으로 스퍼터링(sputtering) 공정으로 채널(15)을 형성하는 경우, ZnO 또는 InZnO로 형성된 타겟(target)과 Ta 또는 Y로 형성된 타겟을 공정 챔버 내에 장착하여 코스퍼터링(cosputtering) 공정으로 채널(15)을 형성할 수 있다. 또한, ZnO 또는 InZnO에 Ta 또는 Y 중 적어도 하나의 물질을 더 포함하는 단일 타겟을 사용할 수 있다.
도 2e를 참조하면, 금속 또는 전도성 금속 산화물 등의 물질을 채널(15) 및 게이트 절연층(14) 상에 도포한 뒤, 채널(15)의 양측부에 연결되도록 패터닝함으로써 소스(16a) 및 드레인(16b)를 형성한다. 마지막으로, 섭씨 400도 이하, 예를 들어 섭씨 300도 의 온도에서 일반적인 퍼니스, RTA(rapid thermal annealing), 레이저 또는 핫플레이트에 등을 이용하여 열처리 공정을 실시한다.
제조예
산화막이 형성된 실리콘 기판 상에 게이트 전극으로 약 200nm 두께의 Mo를 형성한다. 그리고, 기판 및 게이트 전극 상에 200nm 두께의 실리콘 질화물을 도포하여 게이트 절연층을 형성한다. 게이트에 대응되는 게이트 절연층 상에 산화물 반도체를 도포하여 채널을 형성한다. 채널 형성의 구체적인 공정을 설명하면 다음과 같다. 타겟은 Kojundo사의 IZO 타겟(In2O3:ZnO=1:2 mol%)과 LTS(chemical)사의 Ta 또는 Y 타겟을 사용하였다. 이들 타겟들을 스퍼터(Varian사, 모델명 MS2100)의 챔버 내에 장착시켰다. 증착 조건은 상온에서 Ar 및 O2 가스를 95:5 비율로 전체 가스 압력을 유지하였으며, IZO 타겟에 RF 150W를 인가하고, Ta 타겟에 DC 25 내지 40W를 인가하였으며, Y 타겟에 DC 15 내지 35W를 인가하였다. 채널은 약 70nm의 두께로 형성하였다. 여기서, InZnO 타겟대신 ZnO 타겟을 사용하는 것도 가능하다. 그리고, 채널의 양측에 소스 및 드레인으로 Ti/Pt(10/100nm) 이중층을 형성시켰다. 다음으로, 섭씨 300 ~ 350도에서 1시간 동안 열처리 공정을 실시하였다. 제조 공정 시, 채널의 표면에 불순물이 형성된 경우, 예를 들어 에칭 용액(물 :아세트산 : 염산 = 80:20:0.1 vol%) 등을 사용하여 제거하였다.
상술한 바와 같이 제조한 본 발명의 실시예에 의한 산화물 박막 트랜지스터(채널 Size : W/L=50um/4um)에 대해 소스-드레인 전압(0.1V, 10V)별 게이트 전압(Vg)-드레인 전류(Id) 변화를 측정하였다.
도 3a 내지 도 3f는 채널 물질로 IZO에 Ta를 첨가한 경우의 소스-드레인 전 압(0.1V, 5V, 10V)별 게이트 전압(Vg)-드레인 전류(Id)를 나타낸 도면이다. 도 3a 내지 도 3f는 스퍼터링 공정에서 Ta 타겟의 증착 파워를 각각 15W, 20W, 25W, 30W, 35W 및 40W로 변화시키면서 채널 물질을 제조한 시편의 그래프를 나타낸 것이다. 도 3a 내지 도 3f를 참조하면, 모든 증착 파워에서 트랜지스터로 사용 가능한 트랜스퍼 커프 특성을 나타내는 것을 알 수 있다. 하기 표 1에서는, Ta의 증착 파워에 따른 조성, 이동도(mobility) 및 스윙 전압(S.S)을 나타내었다. 산화물 반도체 물질에 대해 조성을 검사하기 위하여 ICP(Inductively coupled plasma)-AES(Auger Electron Spectroscopy)(오차범위 약 1%) 분석을 실시하였다. 분석기는 Shimadzu 사의 모델명 Shimadzu ICPS-8100 sequential spectrometer이었다. 표 1을 참조하면, Ta 타겟의 증착 파워가 증가할 수록 Ta의 함유량이 증가함을 알 수 있다. 표 1에서 나타나는 Ta:In:Zn의 원자 함량비는 1:2.1~9.5:1.6~6.4 원자비를 나타낸다. 특히, Ta 15W 내지 Ta 25W 에 해당되는 1:5.7~9.5:4.8~6.4원자비의 범위에서 On 전류가 약 10-4 A이고, 오프 전류가 10-11~10-12A 이하이며, 온/오프 전류 비는 107 이상인 특성을 나타낸다. 
Ta증착파워 Ta 15W Ta 20W Ta 25W Ta 30W Ta 35W Ta 40W
atomic ratio
(Ta:In: Zn)
1:9.5:6.4 1:7.7:5.8 1:5.7:4.8 1:3.6:3.2 1:2.7:2.2 1:2.1:1.6
이동도(cm2/Vs) 9.4 7.5 5.2 2.77 0.862 0.022
스윙전압(V/dec) 0.267 0.257 0.287 0.283 0.398 0.405
도 4a 및 도 4b는 Ta 타겟의 증착 파워가 25W로 채널을 형성한 뒤 섭씨 300도에서 열처리한 시편에 대해 섭씨 50도에서 시간에 따라 게이트 전압(Vg)-드레인 전류(Id)를 측정한 뒤, 3μA의 드레인 전류 값을 나타내는 게이트 전압 값의 변화량을 측정한 그래프를 나타낸 것이다. 도 4a를 참조하면, 시간이 지남에 따라 게이트 전압 값의 변화량이 조금씩 증가하는 것을 알 수 있다. 도 4b를 참조하면, 약 50,000 시간이 지나더라도 게이트 전압 값의 변화량이 2.5V로 예상된다. 따라서, 초기의 반도체 박막 트랜지스터에 있어서, 초기의 전기적인 특성의 변화량이 매우 작은 것으로 판단할 수 있다. 결과적으로, 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 높은 On/Off 전류비와 낮은 Off 전류를 나타내며, 히스테리시스가 없어 트랜지스터로서의 특성을 만족시킴을 알 수 있다.
도 5a 및 도 5b는 채널 물질로 IZO에 Y를 첨가한 경우의 소스-드레인 전압(0.1V, 5V, 10V)별 게이트 전압(VGS)-드레인 전류(IDS)를 나타낸 도면이다. 도 5a 및 도 5b는 스퍼터링 공정에서, Y 타겟의 증착 파워를 각각 15W로 유지하고, IZO 타겟의 증착 파워를 각각 150W 및 200W로 유지하면서, 채널 물질을 제조한 시편의 그래프를 나타낸 것이다. 도 5a 및 도 5b를 참조하면, 트랜지스터로 사용 가능한 트랜스퍼 커프 특성을 나타내는 것을 알 수 있다. 하기 표 2에서는, Y의 증착 파워에 따른 원자비를 나타내었다. 조성을 검사하기 위하여 ICP(Inductively coupled plasma)-AES(Auger Electron Spectroscopy)(오차율 약 1%) 분석을 실시하였다. 분석기는 Shimadzu 사의 모델명 Shimadzu ICPS-8100 sequential spectrometer이었다. 표 2를 참조하면, Y 타겟의 증착 파워가 증가할 수록 채널에서의 Y의 함유량이 증가함을 알 수 있다. 하기 표 2에서 Y:In:Zn의 조성비는 1:21.7~50:14~41 원자비를 나타낸다. 특히, 1:46~50:30~41원자비 범위에서 On 전류가 약 10-4 A이고, 오프 전류가 10-11~10-12A 이하이며, 온/오프 전류 비는 107 이상인 특성을 나타낸다.
Y 증착 파워 Y15W(IZO 200W) Y15W(IZO 150W) Y25W(IZO 150W) Y35W(IZO 150W)
atomic ratio
(Y:In: Zn)
1: 50:41 1:46:30 1:30:22 1:21.7:14
도 5c는 Y 타겟의 증착 파워를 15W를 유지하면서, 채널을 형성한 본 발명의 실시예에 의한 산화물 박막 트랜지스터에 대해 게이트 전압을 0.1, 5, 10, 15 및 20V로 인가하는 경우, 드레인 전압(Vd)에 따른 드레인 전류(Id) 값을 나타낸 아웃풋(output) 그래프이다. 이때 IZO(In2O3:ZnO=1:2mol%)타겟에는 RF 150 watt를 인가하여 co-sputtering하였다. 도 5c를 참조하면, 게이트 전압을 0.1V 인가하는 경우, 드레인 전압이 증가하여도 드레인 전류 값의 변화는 없는 것을 알 수 있다. 그러나, 게이트 전압이 5V 이상으로 인가하는 경우, 드레인 전압을 증가시키면 드레인 전류 값도 점차 증가하는 것을 알 수 있다.
도 6a 및 도 6b는 Y 타겟의 증착 파워를 15W를 유지하면서, 채널을 형성한 본 발명의 실시예에 의한 산화물 박막 트랜지스터에 대해 광에 노출되는 경우의 전기적 특성의 변화를 조사하기 위하여, 게이트 전압(VGS)-드레인 전류(IDS)를 측정한 결과를 나타낸 그래프이다. 이때 IZO(In2O3:ZnO=1:2mol%)타겟에는 RF 150 watt를 인가하여 co-sputtering하였다. 도 6a는 소스-드레인 전압이 0.1V인 경우이며, 도 6b는 소스-드레인 전압이 10V인 경우를 나타낸 것이다. 여기서, First는 시편 형성 직후를 나타내며, Open은 시편을 자연광에 노출시킨 경우(door open)을 나타내며, Light는 박막 트랜지스터에 직접 램프 광을 조사한 것이다. 도 6a 및 도 6b를 참조하면, 3가지 경우의 트랜스퍼 커프의 변화가 크지 않은 것을 알 수 있다. 즉, 본 발명의 실시예에 의한 박막 트랜지스터는 외부 환경, 특히 외부의 광에 대한 변화가 적으며, 신뢰성이 우수한 것을 알 수 있다.
한편 증착된 박막의 조성성분비, IDS-VGS 그래프, 이동도 특성 등은 사용되는 타겟의 종류, 증착시 타겟 인가전압, 증착장비, 증착압력, 산소분압 조건, 기판온도 등에 의해 변경가능하다. 예를 들어, InZnO 타겟과 Ta 또는 Y 타겟의 2종류를 사용하는 경우에 대비하여 InZnO에 Ta 또는 Y가 포함된 하나의 타겟으로 사용하는 경우 증착된 박막 조성이 달라질 수 있다. 또한 증착된 박막 조성이 같은 경우라도 증착 조건에 따라 박막 특성의 변경이 가능하다. 예를 들어 스퍼터링 공정으로 산화물 반도체를 증착하는 경우, 산소 분압에 따라 산화물의 저항 범위는 크게 변할 수 있다. 산소 분압이 적정량 이하로 조절되는 경우 증착된 박막의 저항이 낮은 박막을 증착할 수 있으며, 산소 분압을 높게 조절하는 경우 저항이 높은 박막을 증착할 수 있다.
상술한 바와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 산화물 반도체를 이용하여 LCD, OLED 등 평판 디스플레이의 구동 트랜지스터, 메모리 소자의 주변회로 구성을 위한 트랜지스터 등의 다양한 전자 소자를 제조할 수 있을 것이다. 본 발명의 실시예에 의한 산화물 박막 트랜지스터는 바텀 게이트형 또는 탑 게이트형으로 사용될 수 있다. 결과적으로 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1a 및 도 1b는 본 발명의 실시예에 의한 산화물 반도체를 포함하는 박막 트랜지스터의 구조를 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 의한 산화물 박막 트랜지스터의 제조 방법을 나타낸 도면이다.
도 3a 내지 도 3f는 채널 물질로 IZO에 Ta를 첨가한 경우의 소스-드레인 전압(0.1V, 5V, 10V)별 게이트 전압(Vg)-드레인 전류(Id)를 나타낸 도면이다.
도 4a 및 도 4b는 Ta 타겟의 증착 파워가 25W로 채널을 형성한 뒤 섭씨 350도에서 열처리한 시편에 대해 섭씨 50도에서 시간에 따라 게이트 전압(Vg)-드레인 전류(Id)를 측정한 뒤, 3μA의 드레인 전류 값을 나타내는 게이트 전압 값의 변화량을 측정한 그래프를 나타낸 것이다.
도 5a 및 도 5b는 채널 물질로 IZO에 Y를 첨가한 경우의 소스-드레인 전압(0.1V, 5V, 10V)별 게이트 전압(VGS)-드레인 전류(IDS)를 나타낸 도면이다.
도 5c는 Y 타겟의 증착 파워를 15W를 유지하면서, 채널을 형성한 본 발명의 실시예에 의한 산화물 박막 트랜지스터에 대해 게이트 전압을 0.1, 5, 10, 15 및 20V로 인가하는 경우, 드레인 전압(Vd)에 따른 드레인 전류(Id) 값을 나타낸 아웃풋(output) 그래프이다.
도 6a 및 도 6b는 Y 타겟의 증착 파워를 15W를 유지하면서, 채널을 형성한 본 발명의 실시예에 의한 산화물 박막 트랜지스터에 대해 광에 노출되는 경우의 전기적 특성의 변화를 조사하기 위하여, 게이트 전압(VGS)-드레인 전류(IDS)를 측정한 결과를 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 101... 기판 12... 절연층
13, 105... 게이트 전 14, 104... 게이트 절연층
15... 채널 16a, 102a... 소스
16b, 102b... 드레인

Claims (28)

  1. Zn-In 복합 산화물에 Ta가 포함되며,
    상기 산화물은 Ta:In:Zn의 at% 비가 1:5.7~9.5:4.8~6.4 범위인 산화물 반도체.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1항에 있어서,
    상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 반도체.
  8. 산화물 박막 트랜지스터에 있어서,
    게이트;
    상기 게이트에 대응되는 위치에 형성된 것으로 Zn 및 Ta를 포함하는 산화물 반도체를 포함하여 형성된 채널;
    상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및
    상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하며,
    상기 채널은 Zn-In 복합 산화물에 Ta가 포함되며, Ta:In:Zn의 at% 비가 1:5.7~9.5:4.8~6.4 범위인 산화물 박막 트랜지스터.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 8항에 있어서,
    상기 채널은 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 박막 트랜지스터.
  15. Zn-In 복합 산화물에 Y가 포함되며,
    상기 산화물은 Y:In:Zn의 at% 비가 1:46~50:30~41 범위인 산화물 반도체.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 15항에 있어서,
    상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 반도체.
  22. 산화물 박막 트랜지스터에 있어서,
    게이트;
    상기 게이트에 대응되는 위치에 형성된 것으로 Zn 및 Y를 포함하는 산화물 반도체를 포함하여 형성된 채널;
    상기 게이트 및 채널 사이에 형성되는 게이트 절연체; 및
    상기 채널의 양측부와 각각 접촉하며 형성된 소스 및 드레인을 포함하며,
    상기 채널은 Zn-In 복합 산화물에 Y가 포함되며, Y:In:Zn의 at% 비가 1:46~50:30~41 범위인 산화물 박막 트랜지스터.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 제 22항에 있어서,
    상기 산화물 반도체는 I족 원소, II족 원소, III족 원소, IV족 원소, V족 원소 또는 Ln 계열 원소를 더 포함하는 산화물 박막 트랜지스터.
KR1020080050994A 2007-06-19 2008-05-30 산화물 반도체 및 이를 포함하는 박막 트랜지스터 KR101519480B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080050994A KR101519480B1 (ko) 2008-05-30 2008-05-30 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US12/213,402 US8450732B2 (en) 2007-06-19 2008-06-19 Oxide semiconductors and thin film transistors comprising the same
CN2008800212830A CN101681925B (zh) 2007-06-19 2008-06-19 氧化物半导体及包含该氧化物半导体的薄膜晶体管
EP08766432A EP2158608A4 (en) 2007-06-19 2008-06-19 OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP2010513115A JP2010530634A (ja) 2007-06-19 2008-06-19 酸化物半導体及びそれを含む薄膜トランジスタ
PCT/KR2008/003471 WO2008156312A2 (en) 2007-06-19 2008-06-19 Oxide semiconductors and thin film transistors comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050994A KR101519480B1 (ko) 2008-05-30 2008-05-30 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20090124656A KR20090124656A (ko) 2009-12-03
KR101519480B1 true KR101519480B1 (ko) 2015-05-12

Family

ID=41686562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050994A KR101519480B1 (ko) 2007-06-19 2008-05-30 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101519480B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093974A (ja) 2003-09-18 2005-04-07 Ind Technol Res Inst 薄膜トランジスタ素子活性層の半導体材料とその製造方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093974A (ja) 2003-09-18 2005-04-07 Ind Technol Res Inst 薄膜トランジスタ素子活性層の半導体材料とその製造方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法

Also Published As

Publication number Publication date
KR20090124656A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
KR101468594B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101468591B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8450732B2 (en) Oxide semiconductors and thin film transistors comprising the same
JP5526023B2 (ja) 酸化物半導体及びこれを含む薄膜トランジスタ
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101496150B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20090002841A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8378342B2 (en) Oxide semiconductor and thin film transistor including the same
JP2007281486A (ja) ZnO薄膜トランジスタ
KR101468590B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR102230653B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20140050993A (ko) Zn화합물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 5