CN115863175A - 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 - Google Patents
氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 Download PDFInfo
- Publication number
- CN115863175A CN115863175A CN202211739559.7A CN202211739559A CN115863175A CN 115863175 A CN115863175 A CN 115863175A CN 202211739559 A CN202211739559 A CN 202211739559A CN 115863175 A CN115863175 A CN 115863175A
- Authority
- CN
- China
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件,涉及半导体技术领域。该氧化物半导体薄膜的制备方法包括:提供基底;在所述基底上形成氧化物半导体薄膜;其中,所述氧化物半导体薄膜的厚度小于或等于15nm。该氧化物半导体薄膜的制备方法能够具备高迁移率等性能优势。
Description
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件。
背景技术
在小尺寸领域,低温多晶硅薄膜晶体管(LTPS-TFT)因其高迁移率(100cm2/(V·s))而占有统治地位。但其存在晶界和均一性差,受限于5英寸屏幕尺寸以下;氢化非晶硅(A-Si:H)均一性好,但因低迁移率(<1cm2/(V·s)),限制了其在高端显示领域(如大面积超清和3D维显示等)的应用。而下一代高端显示器背板需要高迁移率、高均一性和稳定性的薄膜晶体管。
相比之下,氧化物半导体因其较佳的迁移率和均一性,其适用性远超过其他半导体材料,它可以应用于包括液晶显示屏、有机发光显示屏、基底面积0-70英寸以上的超清液晶显示屏、有机发光显示屏、有机发光显示屏以及柔性衬底等。然而,下一代高端显示对TFT迁移率要求更高(>40cm2/(V·s)),目前以IGZO为主的氧化物半导体TFT迁移率在10-20cm2/(V·s)左右,尚不能满足要求。
发明内容
本发明的目的在于提供一种氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件,其具备高迁移率等性能优势。
本发明的实施例是这样实现的:
本发明的一方面,提供一种氧化物半导体薄膜的制备方法,该氧化物半导体薄膜的制备方法包括:提供基底;在基底上形成氧化物半导体薄膜;功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa,反应气氛包括氧气和氩气,氧气的分压在0%至20%之间;其中,氧化物半导体薄膜的厚度小于或等于15nm。该氧化物半导体薄膜的制备方法能够具备高迁移率等性能优势。
可选地,在基底上形成氧化物半导体薄膜,包括:在基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,功率密度在1.1W/cm2至3W/cm2之间。
可选地,在基底上形成氧化物半导体薄膜,包括:在基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,工作压强在0.2Pa至0.5Pa之间。
可选地,在基底上形成氧化物半导体薄膜,包括:在基底上通过磁控溅射工艺和激光沉积工艺中的任意一种形成氧化物半导体薄膜。
可选地,在基底上形成氧化物半导体薄膜,包括:在基底上形成氧化物半导体薄膜;其中,工作温度小于或等于350℃。
可选地,氧化物半导体薄膜的材料为二元氧化物半导体材料,且氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素。
可选地,氧化物半导体薄膜为多元氧化物半导体材料,且氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素和一种过渡族元素。
本发明的另一方面,提供一种氧化物半导体薄膜,该氧化物半导体薄膜采用上述的氧化物半导体薄膜的制备方法制备得到。
本发明的又一方面,提供一种薄膜晶体管,该薄膜晶体管采用上述的氧化物半导体薄膜作为薄膜晶体管的有源层。
本发明的再一方面,提供一种显示器件,该显示器件包括上述的薄膜晶体管。
本发明的有益效果包括:
本申请提供的氧化物半导体薄膜的制备方法,包括:提供基底;在基底上形成氧化物半导体薄膜;其中,氧化物半导体薄膜的厚度小于或等于15nm,且在形成氧化物半导体薄膜时,功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa;且在形成氧化物半导体薄膜时,氧气和氩气被通入反应室中,氧气的分压在0%至20%之间。通过本申请的制备方法制备得到的氧化物半导体薄膜其可以应用于刚性或者柔性衬底上,且制备得到的氧化物半导体薄膜具备高迁移率、高开关比和低漏电流等性能优势,特别适用于作为薄膜晶体管的有源层。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明一些实施例提供的氧化物半导体薄膜的制备流程示意图;
图2为本发明一些实施例提供的薄膜晶体管的结构示意图;
图3为本发明第一实施例提供的薄膜晶体管在对应不同的漏极电压时的转移特性曲线;
图4为本发明第一实施例提供的薄膜晶体管的输出特性曲线图;
图5为本发明第二实施例提供的薄膜晶体管在漏极电压为5.1时对应的转移特性曲线图;
图6为本发明第二实施例提供的薄膜晶体管在对应不同的漏极电压时的转移特性曲线;
图7为本发明第二实施例提供的薄膜晶体管的输出特性曲线图。
图标:10-衬底;20-栅极;30-绝缘层;40-有源层;50-源极;60-漏极。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息,并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后,本领域技术人员将了解本发明的概念,并且将认识到本文中未具体提出的这些概念的应用。应理解,这些概念和应用属于本发明和随附权利要求的范围内。
应当理解,虽然术语第一、第二等可以在本文中用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如,在不脱离本发明的范围的情况下,第一元件可称为第二元件,并且类似地,第二元件可称为第一元件。如本文所使用,术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解,当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时,其可以直接在另一个元件上或直接延伸到另一个元件上,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时,不存在介于中间的元件。同样,应当理解,当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时,其可以直接在另一个元件之上或直接在另一个元件之上延伸,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时,不存在介于中间的元件。还应当理解,当一个元件被称为“连接”或“耦接”到另一个元件时,其可以直接连接或耦接到另一个元件,或者可以存在介于中间的元件。相反,当一个元件被称为“直接连接”或“直接耦接”到另一个元件时,不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系,如图中所示出。应当理解,这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的,而且并不意图限制本发明。如本文所使用,除非上下文明确地指出,否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解,当在本文中使用时,术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件,但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外界定,否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。还应当理解,本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致,而不能以理想化或者过度正式的意义进行解释,除非本文中已明确这样界定。
在薄膜晶体管领域,一方面,下一代高端显示对TFT迁移率要求更高(一般要求迁移率大于40cm2/(V·s)),而目前以IGZO为主的氧化物半导体TFT迁移率通常在10-20cm2/(V·s)左右,尚不能满足要求;另一方面,传统硅基主导的半导体薄膜晶体管在进入7nm节点之后性能急剧恶化,不能达到晶体管超薄极限。尽管目前研发的高性能的低维新材料(例如碳纳米管及2D材料等)能提供尺寸深度减小之后的优越控制性能,但在柔性设备的集成芯片中,硅的高温工艺限制了其在该领域的发展。因此,如何提供一种具有高迁移率、低制备温度的超薄低维薄膜晶体管是目前亟待解决的行业难题。
为此,本申请旨在提供一种能够在低温条件下制备,且能够具有高迁移率的氧化物半导体薄膜以作为薄膜晶体管的有源层40,从而提高薄膜晶体管的迁移率的制备方式。下文将对该制备方法进行详细介绍与说明。
请参照图1,本实施例提供的氧化物半导体薄膜的制备方法包括以下步骤:
S100、提供基底。
需要说明的是,上述基底是用于薄膜晶体管制备在上面。具体地,本领域技术人员可以根据需要对基底进行合适选择。
例如,在本实施例中,该基底是包括衬底10、依次形成于衬底10上的栅电极和绝缘层30的半导体器件(这时,本申请形成的氧化物半导体薄膜便可以形成于绝缘层30上,可以作为该半导体器件的有源层40)。
S200、在基底上形成氧化物半导体薄膜;功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa;反应气氛包括氧气和氩气(即在形成氧化物半导体薄膜时,需要将氧气和氩气通入反应室中),氧气的分压在0%至20%之间;其中,氧化物半导体薄膜的厚度小于或等于15nm。
示例性地,氧气的分压可以是0%、5%、10%、15%或者20%等,具体地,本申请不做限制。
另外,在本实施例中,在基底上形成氧化物半导体薄膜,包括:
在基底上形成氧化物半导体薄膜;其中,工作温度小于或等于350℃。
示例性地,上述工作温度可以为350℃、300℃、250℃、200℃、150℃、100℃等。优选地,该工作温度小于或等于200℃。
其中,可选地,上述步骤S200、在基底上形成氧化物半导体薄膜,包括:
在基底上通过磁控溅射工艺和激光沉积工艺中的任意一种形成氧化物半导体薄膜。
需要说明的是,由于磁控溅射工艺和激光沉积工艺作为本领域已知的两种半导体工艺,为本领域技术人员所熟知,故本申请对此不做解释。具体地,本领域技术人员可以在基底上形成氧化物半导体薄膜时根据实际需要选择其中任意一种。
可选地,上述步骤S200、在基底上形成氧化物半导体薄膜,包括:
在基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,功率密度在1.1W/cm2至3W/cm2之间。
需要说明的是,在形成氧化物半导体薄膜时,其功率密度在1.1W/cm2至3W/cm2之间。示例性地,该功率密度可以为1.1W/cm2、1.5W/cm2、2W/cm2、2.5W/cm2、或者3W/cm2等。
还有,在本实施例中,上述步骤S200、在基底上形成氧化物半导体薄膜,还可以通过以下方式形成:
在基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,工作压强在0.2Pa至0.5Pa之间。
也就是说,在形成氧化物半导体薄膜时,工作压强在0.2Pa至0.5Pa之间(例如,具体可以为0.2Pa、0.3Pa、0.4Pa或者0.5Pa等)。
综上所述,本申请提供的氧化物半导体薄膜的制备方法,包括:提供基底;在基底上形成氧化物半导体薄膜;其中,氧化物半导体薄膜的厚度小于或等于15nm,且在形成氧化物半导体薄膜时,功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa;且在形成氧化物半导体薄膜时,氧气和氩气被通入反应室中,氧气的分压在0%至20%之间。在制备过程中,本申请可以实现低温制备(其制备温度在室温至200℃之间),且通过本申请的制备方法制备得到的氧化物半导体薄膜其可以应用于刚性或者柔性衬底10上,且制备得到的氧化物半导体薄膜具备高迁移率、高开关比和低漏电流等性能优势,特别适用于作为薄膜晶体管的有源层40。
为验证通过本申请提供的氧化物半导体薄膜的制备方法制备得到的氧化物半导体薄膜具备高迁移率等性能优势,下文将以不同的实施例为基础进行验证说明。具体地,以下实施例是以磁控溅射工艺为示例进行制备的。
在一种可行的实施例中,氧化物半导体薄膜的材料可以为二元氧化物半导体材料,且氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素。
在另一种可行的实施例中,氧化物半导体薄膜为多元氧化物半导体材料,且氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素和一种过渡族元素。
需要说明的是,上述含有最外层为S轨道的金属元素包括:锌(Zn)、镓(Ga)、锗(Ge)、镉(Cd)、铟(In)和锡(Sn)等;过渡族元素包括:钼(Mo)、钨(W)和钇(Y)等。示例性地,二元或多元氧化物半导体材料包括但不限于:氧化铟(In2O3)、铟镓锌氧化物(IGZO)、氧化铟锌(IZO)、氧化铟锡(ITO)等。
第一实施例
在本实施例中,氧化物半导体薄膜的材料为氧化铟锡,其中,氧化锡含量为10wt%;且在形成氧化物半导体薄膜时,工作温度为200℃,功率密度为1.9W/cm2,且氧气和氩气在本底真空度小于5x10-4 Pa之后通入反应室中,工作压强为0.29Pa,其中,氧气的分压为10.2%;得到的氧化铟锡薄膜的厚度为3.7nm,氧化铟锡薄膜的粗糙度为0.33nm。
为便于理解,采用锡含量为10wt%的氧化铟锡薄膜作为有源层40制备薄膜晶体管时,本实施例对其制备方式进行说明。其制备方式包括以下步骤:
(1)、在衬底10上形成栅极20。
(2)、在栅极20上形成绝缘层30。
(3)、在绝缘层30上通过磁控溅射工艺形成氧化铟锡薄膜以作为有源层40;其中,形成氧化铟锡薄膜时,先将衬底10加热至200℃,然后待本底真空小于5x10-4 Pa之后,充入氧气和氩气,其中,反应室总压强为0.29Pa,氧气分压10.2%,衬底10与靶材的间距为130mm。溅射功率为1.9W/cm2,溅射得到的氧化铟锡薄膜的厚度为3.7nm,且其粗糙度为0.33nm。
(4)、采用光刻工艺对氧化铟锡薄膜进行图案化,图案化后的氧化铟锡薄膜(沟道层)将有效地降低薄膜晶体管的漏电流,其中,沟道宽度为50μm,沟道长度长10μm,器件具有可重复性和可靠性。
(5)、通过电子束热蒸发工艺在氧化铟锡薄膜上蒸镀镍(厚度为10nm)和金(厚度为50nm)作为薄膜晶体管的源极50和漏极60(预先光刻图案化),并用剥离工艺限定源极50和漏极60的大小,以得到薄膜晶体管,如图2所示。
请参照图3和图4,图3为上述制备方法制备得到的薄膜晶体管在对应不同的漏极60电压时的转移特性曲线,图4为上述制备方法制备得到的薄膜晶体管的输出特性曲线图。
根据上述图3和图4的曲线图,可以得到如下各项参数:
很显然,通过本实施例制备得到的薄膜晶体管的迁移率和开关比等性能明显得到了有效提升。
第二实施例
在本实施例中,氧化物半导体薄膜的材料为氧化铟锡,其中,氧化锡含量为5wt%;且在形成氧化物半导体薄膜时,工作温度为200℃,功率密度为2.2W/cm2,且氧气和氩气在本底真空度小于5x10-4 Pa之后通入反应室中,工作压强为0.5Pa,其中,氧气的分压为9%;得到的氧化铟锡薄膜的厚度为5nm,氧化铟锡薄膜的粗糙度为0.43nm。
为便于理解,采用锡含量为10wt%的氧化铟锡薄膜作为有源层40制备薄膜晶体管时,本实施例对其制备方式进行说明。其制备方式包括以下步骤:
(1)、在衬底10上形成栅极20。
(2)、在栅极20上形成绝缘层30。
(3)、在绝缘层30上通过磁控溅射工艺形成氧化铟锡薄膜以作为有源层40;其中,形成氧化铟锡薄膜时,先将衬底10加温至200℃,然后,待本底真空小于5x10-4 Pa之后,充入氧气和氩气。其中,反应室总压强为0.5Pa,氧气分压10.6%。且使得衬底10与靶材的间距为130mm。溅射功率为1.35W/cm2,溅射得到的氧化铟锡薄膜的厚度为5nm、粗糙度为0.43nm。
(4)、采用光刻工艺对氧化铟锡薄膜进行图案化,图案化后的氧化铟锡薄膜(沟道层)将有效地降低薄膜晶体管的漏电流,其中,沟道宽度为100μm,长度为100μm,器件具有可重复性和可靠性。
(5)、然后通过电子束热蒸发工艺在氧化铟锡薄膜上蒸镀镍层(厚度为10nm)和金层(厚度为50nm)分别作为薄膜晶体管的源极50和漏极60(预先光刻图案化),并用剥离工艺限定源极50和漏极60的大小,以得到薄膜晶体管,如图2所示。
请参照图5、图6和图7,图5为薄膜晶体管在漏极60电压为5.1时对应的转移特性曲线图,图6为薄膜晶体管在对应不同的漏极60电压时的转移特性曲线,图7为上述制备方法制备得到的薄膜晶体管的输出特性曲线图。
根据上述图5至图7的曲线图,可以得到如下各项参数:
很显然,通过该实施例制备得到的薄膜晶体管的迁移率和开关比等性能也明显得到了有效提升。
第三实施例
在本实施例中,氧化物半导体薄膜的材料为掺钼氧化铟,其中,氧化钼含量为3wt%;且在形成氧化物半导体薄膜时,工作温度为150℃,功率密度为1.8W/cm2,且氧气和氩气在本底真空度小于5x10-4 Pa之后通入反应室中,工作压强为0.5Pa,其中,氧气的分压为20%;得到的掺钼氧化铟薄膜的厚度为9nm,掺钼氧化铟薄膜的粗糙度为0.63nm。
为便于理解,本实施例同样对采用掺钼氧化铟薄膜作为有源层40的薄膜晶体管的制备方法进行说明,如下:
(1)、在衬底10上形成栅极20。
(2)、在栅极20上形成绝缘层30。
(3)、在绝缘层30上通过磁控溅射工艺形成掺钼氧化铟薄膜以作为有源层40;其中,先将衬底10加温至150℃,待本底真空小于5x10-4 Pa之后,充入氧气和氩气,并使得反应室总压强为0.5Pa,其中氧气分压为20%,衬底10与靶材的间距为130mm。溅射功率为1.8W/cm2,溅射时长为150s,所得掺钼氧化铟薄膜的厚度为9nm,且粗糙度为0.53nm。
(4)、采用光刻工艺对掺钼氧化铟薄膜进行图案化,图案化后的掺钼氧化铟薄膜(沟道层)将有效地降低薄膜晶体管的漏电流,其中沟道宽度为500μm,长度为50μm,器件具有可重复性和可靠性;
(5)、用电子束热蒸发工艺在掺钼氧化铟薄膜上蒸镀镍层(其厚度为10nm)和金层(其厚度为50nm)作为薄膜晶体管的源极50和漏极60(预先光刻图案化),并用剥离工艺限定源极50和漏极60的大小,以得到薄膜晶体管。
通过本实施例提供的制备方法制备得到的薄膜晶体管同样也具备较佳的迁移率和开关比,具体制备得到的薄膜晶体管的相关转移特性曲线和输出特性曲线图未示。
本发明的另一方面,提供一种氧化物半导体薄膜,该氧化物半导体薄膜采用上述的氧化物半导体薄膜的制备方法制备得到。
由于氧化物半导体薄膜的制备方法在前文已进行详细阐述与说明,故本申请不再赘述。
本发明的又一方面,提供一种薄膜晶体管,该薄膜晶体管采用上述的氧化物半导体薄膜作为薄膜晶体管的有源层40。采用上述的氧化物半导体薄膜作为薄膜晶体管的有源层40得到的薄膜晶体管具有较高的迁移率,能够满足高性能要求。
本发明的再一方面,提供一种显示器件,该显示器件包括上述的薄膜晶体管。由于薄膜晶体管在前文已进行详细阐述与说明,故本申请不再赘述。
以上所述仅为本发明的可选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
Claims (10)
1.一种氧化物半导体薄膜的制备方法,其特征在于,包括:
提供基底;
在所述基底上形成氧化物半导体薄膜;功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa,反应气氛包括氧气和氩气,所述氧气的分压在0%至20%之间;其中,所述氧化物半导体薄膜的厚度小于或等于15nm。
2.根据权利要求1所述的氧化物半导体薄膜的制备方法,其特征在于,在所述基底上形成氧化物半导体薄膜,包括:
在所述基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,所述功率密度在1.1W/cm2至3W/cm2之间。
3.根据权利要求1所述的氧化物半导体薄膜的制备方法,其特征在于,在所述基底上形成氧化物半导体薄膜,包括:
在所述基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,所述工作压强在0.2Pa至0.5Pa之间。
4.根据权利要求1所述的氧化物半导体薄膜的制备方法,其特征在于,所述在所述基底上形成氧化物半导体薄膜,包括:
在所述基底上通过磁控溅射工艺和激光沉积工艺中的任意一种形成氧化物半导体薄膜。
5.根据权利要求1所述的氧化物半导体薄膜的制备方法,其特征在于,在所述基底上形成氧化物半导体薄膜,包括:
在所述基底上形成氧化物半导体薄膜;其中,在形成氧化物半导体薄膜时,工作温度小于或等于350℃。
6.根据权利要求1至5中任意一项所述的氧化物半导体薄膜的制备方法,其特征在于,所述氧化物半导体薄膜的材料为二元氧化物半导体材料,且所述氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素。
7.根据权利要求1至5中任意一项所述所述的氧化物半导体薄膜的制备方法,其特征在于,所述氧化物半导体薄膜为多元氧化物半导体材料,且所述氧化物半导体薄膜的材料至少包括一种含有最外层为S轨道的金属元素和一种过渡族元素。
8.一种氧化物半导体薄膜,其特征在于,采用权利要求1至7中任意一项所述的氧化物半导体薄膜的制备方法制备得到。
9.一种薄膜晶体管,其特征在于,采用权利要求8所述的氧化物半导体薄膜作为薄膜晶体管的有源层。
10.一种显示器件,其特征在于,包括权利要求9所述的薄膜晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211739559.7A CN115863175A (zh) | 2022-12-30 | 2022-12-30 | 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211739559.7A CN115863175A (zh) | 2022-12-30 | 2022-12-30 | 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863175A true CN115863175A (zh) | 2023-03-28 |
Family
ID=85656600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211739559.7A Pending CN115863175A (zh) | 2022-12-30 | 2022-12-30 | 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115863175A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100176393A1 (en) * | 2009-01-09 | 2010-07-15 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
CN103732790A (zh) * | 2011-09-06 | 2014-04-16 | 出光兴产株式会社 | 溅射靶 |
CN104335354A (zh) * | 2012-05-30 | 2015-02-04 | 株式会社神户制钢所 | 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶 |
CN104603919A (zh) * | 2012-08-31 | 2015-05-06 | 株式会社神户制钢所 | 薄膜晶体管及显示装置 |
CN104620365A (zh) * | 2012-08-31 | 2015-05-13 | 株式会社神户制钢所 | 薄膜晶体管和显示装置 |
CN106489209A (zh) * | 2014-09-02 | 2017-03-08 | 株式会社神户制钢所 | 薄膜晶体管 |
-
2022
- 2022-12-30 CN CN202211739559.7A patent/CN115863175A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100176393A1 (en) * | 2009-01-09 | 2010-07-15 | Samsung Electronics Co., Ltd. | Oxide semiconductor and thin film transistor including the same |
CN103732790A (zh) * | 2011-09-06 | 2014-04-16 | 出光兴产株式会社 | 溅射靶 |
CN104335354A (zh) * | 2012-05-30 | 2015-02-04 | 株式会社神户制钢所 | 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶 |
CN104603919A (zh) * | 2012-08-31 | 2015-05-06 | 株式会社神户制钢所 | 薄膜晶体管及显示装置 |
CN104620365A (zh) * | 2012-08-31 | 2015-05-13 | 株式会社神户制钢所 | 薄膜晶体管和显示装置 |
CN106489209A (zh) * | 2014-09-02 | 2017-03-08 | 株式会社神户制钢所 | 薄膜晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1993141B1 (en) | ZnO-based thin film transistor and method of manufacturing the same | |
JP5640478B2 (ja) | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ | |
KR101638978B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US9466618B2 (en) | Semiconductor device including two thin film transistors and method of manufacturing the same | |
US8207530B2 (en) | Oxide semiconductor and thin film transistor including the same | |
JP2009272427A (ja) | 薄膜トランジスタ及びその製造方法 | |
TW201413977A (zh) | 半導體裝置 | |
CN102097487A (zh) | 氧化物半导体薄膜晶体管及其制造方法 | |
US8405072B2 (en) | Organic electro-luminescent display and method of fabricating the same | |
KR20100013717A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
GB2548721A (en) | Thin-film transistor array substrate | |
JP2007134496A (ja) | 薄膜トランジスタ | |
KR20200023347A (ko) | 반도체 장치 | |
US9153651B2 (en) | Thin film transistor and method for manufacturing the same | |
JP2007123699A (ja) | 薄膜トランジスタとその製造方法 | |
JP2017135408A (ja) | 半導体装置 | |
JP2017139445A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5188106B2 (ja) | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 | |
CN115863175A (zh) | 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件 | |
JP2010219214A (ja) | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ | |
KR102661549B1 (ko) | 표시 장치 및 그 제조 방법 | |
CN104576759A (zh) | 一种金属氧化物半导体薄膜晶体管及其制备方法 | |
CN115939218A (zh) | 薄膜晶体管及其制备方法 | |
JP6841184B2 (ja) | 半導体装置の製造方法 | |
KR101519480B1 (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |