JP2010219214A - 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ - Google Patents
半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ Download PDFInfo
- Publication number
- JP2010219214A JP2010219214A JP2009062918A JP2009062918A JP2010219214A JP 2010219214 A JP2010219214 A JP 2010219214A JP 2009062918 A JP2009062918 A JP 2009062918A JP 2009062918 A JP2009062918 A JP 2009062918A JP 2010219214 A JP2010219214 A JP 2010219214A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- semiconductor
- indium oxide
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】銅元素(Cu)を含有する酸化インジウム(In2O3)又は酸化スズ(SnO2)を含む酸化物半導体薄膜を、銅元素の原子比が下記式を満たすスパッタリングターゲットを用いて基板温度を500℃以下で成膜し、500℃以下でアニール処理する。0.001≦Cu/(Cu+X)≦0.1(式中、Xは、In又はSn)
【選択図】図3
Description
以上から、酸化物半導体が有する高移動度特性を保ちつつ、キャリア濃度を容易にコントロールする手法の開発が望まれていた。
1.銅元素(Cu)を含有し、前記銅元素の全金属元素に対する原子比[Cu/全金属元素]が0.001〜0.1であるスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。
2.前記スパッタリングターゲットが酸化インジウム(In2O3)又は酸化スズ(SnO2)を含み、
前記銅元素の原子比が下記式を満たす1に記載の半導体薄膜の製造方法。
0.001≦Cu/(Cu+X)≦0.1
(式中、Xは、In又はSn)
3.前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程を含み、
前記基板温度が500℃以下であり、前記薄膜が非晶質部分を含む半導体薄膜である1又は2に記載の半導体薄膜の製造方法。
4.前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程、及び
前記薄膜をアニール処理する工程を含み、
前記アニーリング温度が500℃以下であり、前記アニール処理後の薄膜が非晶質部分を含む半導体薄膜である1〜3のいずれかに記載の半導体薄膜の製造方法。
5.1〜4のいずれかの製造方法で得られる半導体薄膜を備える薄膜トランジスタ。
6.チャンネルエッチ型である5に記載の薄膜トランジスタ。
7.エッチストッパー型である5に記載の薄膜トランジスタ。
8.5〜7のいずれかに記載の薄膜トランジスタを備える半導体素子。
銅を微量添加することにより、キャリアを容易にコントロールでき、不純物散乱の効果を抑えて、高移動度な半導体薄膜を得ることができる。
0.001≦Cu/(Cu+X)≦0.1
(式中、Xは、In又はSn)
スパッタリング中の銅元素及び元素Xは、より好ましくは下記式を満たす。
0.04<Cu/(Cu+X)<0.09
スパッタリング中の銅元素及び元素Xは、さらに好ましくは下記式を満たす。
0.05<Cu/(Cu+X)<0.085
低キャリア濃度(1013〜1017cm−3)であっても高移動度な薄膜が得られる理由としては、添加金属の量が微量であるため、不純物散乱の影響が低減した等が考えられる。即ち、銅は微量添加でキャリア低減効果が非常に大きい元素であり、銅が酸素をトラップして酸素欠損を抑制していること等が考えられる。
上記基板温度は、より好ましくは5℃以上300℃以下であり、さらに好ましくは10℃以上200℃以下、特に好ましくは20℃以上150℃以下である。
上記アニール処理温度は、より好ましくは20℃以上500℃以下であり、さらに好ましくは40℃以上300℃以下であり、特に好ましくは50℃以上150℃以下である。
また、アニール処理時間は、好ましくは600分以下であり、より好ましくは1分以上500分以下であり、さらに好ましくは3分以上300分以下であり、特に好ましくは5分以上180分以下である。
半導体薄膜が非晶質であることは、X線回折測定において明瞭なピークが観測されないことにより確認することができる。
半導体薄膜が非晶質であることは、X線回折測定において明瞭なピークが観測されないことにより確認することができる。
室温(25℃)、0.5T、10−4−10−12A、AC磁場ホール測定
後述するホール移動度も同様の条件で測定することができる。
本発明のスパッタリングターゲットの原料は、母材となる半導体材料に微量の銅を本発明の要件(0.001≦Cu/全金属元素≦0.1:原子比)を満たすように添加することにより調製できる。
上記スパッタリングターゲットの原料の組成は、そのまま得られるターゲットの組成とみなすことができる。
また、添加する銅としては、例えば酸化銅(II)(CuO)が挙げられる。
本発明の半導体薄膜は高移動度半導体薄膜であるので、例えば薄膜トランジスタがディスプレイ表示用である場合、画素の高速スイッチングが可能となる。同様に、本発明の半導体薄膜は、高移動度半導体薄膜であるので、薄膜トランジスタの小型化が可能であり、薄膜トランジスタ及び当該薄膜トランジスタを備える半導体素子の高輝度化及び低消費電力化に貢献することができる。
薄膜トランジスタ1は、基板10及びゲート絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には半導体薄膜(チャンネル層)40が活性層として積層されている。さらに、半導体薄膜40の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。半導体薄膜40、ソース電極50及びドレイン電極52で囲まれた部分にチャンネル部60を形成している。
尚、図1の薄膜トランジスタ1はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、エッチストッパー型の薄膜トランジスタでもよい。
薄膜トランジスタ2は、いわゆるエッチストッパー型の薄膜トランジスタである。薄膜トランジスタ2は、チャンネル部60を覆うようにエッチストッパー70が形成されている点を除き、上述した薄膜トランジスタ1と同じ構成である。半導体薄膜40の端部付近及びエッチストッパー70の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。
尚、例えば半導体薄膜を非晶質膜とすることにより、エッチング加工性に優れ、薄膜トランジスタの生産性を高くできる。
酸化インジウムに対して酸化銅(II)を3wt%添加した、インジウム元素と銅元素との原子比Cu/(Cu+In)が0.051であるスパッタリングターゲットを用いて、酸素とアルゴンの混合ガス雰囲気下、RFマグネトロンスパッタ法により、ガラス基板上に銅添加酸化インジウム薄膜を100nm成膜した。
基板温度;25℃
スパッタ圧力;0.12Pa
雰囲気ガス;Ar90%,O210%
投入電力;100W
100℃及び150℃で1時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にしてそれぞれ評価した。その結果、100℃で1時間加熱処理した薄膜のキャリア濃度は5.96×1016cm−3であり、ホール移動度は15.1cm2/Vsであった。また、150℃で1時間加熱処理した薄膜のキャリア濃度は9.42×1016cm−3であり、ホール移動度は19.7cm2/Vsであった。
酸化インジウムに対して酸化銅(II)を5wt%添加した、インジウム元素と銅元素との原子比Cu/(Cu+In)が0.084であるスパッタリングターゲットを用いた他は実施例1と同様にして銅添加酸化インジウム薄膜を成膜した。
150℃及び200℃で1時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にしてそれぞれ評価した。その結果、150℃で1時間加熱処理した薄膜のキャリア濃度は1.53×1014cm−3であり、ホール移動度は15.8cm2/Vsであった。また、200℃で1時間加熱処理した薄膜のキャリア濃度は2.87×1016cm−3であり、ホール移動度は21.7cm2/Vsであった。
雰囲気ガスにAr95%及びO25%の混合ガスを用いた他は実施例2と同様にして銅添加酸化インジウム薄膜を成膜した。
基板としてPET基板を用いた他は実施例3と同様にして銅添加酸化インジウム薄膜を成膜した。
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は1.83×1017cm−3であり、ホール移動度は19.6cm2/Vsであった。
基板10であるPET基板上に、実施例4と同様にして膜厚が50nmの銅添加酸化インジウム薄膜(半導体薄膜40)を成膜し、図1の構成を有するチャネル長さL=6μm、チャネル幅W=100μmのボトムゲート型の薄膜トランジスタを作製した。
上記薄膜トランジスタにおいて、ゲート絶縁膜30として厚み100nmのSiNX、ゲート電極20として厚み110nmのITO(In2O3−SnO2)を用いた。また、ソース電極50、ドレイン電極52の各電極としてTi(30nm)/Au(80nm)を用いた。
その結果、作製した薄膜トランジスタは、ノーマリーオフの特性を示す薄膜トランジスタであり、出力特性は明瞭なピンチオフを示した。
酸化インジウムに対して酸化銅(II)を7wt%添加した、インジウム元素と銅元素との原子比Cu/(Cu+In)が0.116であるスパッタリングターゲットを用いた他は実施例1と同様にして銅添加酸化インジウム薄膜を成膜した。
酸化インジウムのみからなるスパッタリングターゲットを用い、スパッタ圧力を0.3Paとし、膜厚を50nmとした他は実施例1と同様にして酸化インジウム薄膜を成膜した。
尚、通常、室温で成膜した酸化インジウム薄膜はキャリア濃度が高いため、薄膜トランジスタを構成したときに漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、on−off比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
150℃で1時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にして評価した。その結果、150℃で1時間加熱処理した薄膜のキャリア濃度は6.51×1018cm−3であり、ホール移動度は38.8cm2/Vsであった。
尚、通常、低温(例えば150℃)で加熱処理した酸化インジウム薄膜は、室温で成膜した酸化インジウム薄膜同様にキャリア濃度が高いため、薄膜トランジスタを構成したときに良好なトランジスタ特性が得られないおそれがある。
雰囲気ガスにAr94%及びO26%の混合ガスを用いた他は比較例2と同様にして酸化インジウム薄膜を成膜した。
尚、通常、室温で成膜した酸化インジウム薄膜はキャリア濃度が高いため、薄膜トランジスタを構成したときに漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、on−off比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
150℃で1時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にして評価した。その結果、150℃で1時間加熱処理した薄膜のキャリア濃度は1.69×1019cm−3であり、ホール移動度は43.6cm2/Vsであった。
尚、通常、低温(例えば150℃)で加熱処理した酸化インジウム薄膜においても、室温で成膜した酸化インジウム薄膜同様にキャリア濃度が高いため、薄膜トランジスタを構成したときに良好なトランジスタ特性が得られないおそれがある。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体薄膜
50 ソース電極
52 ドレイン電極
60 チャンネル部
70 エッチストッパー
Claims (8)
- 銅元素(Cu)を含有し、前記銅元素の全金属元素に対する原子比[Cu/全金属元素]が0.001〜0.1であるスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。
- 前記スパッタリングターゲットが酸化インジウム(In2O3)又は酸化スズ(SnO2)を含み、
前記銅元素の原子比が下記式を満たす請求項1に記載の半導体薄膜の製造方法。
0.001≦Cu/(Cu+X)≦0.1
(式中、Xは、In又はSn) - 前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程を含み、
前記基板温度が500℃以下であり、前記薄膜が非晶質部分を含む半導体薄膜である請求項1又は2に記載の半導体薄膜の製造方法。 - 前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程、及び
前記薄膜をアニール処理する工程を含み、
前記アニーリング温度が500℃以下であり、前記アニール処理後の薄膜が非晶質部分を含む半導体薄膜である請求項1〜3のいずれかに記載の半導体薄膜の製造方法。 - 請求項1〜4のいずれかの製造方法で得られる半導体薄膜を備える薄膜トランジスタ。
- チャンネルエッチ型である請求項5に記載の薄膜トランジスタ。
- エッチストッパー型である請求項5に記載の薄膜トランジスタ。
- 請求項5〜7のいずれかに記載の薄膜トランジスタを備える半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009062918A JP2010219214A (ja) | 2009-03-16 | 2009-03-16 | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009062918A JP2010219214A (ja) | 2009-03-16 | 2009-03-16 | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010219214A true JP2010219214A (ja) | 2010-09-30 |
Family
ID=42977744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009062918A Pending JP2010219214A (ja) | 2009-03-16 | 2009-03-16 | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010219214A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181722A (ja) * | 2010-03-02 | 2011-09-15 | Idemitsu Kosan Co Ltd | スパッタリングターゲット |
WO2012102181A1 (en) * | 2011-01-27 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013055080A (ja) * | 2011-08-31 | 2013-03-21 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
JP2016139142A (ja) * | 2016-02-15 | 2016-08-04 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
KR20160120394A (ko) * | 2015-04-07 | 2016-10-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274504A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | Tftおよびその製法 |
JP2003104794A (ja) * | 2001-09-28 | 2003-04-09 | Murata Mfg Co Ltd | ZnO膜及びその製造方法並びに発光素子 |
WO2008114588A1 (ja) * | 2007-03-20 | 2008-09-25 | Idemitsu Kosan Co., Ltd. | スパッタリングターゲット、酸化物半導体膜及び半導体デバイス |
WO2008126492A1 (ja) * | 2007-04-05 | 2008-10-23 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 |
-
2009
- 2009-03-16 JP JP2009062918A patent/JP2010219214A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274504A (ja) * | 1998-03-20 | 1999-10-08 | Advanced Display Inc | Tftおよびその製法 |
JP2003104794A (ja) * | 2001-09-28 | 2003-04-09 | Murata Mfg Co Ltd | ZnO膜及びその製造方法並びに発光素子 |
WO2008114588A1 (ja) * | 2007-03-20 | 2008-09-25 | Idemitsu Kosan Co., Ltd. | スパッタリングターゲット、酸化物半導体膜及び半導体デバイス |
WO2008126492A1 (ja) * | 2007-04-05 | 2008-10-23 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181722A (ja) * | 2010-03-02 | 2011-09-15 | Idemitsu Kosan Co Ltd | スパッタリングターゲット |
WO2012102181A1 (en) * | 2011-01-27 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012169612A (ja) * | 2011-01-27 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8890150B2 (en) | 2011-01-27 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9082864B2 (en) | 2011-01-27 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013055080A (ja) * | 2011-08-31 | 2013-03-21 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
KR20160120394A (ko) * | 2015-04-07 | 2016-10-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102314488B1 (ko) * | 2015-04-07 | 2021-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2016139142A (ja) * | 2016-02-15 | 2016-08-04 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5386084B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
TWI478347B (zh) | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device | |
JP5510767B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5294651B2 (ja) | インバータの作製方法及びインバータ | |
JP6231880B2 (ja) | 薄膜トランジスタ | |
US8268666B2 (en) | Field-effect transistor and method for fabricating field-effect transistor | |
TWI400806B (zh) | A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor | |
TWI525205B (zh) | Film forming method | |
JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
TW200845399A (en) | Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target | |
JP2010165922A (ja) | 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法 | |
JP5098152B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5491258B2 (ja) | 酸化物半導体の成膜方法 | |
JP2007123702A (ja) | 薄膜トランジスタとその製造方法 | |
JP2007123698A (ja) | 薄膜トランジスタおよびその製造方法 | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
JP2010219214A (ja) | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ | |
CN108336135B (zh) | 一种钕铟锌氧化物薄膜晶体管及其制备方法 | |
JP2017139445A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5846563B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
JP2014222690A (ja) | 半導体装置 | |
KR20090124656A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110916 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130219 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20130418 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20140204 Free format text: JAPANESE INTERMEDIATE CODE: A02 |