CN115939218A - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN115939218A CN115939218A CN202310007694.0A CN202310007694A CN115939218A CN 115939218 A CN115939218 A CN 115939218A CN 202310007694 A CN202310007694 A CN 202310007694A CN 115939218 A CN115939218 A CN 115939218A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- oxide semiconductor
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
一种薄膜晶体管及其制备方法,涉及半导体技术领域。该薄膜晶体管的制备方法包括:提供半导体器件,半导体器件包括衬底、依次形成于衬底上的栅极、绝缘层和有源层,以及间隔形成于有源层上的源极和漏极;在半导体器件上形成厚度大于或等于5nm的钝化层;其中,钝化层的材料为氧化锌硅,硅含量大于或等于19wt%;对形成钝化层的器件进行后退火处理。该薄膜晶体管的制备方法能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性。
Description
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种薄膜晶体管及其制备方法。
背景技术
非晶态氧化物半导体(Amorphous Oxide Semiconductors,AOS),例如铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO),由于其具有高迁移率、大面积均匀性、低温加工性以及光学透明性等特性,目前广泛用作平板显示器的薄膜晶体管的沟道材料。
基于AOS的像素驱动设备已经商业化,目前主要用于小型显示器。然而,下一代显示技术也需要薄膜晶体管的迁移率大于10cm2/(V·s),特别地,在主要使用有机发光二极管或量子点等超高视觉技术的新一代高端显示领域中,需要薄膜晶体管迁移率大于40cm2/(V·s)。然而,因非晶态氧化物半导体的费米能级易受外界(如水、氧、光刻胶等)杂质的电荷传递而改变,所以非晶态氧化物半导体材料制成的沟道层对外部引入的杂质和缺陷尤为敏感。对于高迁移率氧化物半导体而言,由于导带底通常低于低迁移率氧化物半导体,因此,高迁移率氧化物半导体的掺杂能力更强,其表面杂质的电荷转移更容易影响晶体管性能的稳定性。如此,迁移率和稳定性之间的冲突关系限制了高迁移率的非晶态氧化物半导体薄膜晶体管取代当前低温多晶硅技术(Low Temperature Poly-Silicon,LTPS),阻碍了非晶态氧化物半导体薄膜晶体管应用到高端显示中。由于低温多晶硅不均一性受限主要应用于小尺寸平板显示中,特别地,在大面积高端显示中,亟需高迁移率高稳定性且均一性良好的非晶氧化物半导体薄膜晶体管。因此,如何开发一种同时具备高迁移率和高稳定性的氧化物薄膜晶体管仍是业界亟需解决的难题。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制备方法,其能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性。
本发明的实施例是这样实现的:
本发明的一方面,提供一种薄膜晶体管的制备方法,该薄膜晶体管的制备方法包括:提供半导体器件,半导体器件包括衬底、依次形成于衬底上的栅极、绝缘层和有源层,以及间隔形成于有源层上的源极和漏极;在半导体器件上形成厚度大于或等于5nm的钝化层;其中,钝化层的材料为氧化锌硅,硅含量大于或等于19wt%,且在形成钝化层时,氧气和氩气被通入反应室中,氧气的分压大于或等于25%,工作温度小于或等于100℃;对形成钝化层的器件进行后退火处理。该薄膜晶体管的制备方法能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性。
可选地,在半导体器件上形成厚度大于或等于5nm的钝化层,包括:采用磁控溅射工艺或热蒸发工艺形成厚度大于或等于5nm的钝化层。
可选地,在形成钝化层时,其工作温度在室温至100℃之间。
可选地,对形成钝化层的器件进行后退火处理,包括:对形成钝化层的器件进行后退火处理,其中,后退火的温度在100℃至400℃之间。
可选地,提供半导体器件,包括:提供衬底,并在衬底上依次形成栅极和绝缘层;在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层;在氧化物半导体薄膜上形成源极和漏极。
可选地,在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层,包括:在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层;其中,在形成氧化物半导体薄膜时,其工作温度在室温至200℃之间;和/或,其功率密度在1.1W/cm2至3W/cm2之间。
可选地,在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层,包括:在绝缘层上通过磁控溅射工艺或激光沉积工艺中的任意一种形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层。
可选地,在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层,包括:在绝缘层上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层;其中,在形成氧化物半导体薄膜时,其工作压强在0.2Pa至0.5Pa之间。
本发明的另一方面,提供一种薄膜晶体管,该薄膜晶体管包括采用上述的薄膜晶体管的制备方法制备得到。
本发明的有益效果包括:
本申请提供的薄膜晶体管的制备方法,包括:提供半导体器件,半导体器件包括衬底、依次形成于衬底上的栅极、绝缘层和有源层,以及间隔形成于有源层上的源极和漏极;在半导体器件上形成厚度大于或等于5nm的钝化层;其中,钝化层的材料为氧化锌硅,硅含量大于或等于19wt%,且在形成钝化层时,氧气和氩气被通入反应室中,氧气的分压大于或等于25%,工作温度小于或等于100℃;对形成钝化层的器件进行后退火处理。本申请通过该制备方式,一方面,其制得的钝化层作为薄膜晶体管的背沟道界面钝化,能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性,解决了现有技术中高迁移率和高稳定性之间的长久矛盾,并降低漏电流,减小回滞等;另一方面,该制备方法采用低温制备,因此,其还可以应用于刚性或柔性衬底上。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明一些实施例提供的薄膜晶体管的制备方法的流程示意图之一;
图2为本发明一些实施例提供的薄膜晶体管的结构示意图;
图3为本发明一些实施例提供的薄膜晶体管的制备方法的流程示意图之二;
图4为本发明第一实施例提供的薄膜晶体管在栅极电压为-20V、漏极电压为0.1V时负偏压稳定性测试的结果图;
图5为图4对应的负偏压稳定性测试的测试时间和阈值电压的关系曲线图;
图6为本发明第一实施例提供的薄膜晶体管在栅极电压为20V、漏极电压为0.1V、温度为60℃时正偏压热稳定性测试的结果图;
图7为图6对应的正偏压热稳定性测试的测试时间和阈值电压的关系曲线图;
图8为本发明第一实施例提供的薄膜晶体管在入射光强度为13000lux、栅极电压为-20V、漏极电压为0.1V时负偏压光稳定性测试的结果图;
图9为图8对应的负偏压光稳定性测试的测试时间和阈值电压的关系曲线图;
图10为采用现有技术的制备方法制备得到的薄膜晶体管在钝化前的转移特性曲线;
图11为本发明第二实施例提供的薄膜晶体管在钝化后的转移特性曲线。
图标:10-衬底;20-栅极;30-绝缘层;40-有源层;50-源极;60-漏极;70-钝化层。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息,并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后,本领域技术人员将了解本发明的概念,并且将认识到本文中未具体提出的这些概念的应用。应理解,这些概念和应用属于本发明和随附权利要求的范围内。
应当理解,虽然术语第一、第二等可以在本文中用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如,在不脱离本发明的范围的情况下,第一元件可称为第二元件,并且类似地,第二元件可称为第一元件。如本文所使用,术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解,当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时,其可以直接在另一个元件上或直接延伸到另一个元件上,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时,不存在介于中间的元件。同样,应当理解,当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时,其可以直接在另一个元件之上或直接在另一个元件之上延伸,或者也可以存在介于中间的元件。相反,当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时,不存在介于中间的元件。还应当理解,当一个元件被称为“连接”或“耦接”到另一个元件时,其可以直接连接或耦接到另一个元件,或者可以存在介于中间的元件。相反,当一个元件被称为“直接连接”或“直接耦接”到另一个元件时,不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系,如图中所示出。应当理解,这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的,而且并不意图限制本发明。如本文所使用,除非上下文明确地指出,否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解,当在本文中使用时,术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件,但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外界定,否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本发明所属领域的普通技术人员通常理解的含义相同。还应当理解,本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致,而不能以理想化或者过度正式的意义进行解释,除非本文中已明确这样界定。
请参照图1和图2,本实施例提供一种薄膜晶体管的制备方法,该薄膜晶体管的制备方法包括以下步骤:
S100、提供半导体器件,半导体器件包括衬底10、依次形成于衬底10上的栅极20、绝缘层30和有源层40,以及间隔形成于有源层40上的源极50和漏极60。
其中,薄膜晶体管的基础结构如图2所示,其中,该半导体器件的衬底10、栅极20、绝缘层30和有源层40各层级的功能以及各层级的关系均为本领域技术人员所熟知,故本申请对此不做过多介绍和说明。其中,衬底10、栅极20、绝缘层30和有源层40的厚度本领域技术人员可以根据实际需要自行选择确定,本申请不做限定。
S200、在半导体器件上形成厚度大于或等于5nm的钝化层70,如图2所示;其中,钝化层70的材料为氧化锌硅,硅含量大于或等于19wt%,且在形成钝化层70时,氧气和氩气被通入反应室中,氧气的分压大于或等于25%,工作温度小于或等于100℃。
示例性地,钝化层70的厚度可以为5nm、6nm和10nm等,本申请不再一一列举。其中,钝化层70的硅含量可以为19wt%、21wt%、23wt%或者25wt%等。应理解,上述数值仅为本申请给出的示例,并非是对本申请的相关数值的具体限制。
可选地,上述步骤S200、在半导体器件上形成厚度大于或等于5nm的钝化层70,可以通过以下方式实现:
采用磁控溅射工艺或热蒸发工艺形成厚度大于或等于5nm的钝化层70。
需要说明的是,前者为通过离子轰击靶材,然后靶材物质溅射并沉积在基片上,后者则为对材料进行加热以达到熔点,再达到沸点蒸发至基片上。在具体使用时,本领域技术人员可以根据实际需要选择合适的制备方式。
本申请提供的制备方法可以实现低温制备,可选地,在形成钝化层70时,其工作温度在室温至100℃之间。例如,工作温度可以为室温、60℃、70℃或者100℃等。
S300、对形成钝化层70的器件进行后退火处理。
在执行完步骤S200之后,本申请通过对形成钝化层70后的器件进行后退火处理,能够使得生成的钝化层70致密化,进一步增强阻隔氧气及水汽的功效。在一些示范例子中,退火处理为在大气环境下,以300℃的工艺温度进行约一个小时。
可选地,上述步骤S300、对形成钝化层70的器件进行后退火处理,包括:
对形成钝化层70的器件进行后退火处理,其中,后退火的温度在100℃至400℃之间。
示例性地,后退火温度可以为100℃、200℃、300或者400℃等。还有,在进行后退火时,其退火时间可以根据后退火温度而定,可选地,退火时间可以在10min至480min之间。
另外,为进一步提高本申请的薄膜晶体管的制备方法制备得到的薄膜晶体管的各项性能(例如迁移率),本申请还对前文中半导体器件的制备方式(主要改进点在于半导体器件的有源层40)进行了相应改进。
即,可选地,上述步骤S100、提供半导体器件,如图3所示,可以包括如下步骤:
S110、提供衬底10,并在衬底10上依次形成栅极20和绝缘层30。
S120、在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40;其中,氧化物半导体薄膜的厚度小于或等于10nm,且在形成氧化物半导体薄膜时,其工作温度小于或等于200℃、功率密度小于或等于3W/cm2、工作压强小于或等于0.5Pa;且在形成氧化物半导体薄膜时,氧气和氩气被通入反应室中,氧气的分压在0%至25%之间。
示例性地,氧气的分压可以是0%、5%、10%、15%或者25%等,具体地,本申请不做限制。
可选地,上述步骤S120、在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40,包括:
在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40;其中,在形成氧化物半导体薄膜时,其工作温度在室温至200℃之间;和/或,其功率密度在1.1W/cm2至3W/cm2之间。
示例性地,在形成氧化物半导体薄膜时,工作温度可以为室温、100℃、150℃、180℃或者200℃等,本申请不再一一列举。
还有,在形成氧化物半导体薄膜时,其功率密度在1.1W/cm2至3W/cm2之间。示例性地,该功率密度可以为1.5W/cm2、1.8W/cm2、2W/cm2、2.5W/cm2、或者2.8W/cm2等。
可选地,上述步骤S120、在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40,包括:
在绝缘层30上通过磁控溅射工艺或激光沉积工艺中的任意一种形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40。
需要说明的是,由于磁控溅射工艺和激光沉积工艺的区别已在前文做了详细阐述说明,故本申请在此不再赘述。具体地,本领域技术人员在绝缘层30上形成氧化物半导体薄膜时可以根据实际需要选择其中任意一种,本申请不做限制。
另外,上述步骤S120、在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40,包括:
在绝缘层30上形成氧化物半导体薄膜,氧化物半导体薄膜作为半导体器件的有源层40;其中,在形成氧化物半导体薄膜时,其工作压强在0.2Pa至0.5Pa之间。
也就是说,在形成氧化物半导体薄膜时,工作总压强可以在0.2Pa至0.5Pa之间(例如,具体可以为0.2Pa、0.3Pa、0.4Pa或者0.5Pa等)。
S130、在氧化物半导体薄膜上形成源极50和漏极60。
即,在执行完步骤S120后,还需要在氧化物半导体薄膜(即有源层40)上形成钝化层70。其中,钝化层70可以是延伸覆盖在露出的氧化物半导体薄膜的表面上以及源极50和漏极60各自的部分表面上,如图2所示,这样,可以使钝化层70更好地隔绝氧气与水汽对薄膜晶体管的侵蚀。
为论证通过本申请提供的薄膜晶体管的制备方法制备得到的薄膜晶体管能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性,本申请已经进行了大量的实验验证。由于篇幅限制,本申请以大量实验中的任意两种实验数据为例进行示例性说明,如下:
第一实施例
本实施例采用氧化物半导体薄膜(具体为氧化铟锡薄膜)作为有源层40,采用氧化锌硅(其中,氧化硅含量为19wt%)作为钝化层70。
具体制备方法如下:
(1)、在衬底10上依次形成栅极20和绝缘层30。
(2)、在绝缘层30上通过磁控溅射工艺形成氧化铟锡薄膜以作为有源层40;其中,在形成氧化铟锡薄膜时,先将衬底10加温至200℃,待本底真空小于5x10-4 Pa之后,充入氧气和氩气,反应室总压强为0.3Pa,其中,氧气分压10%;溅射功率为200W,溅射所得的氧化铟锡薄膜的厚度为5nm,粗糙度为0.33nm。
(3)、采用光刻工艺对氧化铟锡薄膜进行图形化,其中,沟道宽度为50μm,长度为10μm,器件具有可重复性和可靠性。
(4)、通过电子束热蒸发工艺,在氧化铟锡薄膜上蒸镀镍层(其厚度为10nm)和金层(其厚度为50nm)分别作为薄膜晶体管的源极50和漏极60(预先光刻图案化以使源极50和漏极60电气隔离),并用剥离工艺限定源极50和漏极60的大小,以得到半导体器件。
(5)、在上述半导体器件上通过磁控溅射工艺形成钝化层70;其具体方法如下:保持衬底10室温,待本底真空小于5x10-4 Pa之后,充入氧气和氩气,反应室总压强为0.4Pa,其中,氧气分压25%,衬底10与靶材的间距为90mm。溅射功率为80W,溅射得到的氧化锌硅薄膜的厚度为5nm。
(6)、将形成有钝化层70的器件置于空气中并进行后退火处理,其中,退火温度为200℃,退火时间30min。即,将器件置于空气中加热到200℃,保温30min。
请参照下表,下表为通过上述制备方法制备得到的薄膜晶体管的各项性能参数图。通过下表可以看出,通过本实施例提供的制备方法制备得到的薄膜晶体管的迁移率相对现有技术得到了明显的提升。
同时,请参照图4和图5,图4和图5为正偏压稳定性测试对应的曲线图。其中,图4为通过上述制备方法制备得到的薄膜晶体管在栅极20电压为-20V、漏极60电压为0.1V时负偏压稳定性测试的结果图,图5为图4对应的负偏压稳定性测试的测试时间和阈值电压的关系曲线图。
请参照图6和图7,图6和图7为正偏压热稳定性测试对应的曲线图。其中,图6为通过上述制备方法制备得到的薄膜晶体管在栅极20电压为20V、漏极60电压为0.1V、温度为60℃时正偏压热稳定性测试的结果图,图7为图6对应的正偏压热稳定性测试的测试时间和阈值电压的关系曲线图。
请参照图8和图9,图8和图9为负偏压光稳定性测试对应的曲线图。其中,图8为通过上述制备方法制备得到的薄膜晶体管在入射光强度为13000lux、栅极20电压为-20V、漏极60电压为0.1V时负偏压光稳定性测试的结果图,图9为图8对应的负偏压光稳定性测试的测试时间和阈值电压的关系曲线图。
通过上述图4至图9可以看出,通过本实施例提供的制备方法制备得到的薄膜晶体管,无论是在负偏压稳定性和正偏压热稳定性方面,还是在负偏压光稳定性方面,均可以在该薄膜晶体管连续工作很多秒后,其输出特性曲线重合度依然保持很高,且阈值电压的漂移量(ΔVTH)始终保持在1V以下,甚至在负偏压稳定性上可以实现其阈值电压的漂移量始终保持在0.1V以下,远小于相关文献报道的基于其它氧化物半导体薄膜的薄膜晶体管的阈值电压的漂移量(通常大于1V),这就证明了通过本申请的制备方法制备得到的薄膜晶体管确实具有非常好的稳定性。
第二实施例
本实施例采用氧化物半导体薄膜(具体为掺钨氧化铟薄膜)作为有源层40,采用氧化锌硅(其中,氧化硅含量为30wt%)作为钝化层70。
具体制备方法如下:
(1)、在衬底10上依次形成栅极20和绝缘层30。
(2)、在绝缘层30上通过磁控溅射工艺形成掺钨氧化铟薄膜以作为有源层40;其中,在形成掺钨氧化铟薄膜时,先将衬底10加温至200℃,待本底真空小于5x10-4 Pa之后,充入氧气和氩气,反应室总压强为0.3Pa,其中,氧气分压10.2%;溅射功率为200W,溅射所得的掺钨氧化铟薄膜的厚度为4.5nm,粗糙度为0.38nm。
(3)、采用光刻工艺对掺钨氧化铟薄膜进行图形化,其中,沟道宽度为500μm,长度为100μm,器件具有可重复性和可靠性。
(4)、通过电子束热蒸发工艺,在掺钨氧化铟薄膜上蒸镀镍层(其厚度为10nm)和金层(其厚度为50nm)分别作为薄膜晶体管的源极50和漏极60(预先光刻图案化以使源极50和漏极60电气隔离),并用剥离工艺限定源极50和漏极60的大小,以得到半导体器件。
(5)、在上述半导体器件上通过电子束热蒸发工艺形成钝化层70;其具体方法如下:保持衬底10室温,待本底真空小于5x10-4 Pa之后,充入氧气和氩气,反应室总压强为0.3Pa,其中,氧气分压30%,氧化锌硅的热蒸发速率为得到的氧化锌硅薄膜的厚度为5nm。
(6)、将形成有钝化层70的器件置于空气中并进行后退火处理,其中,退火温度为190℃,退火时间60min。即,将器件置于空气中加热到190℃,保温60min,然后缓慢冷却。
请参照图10和图11,图10为采用现有技术的制备方法制备得到的薄膜晶体管在钝化前的转移特性曲线;图11为本实施例提供的制备方法制备得到的薄膜晶体管在钝化后的转移特性曲线。下表为现有制备方法制备得到的薄膜晶体管的各项参数与采用本实施例的制备方法制备得到的薄膜晶体管的各项参数:
通过上述表格和对应曲线图可以看出,相对现有技术而言,本实施例提供的制备方法制备得到的薄膜晶体管的迁移率得到了明显的提升,且漏电流显著降低。同时,通过图11可以看出,采用本实施例的制备方法制备得到的薄膜晶体管相对图10对应的现有技术而言,其转移曲线回滞更小,这就说明,采用本实施例提供的制备方法能够有效减小阈值电压的漂移量,其相对现有技术而言具备更佳的稳定性。
通过本申请提供的上述两个具体的实施例,不难看出,本申请提供的制备方法制备得到的薄膜晶体管能够在不牺牲迁移率的条件下,依然能够保持薄膜晶体管的较高稳定性。
综上所述,本申请提供的薄膜晶体管的制备方法,包括:提供半导体器件,半导体器件包括衬底10、依次形成于衬底10上的栅极20、绝缘层30和有源层40,以及间隔形成于有源层40上的源极50和漏极60;在半导体器件上形成厚度大于或等于5nm的钝化层70;其中,钝化层70的材料为氧化锌硅,硅含量大于或等于19wt%,且在形成钝化层70时,氧气和氩气被通入反应室中,氧气的分压大于或等于25%,工作温度小于或等于100℃;对形成钝化层70的器件进行后退火处理。本申请通过该制备方式,一方面,其制得的钝化层70作为薄膜晶体管的背沟道界面钝化,能够在不牺牲迁移率的情况下,提高薄膜晶体管的稳定性,解决了现有技术中高迁移率和高稳定性之间的冲突,并降低漏电流,减小回滞等;另一方面,该制备方法采用低温制备,因此,其还可以应用于刚性或柔性衬底10上。
本发明的另一方面,提供一种薄膜晶体管,该薄膜晶体管包括采用上述的薄膜晶体管的制备方法制备得到。由于上述的制备方法的具体步骤和相关参数条件,均已在前文做了详细阐述,故本申请不再赘述。
以上所述仅为本发明的可选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
Claims (10)
1.一种薄膜晶体管的制备方法,其特征在于,包括:
提供半导体器件,所述半导体器件包括衬底、依次形成于所述衬底上的栅极、绝缘层和有源层,以及间隔形成于所述有源层上的源极和漏极;
在所述半导体器件上形成厚度大于或等于5nm的钝化层;其中,所述钝化层的材料为氧化锌硅,硅含量大于或等于19wt%,且在形成所述钝化层时,氧气和氩气被通入反应室中,所述氧气的分压大于或等于25%,工作温度小于或等于100℃;
对形成所述钝化层的器件进行后退火处理。
2.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述在所述半导体器件上形成厚度大于或等于5nm的钝化层,包括:
采用磁控溅射工艺或热蒸发工艺形成厚度大于或等于5nm的钝化层。
4.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,在形成所述钝化层时,其工作温度在室温至100℃之间。
5.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述对形成所述钝化层的器件进行后退火处理,包括:
对形成所述钝化层的器件进行后退火处理,其中,所述后退火的温度在100℃至400℃之间。
6.根据权利要求1至5任意一项所述的薄膜晶体管的制备方法,其特征在于,所述提供半导体器件,包括:
提供衬底,并在所述衬底上依次形成栅极和绝缘层;
在所述绝缘层上形成氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层;
在所述氧化物半导体薄膜上形成源极和漏极。
7.根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述绝缘层上形成氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层,包括:
在所述绝缘层上形成所述氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层;其中,在形成所述氧化物半导体薄膜时,其工作温度在室温至200℃之间;和/或,其所述功率密度在1.1W/cm2至3W/cm2之间。
8.根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述绝缘层上形成氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层,包括:
在所述绝缘层上通过磁控溅射工艺或激光沉积工艺中的任意一种形成氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层。
9.根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述绝缘层上形成氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层,包括:
在所述绝缘层上形成所述氧化物半导体薄膜,所述氧化物半导体薄膜作为所述半导体器件的有源层;其中,在形成所述氧化物半导体薄膜时,其工作压强在0.2Pa至0.5Pa之间。
10.一种薄膜晶体管,其特征在于,采用权利要求1至9中任意一项所述的薄膜晶体管的制备方法制备得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310007694.0A CN115939218A (zh) | 2023-01-04 | 2023-01-04 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310007694.0A CN115939218A (zh) | 2023-01-04 | 2023-01-04 | 薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939218A true CN115939218A (zh) | 2023-04-07 |
Family
ID=86654336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310007694.0A Pending CN115939218A (zh) | 2023-01-04 | 2023-01-04 | 薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939218A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102986034A (zh) * | 2010-07-02 | 2013-03-20 | 惠普发展公司,有限责任合伙企业 | 薄膜晶体管 |
CN103137492A (zh) * | 2011-11-22 | 2013-06-05 | 乐金显示有限公司 | 制造氧化物薄膜晶体管的方法和显示装置 |
CN104911553A (zh) * | 2014-03-14 | 2015-09-16 | 中国钢铁股份有限公司 | 钝化层的制造方法 |
CN105097943A (zh) * | 2015-06-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
WO2022176986A1 (ja) * | 2021-02-22 | 2022-08-25 | 国立研究開発法人科学技術振興機構 | 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 |
-
2023
- 2023-01-04 CN CN202310007694.0A patent/CN115939218A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102986034A (zh) * | 2010-07-02 | 2013-03-20 | 惠普发展公司,有限责任合伙企业 | 薄膜晶体管 |
CN103137492A (zh) * | 2011-11-22 | 2013-06-05 | 乐金显示有限公司 | 制造氧化物薄膜晶体管的方法和显示装置 |
CN104911553A (zh) * | 2014-03-14 | 2015-09-16 | 中国钢铁股份有限公司 | 钝化层的制造方法 |
CN105097943A (zh) * | 2015-06-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
WO2022176986A1 (ja) * | 2021-02-22 | 2022-08-25 | 国立研究開発法人科学技術振興機構 | 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101603180B1 (ko) | 박막 반도체 물질들을 이용하는 박막 트랜지스터들 | |
KR101312774B1 (ko) | 반도체 박막, 그의 제조 방법 및 박막 트랜지스터 | |
Park et al. | 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display | |
KR101613029B1 (ko) | 박막 트랜지스터와 그의 제조 방법, 및 표시 장치 | |
KR100971579B1 (ko) | 반도체 장치의 제조 방법 | |
US8129718B2 (en) | Amorphous oxide semiconductor and thin film transistor using the same | |
TWI427795B (zh) | Field-effect transistor and field-effect transistor manufacturing method | |
US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
KR20110028385A (ko) | 고 성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 | |
JP2009272427A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2008108985A (ja) | 半導体素子の製法 | |
JP2011249674A (ja) | 薄膜トランジスタおよびその製造方法 | |
CN105308753A (zh) | 稳定高迁移率的motft和低温下的制备 | |
US20170338113A1 (en) | Fabrication Method of Oxide Semiconductor Thin Film and Fabrication Method of Thin Film Transistor | |
TWI498970B (zh) | 場效型電晶體之製造方法 | |
KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
KR101257927B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
CN115939218A (zh) | 薄膜晶体管及其制备方法 | |
KR101139134B1 (ko) | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 | |
EP3405980B1 (en) | Oxide semiconductor material, thin-film transistor, and fabrication method thereof | |
KR102259754B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR101139185B1 (ko) | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 | |
JP5523897B2 (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |