TWI498970B - 場效型電晶體之製造方法 - Google Patents
場效型電晶體之製造方法 Download PDFInfo
- Publication number
- TWI498970B TWI498970B TW098127552A TW98127552A TWI498970B TW I498970 B TWI498970 B TW I498970B TW 098127552 A TW098127552 A TW 098127552A TW 98127552 A TW98127552 A TW 98127552A TW I498970 B TWI498970 B TW I498970B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- active layer
- sample
- heating
- substrate
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 42
- 238000000137 annealing Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910007541 Zn O Inorganic materials 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 161
- 239000010410 layer Substances 0.000 description 97
- 238000004544 sputter deposition Methods 0.000 description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
本發明係有關一種具有以InGaZnO系半導體氧化物所形成的活性層之場效型電晶體之製造方法。
近年來，主動式矩陣型(active matrix)的液晶顯示器係廣泛地為人所使用。主動式矩陣型液晶顯示器係在每一像素具有場效型薄膜電晶體(TFT；Thin Film Transistor)來作為開關(switching)元件。
就薄膜電晶體而言，已知有活性層是以複晶矽(polysilicon)來構成的複晶矽型薄膜電晶體、以及活性層是以非晶矽(amorphous silicon)來構成的非晶矽型薄膜電晶體。
相較於複晶矽型薄膜電晶體，非晶矽型薄膜電晶體由於活性層的製作容易，因此具有能夠在較大面積的基板上均勻地成膜之優點。
另一方面，就能夠實現比非晶矽更高的載子(carrier電子、電洞)移動度的活性層材料而言，透明非晶氧化物薄膜的開發已在發展。例如，下述之專利文獻1中係記載有一種場效型電晶體，其係使用同系(homologous)化合物InMO3
(ZnO)m
(M為In、Fe、Ga、或是Al，m為1以上且未滿50的整數)來作為活性層。此外，下述之專利文獻2中係記載有一種場效型電晶體之製造方法，其係使用由具有InGaO3
(ZnO)4
組成的多晶燒結體所構成的標靶(target濺鍍靶)材料來進行濺鍍以形成In-Ga-Zn-O系的活性層。先前技術文獻：
專利文獻1：日本特開2004-103957號公報(段落[0010])
專利文獻2：日本特開2006-165527號公報(段落[0103]至[0119])
具有In-Ga-Zn-O系組成的活性層由於在剛成膜完成時的狀態不具有實用的電晶體特性(導通(On)電流特性、關斷(Off)電流特性、導通/關斷電流比等)，因此在成膜後以適當之溫度進行退火處理。退火溫度愈高愈能夠獲得良好的電晶體特性。
然而，退火溫度的上限係受限於所使用之基材與活性層以外的其他功能膜(電極膜、絕緣膜)的耐熱溫度。是以，會有因為該些構造層的耐熱性導致因退火不足而無法獲得所期望的電晶體特性的情形。
有鑑於上述情事，本發明的目的在於提供一種不需高溫的退火處理即能夠謀求電晶體特性之提升的場效型電晶體之製造方法。
本發明的一形態的場效型電晶體之製造方法係包含有一邊加熱基材一邊在前述基材上藉由濺鍍法形成具有In-Ga-Zn-O系組成的活性層之步驟。前述所形成的活性層係被施以退火。
本發明的一實施形態的場效型電晶體之製造方法係包含有一邊加熱基材一邊在前述基材上藉由濺鍍法形成具有In-Ga-Zn-O系組成的活性層之步驟。前述所形成的活性層係被施以退火。
實施退火處理的目的在於謀求剛成膜完成時的活性層的電晶體特性之提升。相較於以無加熱的方式成膜的In-Ga-Zn-O薄膜，一邊加熱基材一邊藉由濺鍍法所成膜的In-Ga-Zn-O薄膜係較少內部應變與缺陷。是以，藉由將以加熱方式成膜的In-Ga-Zn-O薄膜形成為活性層，相較於以無加熱方式所成膜的同一材料之活性層，能夠提高退火效果。藉此，便能夠利用低溫的退火處理來形成具有優異電晶體特性的活性層。
基材典型而言係為玻璃基板。基材的大小並未特別限制。
前述活性層的成膜溫度係可設定為100℃以上。
藉此，相較於以無加熱方式成膜的活性層，便能夠使賦予預定的電晶體特性所必要的退火溫度予以低溫化。另外，成膜溫度並不限於100℃，可依據成膜條件而進行適當變更。就加熱基材的加熱機構而言，可採用護套加熱器(sheath heater)或燈加熱器(lamp heater)等。
前述活性層的退火溫度係可設定為300℃以上。前述活性層的退火處理壓力可為大氣壓力，亦可為減壓環境。處理環境可為空氣中，亦可為氧氣環境中。
依據本案的發明者們的實驗，藉由將以加熱方式成膜的活性層以300℃在大氣中進行退火，能夠獲得與將以無加熱方式成膜的活性層以400℃在大氣中進行退火時同等的導通關斷電流比(導通電流/關斷電流)。由此可知相較於以無加熱方式成膜的活性層，以加熱方式成膜的同一材料的活性層係能夠利用低溫的退火處理來形成具有優異電晶體特性的活性層。
形成前述活性層的步驟亦可包含有藉由與氧化性氣體(例如，O2
、O3
、H2
等)之反應性濺鍍法來成膜前述活性層。
用以形成In-Ga-Zn-O薄膜的濺鍍靶材係可使用In-Ga-Zn-O的單一之靶材，亦可使用像是In2
O3
靶材、Ga2
O3
靶材及ZnO靶材的複數種靶材。氧氣環境中的濺鍍成膜係藉由控制所導入的氧之分壓(流量)而能夠容易地控制膜中的氧度濃度。
前述基材係含有閘極電極，且亦可在形成前述活性層前復形成覆蓋前述閘極電極的閘極絕緣膜。
藉此，能夠製作底閘極(bottom gate)型的場效型電晶體。閘極電極亦可為形成在基材上的電極膜，亦可以閘極電極來構成基材本身。
可形成被覆前述活性層的保護膜，並形成接觸於前述活性層的源極電極及汲極電極。前述保護膜係可藉由濺鍍法來形成。
以下，根據圖式說明本發明實施形態。
第1至5圖係顯示用以說明本發明一實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。在本實施形態中係針對具有所謂的底閘極型的電晶體構造的場效型電晶體之製造方法進行說明。
首先，如第1圖(A)所示，在基材10的一表面形成閘極電極膜11F。
基材10典型而言係為玻璃基板。閘極電極膜11F典型而言為以鉬與鉻、鋁等的金屬單層膜或金屬多膜層所構成，例如藉由濺鍍法來形成。閘極電極膜11F的厚度並未特別限定，例如為300nm。
接著，如第1圖(B)至(D)所示，形成用以將閘極電極膜11F予以圖案化形成(patterning)為預定形狀的阻劑遮罩(resist mask)12。此步驟中係具有光阻(photo resist)膜12F的形成步驟(第1圖(B))、曝光步驟(第1圖(C))及顯影步驟(第1圖(D))。
光阻膜12F係藉由將液狀的感光性材料塗佈在閘極電極膜11F上後使其乾燥而形成。就光阻膜12F而言，亦可使用乾膜(dry film)阻劑。所形成的光阻膜12F係隔著遮罩(mask)13進行曝光後而顯像。藉此，在閘極電極膜11F上形成阻劑遮罩12。
接著，如第1圖(E)所示，以阻劑遮罩12作為遮罩來對閘極電極膜11F進行蝕刻(etching)。藉此，在基材10的表面形成閘極電極11。
閘極電極膜11F的蝕刻方法並未特別限定，可為濕蝕刻法，亦可為乾蝕刻法。在蝕刻後，去除阻劑遮罩12。阻劑遮罩12的去除方法可應用使用氧氣的電漿之灰化(ashing)法，但並不以此為限，亦可使用藥液予以溶解去除。
接著，如2圖(A)所示，在基材10的表面，以覆蓋閘極電極11的方式形成閘極絕緣膜14。
閘極絕緣膜14典型而言係為以矽氧化膜(SiO2
)、矽氮化膜(SiNx
)等氧化膜或氮化膜來構成，例如藉由CVD(Chemical Vapor Deposition；化學氣相沈積)法、濺鍍法等而形成。閘極電極膜11F的厚度並未有特別限定，例如為200nm至500nm。
接著，如第2圖(B)所示，在閘極絕緣膜14上依序形成具有In-Ga-Zn-O系組成的薄膜(以下簡稱為「IGZO膜」)15F及停止(stopper)層形成膜16F。
IGZO膜15F及停止層形成膜16F係藉由濺鍍法而形成。IGZO膜15F與停止層形成膜16F係可連續性地成膜。
此情形中，亦可將成膜IGZO膜15F所用的濺鍍靶材與成膜停止層形成膜16F所用的濺鍍靶材配置在同一濺鍍腔室(chamber)內。藉由切換所使用的靶材，便能夠分別獨立地形成IGZO膜15F與停止層形成膜16F。
IGZO膜15F係在加熱基材10至預定溫度的狀態下成膜。基材10的加熱溫度係例如設定為100℃以上。在本實施形態中，係藉由於氧氣環境中濺射靶材使與氧的反應物沉積在基材10上的反應性濺鍍法來形成活性層15(IGZO膜15F)。放電形式可為DC放電、AC放電、RF放電中的任一者。此外，亦可採用在靶材的背面側配置永久磁鐵的磁控(magnetron)放電方法。
IGZO膜15F及停止層形成膜16F的各者的膜厚並未有特別限定，例如，IGZO膜15F的膜厚為50nm至200nm，停止層形成膜16F的膜厚為30nm至300nm。
IGZO膜15F係構成電晶體的活性層(載子層)15。停止層形成膜16F係在構成後述源極電極及汲極電極的金屬膜的圖案化形成步驟、及蝕刻去除IGZO膜15F的不需要區域的步驟中，作為保護IGZO膜的通道區域不會受到蝕刻劑(etchant)作用的蝕刻保護層而發揮功能。停止層形成膜16F係例如以SiO2
構成。
接著，如第2圖(C)及(D)所示，在形成用以將停止層形成膜16F予以圖案化形成為預定形狀的阻劑遮罩27後，隔著該阻劑遮罩27對停止層形成膜16F進行蝕刻。藉此，形成隔著閘極絕緣膜14與IGZO膜15F而與閘極電極11相對向的停止層16。
在去除阻劑遮罩27後，如第2圖(E)所示，以覆蓋IGZO膜15F及停止層16的方式形成金屬膜17F。
金屬膜17F典型而言係為以鉬與鉻、鋁等的金屬單層膜或金屬多膜層所構成，例如藉由濺鍍法來形成。金屬膜17F的厚度並未特別限定，例如為100nm至500nm。
接著，如第3圖(A)至(B)所示，對金屬膜17F進行圖案化形成。
金屬膜17F的圖案化形成步驟中係具有阻劑遮罩18的形成步驟(第3圖(A))、及金屬膜17F的蝕刻步驟(第3圖(B))。阻劑遮罩18係具有使停止層16的正上方區域及各個電晶體的周邊區域形成開口的遮罩圖案。在形成阻劑遮罩18後，藉由濕蝕刻法蝕刻金屬膜17F。藉此，金屬膜17F便分離成源極電極17S與汲極電極17D。另外，在接下來的說明中亦有將該些源極電極17S與汲極電極17D總稱為源極/汲極電極17。
在源極/汲極電極17的形成步驟中，停止層16係作為金屬膜17的蝕刻停止層而發揮功能。停止層16係形成為覆蓋位於IGZO膜15F的源極電極17S與汲極電極17D之間的區域(以下稱為「通道區域」)。是以，IGZO膜15F的通道區域不會受到金屬膜17F的蝕刻步驟影響。
接著，如第3圖(C)及(D)所示，以阻劑遮罩18作為遮罩來對IGZO膜15F進行蝕刻。
蝕刻方法並未特別限定，可為濕蝕刻法，亦可為乾蝕刻法。藉由該IGZO膜15F的蝕刻步驟，IGZO膜15F便以元件單位而隔離，同時形成由IGZO膜15所構成的活性層15。
此時，停止層16係作為位於通道區域的IGZO膜15F的蝕刻保護膜而發揮功能。藉此，活性層15的通道區域便不會受到IGZO膜15F的蝕刻步驟的影響。
在圖案化形成IGZO膜15F後，阻劑遮罩18係藉由灰化處理等而從源極/汲極電極17去除(第3圖(D))。
接著，如第4圖(A)所示，以覆蓋源極/汲極電極17、停止層16、活性層15、閘極絕緣膜14的方式，在基材10的表面形成保護膜19。
保護膜19乃為藉由將含有活性層15的電晶體元件隔絕於外部空氣而用以確保預定之電性特性及材料性特性者。就保護膜19而言，典型而言為以矽氧化膜(SiO2
)、矽氮化膜(SiNx
)等氧化膜或氮化膜來構成，例如藉由CVD法、濺鍍法等而形成。保護膜19的厚度並未有特別限定，例如為200nm至500nm。
接著，如第4圖(B)至(D)所示，在保護膜19形成與源極/汲極電極17連通的接觸孔(contact hole)19a。此步驟中係具有在保護膜19上形成阻劑遮罩20的步驟(第4圖(B))、對自阻劑遮罩20的開口部20a露出的保護膜19進行蝕刻的步驟(第4圖(C))、及去除阻劑遮罩20的步驟。
接觸孔19a的形成係可採用乾蝕刻法，惟亦可採用濕蝕刻法。此外，雖然省略了圖示，但在任意之位置與源極電極17S連絡的接觸孔亦是同樣地形成。
接著，如第5圖(A)至(D)所示，形成經由接觸孔19a而連接至源極/汲極電極17的透明導電膜21。此步驟中係具有形成透明導電膜21F的步驟(第5圖(A))、在透明導電膜21F上形成阻劑遮罩22的步驟(第5圖(B))、對未被阻劑遮罩22覆蓋的透明導電膜21F進行蝕刻的步驟(第5圖(C))、及去除阻劑遮罩20的步驟(第5圖(D))。
透明導電膜21F典型而言係為以ITO(Indium Tin Oxide；氧化銦錫)膜或IZO(Indium Zinc Oxide；氧化銦鋅)膜來構成，例如藉由濺鍍法、CVD法等而形成。透明導電膜21F的蝕刻雖可採用濕蝕刻法，但不並不限於此，亦可採用乾蝕刻法。
第5圖(D)所示之形成有透明導電膜21的電晶體元件100係於之後被實施以緩和活性層15的構造為目的之退火步驟。藉此，賦予活性層15所期望的電晶體特性。
以上述方法，即可製作場效型電晶體。
有本實施形態中，構成活性層15的IGZO膜15F係在加熱基材10至預定溫度的狀態下成膜。相較於以無加熱方式成膜的IGZO膜，如此以加熱方式成膜的IGZO膜15F係較少內部應變與膜中缺陷。藉由將以加熱方式成膜的IGZO膜15F作為活性層15，相較於以無加熱方式成膜的IGZO膜，能夠獲得優異的電晶體特性(導通電流特性、關斷電流特性、導通/關斷電流比等)。
本案的發明者們係量測了以加熱溫度100℃而濺鍍成膜的活性層(試樣1)、以加熱溫度200℃而濺鍍成膜的活性層(試樣2)、及以無加熱方式濺鍍成膜的活性層(試樣3)的各者的電流特性(導通電流值、關斷電流值)。第6圖顯示該實驗結果。其中，圖中的橫軸代表成膜時的氧分壓，縱軸代表電流值。此外，在圖中，「●」代表試樣1的導通電流值，「○」代表試樣1的關斷電流值，「◆」代表試樣2的導通電流值，「◇」代表試樣2的關斷電流值，「▲」代表試樣3的導通電流值，「△」代表試樣3的關斷電流值。
試樣1、試樣2及試樣3的成膜係僅活性層的成膜時基板溫度相異，試樣1為100℃，試樣2為200℃，試樣3為室溫。濺鍍陰極的電力係設定為0.6kW(DC)，活性層的成膜環境為Ar與氧的混合氣體，氬分壓固定為0.74Pa(流量：230sccm)。另外，基板溫度係根據安裝在基板的熱電偶之輸出而量測。
第7圖係示意性顯示試樣1至3的構成的剖面圖。試樣1至3的電晶體元件係由作為閘極電極31的p型矽基板、作為閘極絕緣膜32的矽氮化膜、作為活性層33的IGZO膜、及作為源極/汲極電極34S、34D的鋁膜之層疊構造所構成。閘極絕緣膜32係藉由CVD法來形成，其膜厚係形成為50nm。活性層33係以濺鍍法來形成，其膜厚係形成為50nm。
此種的電晶體元件係作為藉由控制施加在閘極電極31的電壓而控制流通在源極電極34S與汲極電極34D之間的電流(源極-汲極電流Ids)之大小的開關元件而發揮功能。具體而言，由於其動作原理乃是以作用在閘極-源極間的電場之大小使活性層內的載子分佈變化，藉此而控制源極-汲極間的電流，故此種電晶體元件被稱作場效型電晶體。
第6圖顯示的實驗結果係活性層33的剛成膜完成時的電流特性，並未施行退火處理。此外，試樣1、試樣2及試樣3的各者皆為同一元件尺寸，且電性特性的評價用電路皆為同一構成。導通電流值係意指閘極電壓(Vgs)為臨限值電壓(Vth)以上時的源極-汲極電流(Ids)之大小。關斷電流值係意指閘極電壓(Vgs)為臨限值電壓以下時的源極-汲極電流(Ids)之大小。一般來說，就電晶體特性而言，要求導通電流值高、關斷電流值低，或者是導通電流值/關斷電流值之比值要高。
如第6圖的結果所示，針對試樣1、試樣2及試樣3確認到導通電流值及關斷電流值係依存於成膜環境中的氧分壓。具體而言，針對試樣1至試樣3的任一者皆確認到氧分壓愈低導通電流值及關斷電流值愈高之傾向。
比較試樣1、試樣2、試樣3，具有以加熱方式成膜的活性層之試樣1及試樣2係比具有以無加熱方式成膜的活性層之試樣3提升了導通電流值。對此，可思考而得知此乃由於藉由以加熱方式來成膜活性層，能夠減少活性層中的應變及缺陷，結果便是能夠使載子(電子、電洞)的移動度提升之故。
此外，試樣1明顯地顯現出隨著氧分壓的增加，關斷電流值也跟著降低之傾向，尤甚者，確認到當氧分壓為0.28Pa時，關斷電流值降到了1.0×10-14
(A)。對此，可思考而得知此乃由於隨著氧分壓的增加，活性層的絕緣性跟著提高，結果產生關斷電流值的降低。
此外，比較試樣1與試樣2，確認到導通電流值及關斷電流值在氧分壓為0.02Pa時，試樣1比試樣2更高，在氧分壓為0.03Pa至0.28Pa時，則是試樣2比試樣1更高。試樣1與試樣2之間的導通/關斷電流的大小之不同係因由於成膜時的加熱溫度之不同。至少在所實驗的氧分壓的條件下(0.02Pa以上0.28Pa以下)，依據試樣1及試樣2確認到相較於以無加熱方式成膜活性層的試樣3，能夠改善電流特性及導通關斷電流。
如上所述，藉由以加熱方式形成具有In-Ga-Zn-O組成的活性層，相較於以無加熱方式成膜的情形，能夠使導通電流值提升。在此係以濺鍍時的成膜溫度為100℃及200℃的情形為例進行了說明。然而加熱溫度並不限於上述之例，例如亦可為未滿100℃的溫度、或者是超過100℃但未滿200℃的溫度、或者是超過200℃的溫度。亦即，可依據所要求的電晶體特性而適當地設定加熱溫度。
另一方面，藉由以加熱環境濺鍍成膜活性層15，可在之後的退火步驟中獲得高度退火效果。實施退火處理的目的在於謀求剛成膜完成時的活性層的電晶體特性之提升。以加熱方式成膜的活性層15相較於以無加熱方式成膜的活性層，內部應變與缺陷較少，因此對施加自外部的熱顯現高敏感性，此係促進退火處理的低溫化。
第8圖係針對參照第6圖及第7圖而說明過的試樣1、試樣2及試樣3量測各者在退火處理前後的導通關斷電流比之實驗結果。評價所用的試樣係使用以氧分壓0.28Pa濺鍍成膜有活性層的試樣。退火溫度係設定為200℃、300℃、及400℃，退火處理的環境係皆為大氣中且設定為15分鐘。在圖中，「●」代表試樣1的導通關斷電流比，「◆」代表試樣2的導通關斷電流比，「▲」代表試樣3的導通關斷電流比。
關於以無加熱方式濺鍍成膜有活性層的試樣3，在退火條件為400℃時，獲得了超過7位數的導通關斷電流比。相對於此，關於以100℃及200℃濺鍍成膜有活性層的試樣1及試樣2，在退火條件為300℃時，獲得了達到8位數的導通關斷電流比。
由第8圖的實驗結果可知，在試樣1及試樣2的情形中，能夠將獲得與試樣3同等以上的導通關斷電流所必要的退火處理溫度降低為比試樣3更低了100℃以下之溫度。由此，以加熱方式成膜的活性層係由於在剛成膜完成時膜中較少應變與缺陷，從而原子對外部的熱負載以高追從性擴散。是以，即使是對比較低溫的熱負荷仍然可獲得良好的電晶體特性。
具體而言，依據試樣1及試樣2，由於能夠以比試樣3更低溫的條件來獲得良好的電晶體特性，因此具有即使是在諸如退火處理溫度受限於基材與活性層以外的其他功能膜(電極膜、絕緣膜)的耐熱性的情形中仍然容易獲得目標電晶體特性之優點。
另外，在試樣1及試樣2中，能夠藉由以超過300℃的高溫進行退火處理來謀求導通關斷電流比的進一步提升。是以，鑑於元件的耐熱性等而以與無加熱方式成膜時的退火條件同等的條件進行退火處理，藉此能夠謀求更進一步的特性提升。例如，能夠將退火溫度設定為300℃以上、未滿400℃。此外，藉由將退火溫度的上限設定為350℃，能夠有效地抑制以鋁來形成閘極電極時成為問題的小丘(hillrock)，指形成於表面的細微突起)等缺陷的產生。
以上針對本發明實施形態進行了說明，但本發明當然並非限定於此，當可根據本發明的技術思想來發展各種變形。
例如在上述的實施形態中雖然是以將閘極電極形成在活性層的下層側的底閘極型的場效型電晶體之製造方法為例來進行說明，但並不限於此，本發明亦可適用於將閘極電極形成在活性層的上層側的頂閘極(top gate)型的場效型電晶體之製造方法。
此外，在上述的實施形態中雖然是將活性層15(IGZO膜15F)的成膜溫度設定在100℃以上，將成膜後的退火溫度設定在300℃，但並不限於此，可依據所要求的元件的電晶體特性而適當地變更成膜溫度及退火溫度。
10‧‧‧基材
11‧‧‧閘極電極
11F‧‧‧閘極電極膜
12‧‧‧阻劑遮罩
12F‧‧‧光阻膜
13‧‧‧遮罩
14‧‧‧閘極絕緣膜
15‧‧‧活性層
15F‧‧‧IGZO膜
16‧‧‧停止層
16F‧‧‧停止層形成膜
17‧‧‧源極/汲極電極
17D‧‧‧汲極電極
17F‧‧‧金屬膜
17S‧‧‧源極電極
18‧‧‧阻劑遮罩
19‧‧‧保護膜
19a‧‧‧接觸孔
21F‧‧‧透明導電膜
22‧‧‧阻劑遮罩
27‧‧‧阻劑遮罩
31‧‧‧閘極電極
32‧‧‧閘極絕緣膜
33‧‧‧活性層
34S‧‧‧源極電極
34D‧‧‧汲極電極
100‧‧‧電晶體元件
第1圖(A)至(F)係顯示用以說明本發明實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。
第2圖(A)至(E)係顯示用以說明本發明實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。
第3圖(A)至(D)係顯示用以說明本發明實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。
第4圖(A)至(D)係顯示用以說明本發明實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。
第5圖(A)至(D)係顯示用以說明本發明實施形態的場效型電晶體之製造方法的各步驟的主要部剖面圖。
第6圖係顯示本發明實施形態中所說明之評價用試樣的導通電流特性及關斷電流特性的一實驗結果。
第7圖係本發明實施形態中所說明之評價用試樣的示意性剖面圖。
第8圖係顯示本發明實施形態中所說明之評價用試樣的退火條件與導通關斷電流比之關係的一實驗結果。
Claims (3)
- 一種場效型電晶體之製造方法，係包含有下述步驟：於將基材加熱至100℃以上未滿200℃的溫度的狀態下，在前述基材上藉由氧分壓大於0.02Pa且0.28Pa以下的反應性濺鍍法形成具有In-Ga-Zn-O系組成的活性層之步驟；及藉由將前述基材加熱至300℃以上未滿400℃的溫度而對前述所形成的活性層進行退火之步驟。
- 如申請專利範圍第1項之場效型電晶體之製造方法，其中，前述基材係包含閘極電極；且包含有在形成前述活性層前，再形成覆蓋前述閘極電極的閘極絕緣膜之步驟。
- 如申請專利範圍第2項之場效型電晶體之製造方法，其中，又包含有下述步驟：形成覆蓋前述活性層的保護膜之步驟；及形成接觸於前述活性層的源極電極及汲極電極之步驟。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008209277 | 2008-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201017756A TW201017756A (en) | 2010-05-01 |
| TWI498970B true TWI498970B (zh) | 2015-09-01 |
Family
ID=41669011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098127552A TWI498970B (zh) | 2008-08-15 | 2009-08-17 | 場效型電晶體之製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5291105B2 (zh) |
| KR (1) | KR101260147B1 (zh) |
| CN (2) | CN105575803B (zh) |
| TW (1) | TWI498970B (zh) |
| WO (1) | WO2010018875A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011145634A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102906882B (zh) * | 2010-05-21 | 2015-11-25 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP5739257B2 (ja) | 2010-08-05 | 2015-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9546416B2 (en) * | 2010-09-13 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming crystalline oxide semiconductor film |
| KR102001577B1 (ko) | 2010-12-17 | 2019-07-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 재료 및 반도체 장치 |
| WO2013009505A2 (en) * | 2011-07-13 | 2013-01-17 | Applied Materials, Inc. | Methods of manufacturing thin film transistor devices |
| CN102683193B (zh) * | 2012-03-30 | 2014-07-23 | 京东方科技集团股份有限公司 | 晶体管的制作方法、晶体管、阵列基板以及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1933293A1 (en) * | 2005-10-05 | 2008-06-18 | Idemitsu Kosan Co., Ltd. | Tft substrate and method for manufacturing tft substrate |
| WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1810335B1 (en) * | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4732080B2 (ja) * | 2005-09-06 | 2011-07-27 | キヤノン株式会社 | 発光素子 |
| JP5244295B2 (ja) | 2005-12-21 | 2013-07-24 | 出光興産株式会社 | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP5127183B2 (ja) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
-
2009
- 2009-08-17 JP JP2010524761A patent/JP5291105B2/ja active Active
- 2009-08-17 KR KR1020117003050A patent/KR101260147B1/ko active IP Right Grant
- 2009-08-17 CN CN201610010064.9A patent/CN105575803B/zh active Active
- 2009-08-17 TW TW098127552A patent/TWI498970B/zh active
- 2009-08-17 CN CN200980137848.6A patent/CN102165569B/zh active Active
- 2009-08-17 WO PCT/JP2009/064376 patent/WO2010018875A1/ja active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1933293A1 (en) * | 2005-10-05 | 2008-06-18 | Idemitsu Kosan Co., Ltd. | Tft substrate and method for manufacturing tft substrate |
| WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102165569B (zh) | 2016-08-03 |
| CN102165569A (zh) | 2011-08-24 |
| KR101260147B1 (ko) | 2013-05-02 |
| KR20110028392A (ko) | 2011-03-17 |
| CN105575803A (zh) | 2016-05-11 |
| CN105575803B (zh) | 2018-11-09 |
| WO2010018875A1 (ja) | 2010-02-18 |
| TW201017756A (en) | 2010-05-01 |
| JPWO2010018875A1 (ja) | 2012-01-26 |
| JP5291105B2 (ja) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5417332B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP5099740B2 (ja) | 薄膜トランジスタ | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| TWI498970B (zh) | 場效型電晶體之製造方法 | |
| TWI474407B (zh) | A method for manufacturing a transistor, a transistor, and a sputtering target | |
| KR101015338B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US20140011329A1 (en) | Method for manufacturing self-aligned thin film transistor | |
| JP2008112909A (ja) | 薄膜半導体装置及びその製造方法 | |
| US20130122649A1 (en) | Method for manufacturing thin film transistor | |
| WO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| WO2010098100A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| JP5569780B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP6613314B2 (ja) | 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP7549515B2 (ja) | 導電領域の形成方法、及び薄膜トランジスタの製造方法 | |
| KR101139185B1 (ko) | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 | |
| TWI636507B (zh) | 薄膜電晶體的製造方法 | |
| KR101303428B1 (ko) | 산화물 박막트랜지스터 소자 및 그의 제조방법 | |
| JP2013172031A (ja) | 半導体装置及びその製造方法 |