CN102683193B - 晶体管的制作方法、晶体管、阵列基板以及显示装置 - Google Patents

晶体管的制作方法、晶体管、阵列基板以及显示装置 Download PDF

Info

Publication number
CN102683193B
CN102683193B CN201210126730.7A CN201210126730A CN102683193B CN 102683193 B CN102683193 B CN 102683193B CN 201210126730 A CN201210126730 A CN 201210126730A CN 102683193 B CN102683193 B CN 102683193B
Authority
CN
China
Prior art keywords
region
metal layer
source electrode
layer
drain metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210126730.7A
Other languages
English (en)
Other versions
CN102683193A (zh
Inventor
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210126730.7A priority Critical patent/CN102683193B/zh
Publication of CN102683193A publication Critical patent/CN102683193A/zh
Priority to EP12830912.7A priority patent/EP2667404B1/en
Priority to US13/876,630 priority patent/US8889444B2/en
Priority to KR1020137008589A priority patent/KR101467711B1/ko
Priority to PCT/CN2012/085476 priority patent/WO2013143311A1/zh
Priority to JP2015502061A priority patent/JP6055077B2/ja
Application granted granted Critical
Publication of CN102683193B publication Critical patent/CN102683193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

本发明实施例提供的晶体管的制作方法、晶体管、阵列基板以及显示装置，用于提高阵列基板的开口率，该方法包括：形成第一源极和漏极金属层；在第一源极和漏极金属层上形成绝缘层；在绝缘层上形成栅极金属层；在栅极金属层上形成栅极绝缘层；在栅极绝缘层形成半导体层；在半导体层上形成的刻蚀阻挡层；在刻蚀阻挡层上形成第二源极和漏极金属层；在第二源极和漏极金属层上形成绝缘层。可见通过该方法制作的晶体管可提高阵列基板的开口率。

Description

晶体管的制作方法、晶体管、阵列基板以及显示装置
技术领域
本发明涉及液晶面板制造技术领域，尤其涉及晶体管的制作方法、晶体管、阵列基板以及显示装置。
背景技术
氧化物薄膜场效应晶体管(Oxide Thin Film Transistor，Oxide TFT)作为像素区域的驱动器，在液晶显示器(Liquid Crystal Display，LCD)的背板中用于控制液晶的旋转使得像素区域产生不同的灰阶；在有源矩阵有机发光二极体面板(Active Matrix/Organic Light Emitting Diode，AMOLED)中，用于控制电致发光层的亮度，使得像素区域产生不同的灰阶。如图1A至图1F所示，制作双底栅OTFT的流程如下：
第一、在基板上沉积一层金属，一般是钼金属，刻蚀后形成包括两个相同的栅极金属层101的双底栅结构，即Gate层101，如图1A所示；
第二、在Gate层101上铺设一层绝缘材料，形成如图1B所示的栅极绝缘(Gate Insulator，GI)层102；
第三、在GI层102上铺设铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，形成如图1C所示的IGZO层103，IGZO层可作为OTFT的半导体层；
第四、在IGZO层103上沉积无机非金属材料，刻蚀后形成阻挡层104，如图1D所示图形；阻挡层用于防止在后续刻蚀源极金属层和漏极金属层时破坏IGZO层；
第五、在阻挡层104上沉积一层金属，刻蚀后分别形成作为源极的源极金属层106，作为漏极的漏极金属层105，以及中间金属层107，如图1E所示；
第六、在源极金属层、漏极金属层以及中间金属层上沉积PVX，形成绝缘层108，如图1F所示。
以AMOLED中的双底栅OTFT为例，OTFT的工作原理如下：
首先，为源极金属层加上数字信号即Data信号；其次，为栅极金属层加电压，当电压大于一定值时，IGZO层开始导通，此时可在IGZO层中形成载流子。此时增加在源极金属层上的数字信号就会通过载流子传递到漏极金属层上，使得与漏极相连的电致发光材料发光；
但本发明人发现，使用现有技术制作的双底栅结构的OTFT，其在像素区域所占的面积较大，例如，如果OTFT采用的长宽比值为：W/L＝18/9，则可得出双底栅的宽度最小为40μm，这样对于像素尺寸为50×200μm的阵列基板的开口率的影响较大。开口率是指在单元像素内，实际可透光区的面积与单元像素总面积的比率，显然开口率越高，光透过率也越高，因此，当双底栅的面积越大则开口率越小，光透过率也越低。
发明内容
本发明实施例提供一种晶体管的制作方法、晶体管、阵列基板以及显示装置，用于提高阵列基板的开口率。
一种晶体管的制作方法，所述方法包括：
在基板上形成第一源极和漏极金属层；
在所述第一源极和漏极金属层上形成绝缘层；所述绝缘层包含第一绝缘区域和第二绝缘区域，且所述第一绝缘区域部分覆盖所述第一源极和漏极金属层的一侧；所述第二绝缘区域部分覆盖所述第一源极和漏极金属层的另一侧；
在所述绝缘层上形成栅极金属层；所述栅极金属层包含第一栅极区域和第二栅极区域，且所述第一栅极区域覆盖所述第一绝缘区域，所述第二栅极区域覆盖所述第二绝缘区域；
在所述栅极金属层上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
在所述半导体层上形成刻蚀阻挡层；所述刻蚀阻挡层的正投影区域覆盖所述第一绝缘区域与所述第二绝缘区域之间的空白区域；
在所述刻蚀阻挡层上形成第二源极和漏极金属层；所述第二源极和漏极金属层包括源极区域和漏极区域的第二源极和漏极金属层；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述漏极区域形成的正投影区域覆盖半导体层与第二栅极区域的重叠部分；
在所述第二源极和漏极金属层上形成绝缘层。
一种晶体管，所述晶体管包括：
基板以及位于所述基板上的第一源极和漏极金属层；
部分覆盖所述第一源极和漏极金属层一侧的第一绝缘区域；部分覆盖所述第一源极和漏极金属层另一侧的第二绝缘区域；且所述第一绝缘区域和所述第二绝缘区域的其余部分位于所述基板；
覆盖所述第一绝缘区域的第一栅极区域；覆盖所述第二绝缘区域的第二栅极区域；
覆盖所述第一栅极区域、所述第二栅极区域以及所述第一绝缘区域与所述第二绝缘区域之间的空白区域的栅极绝缘层；
位于所述栅极绝缘层上的半导体层，且所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
位于所述半导体层上的刻蚀阻挡层，且所述刻蚀阻挡层的正投影区域覆盖所述空白区域；
分别位于所述刻蚀阻挡层上的源极区域和漏极区域；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述漏极区域形成的所述正投影区域覆盖所述半导体层与所述第二栅极区域的重叠部分；
覆盖所述源极区域、所述漏极区域、所述栅极绝缘层以及所述刻蚀阻挡层的绝缘层。
一种阵列基板，所述阵列基板包括上述晶体管。
一种显示装置，所述显示装置包括上述阵列基板。
采用本发明实施例提供的晶体管制作方法，可获得两个共用同一个第一源极和漏极金属层的OTFT；如图3H所示，左侧的OTFT由下至上的结构为：第一源极和漏极金属层、第一绝缘区域、第一栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；右侧OTFT由下至上的结构为：第一源极和漏极金属层、第二绝缘区域、第二栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；可见，使用该方法形成的两个OTFT共用一个第一源极和漏极金属层，该第一源极和漏极金属层可在其中一个OTFT中作为源极金属层，在另一个OTFT中作为漏极金属层，并且每一个OTFT都有自己的栅极；并且这两个OTFT的源极、栅极以及漏极分别形成在垂直方向上，因此，通过本方法形成的具有垂直结构的双栅OTFT，可大大减少现有技术中双底栅结构的晶体管在像素区域所占的面积，可提高阵列基板的开口率。
附图说明
图1A为现有技术中制作晶体管的过程中形成第一结构的结构示意图；
图1B为现有技术中制作晶体管的过程中形成第二结构的结构示意图；
图1C为现有技术中制作晶体管的过程中形成第三结构的结构示意图；
图1D为现有技术中制作晶体管的过程中形成第四结构的结构示意图；
图1E为现有技术中制作晶体管的过程中形成第五结构的结构示意图；
图1F为现有技术中制作晶体管的过程中形成第六结构的结构示意图；
图2为本发明实施例提供的一种晶体管的制作方法流程示意图；
图3A为本发明实施例提供的晶体管的金属层的结构示意图；
图3B为本发明实施例提供的晶体管的第一结构示意图；
图3C为本发明实施例提供的晶体管的第二结构示意图；
图3D为本发明实施例提供的晶体管的第三结构示意图；
图3E为本发明实施例提供的晶体管的第四结构示意图；
图3F为本发明实施例提供的晶体管的第五结构示意图；
图3G为本发明实施例提供的晶体管的第六结构示意图；
图3H为本发明实施例提供的晶体管的第七结构示意图；
图4是本发明实施例提供的另外一种晶体管结构图。
具体实施方式
采用本发明实施例提供的晶体管制作方法，可获得两个共用同一个第一源极和漏极金属层的OTFT；如图3H所示，左侧的OTFT由下至上的结构为：第一源极和漏极金属层、第一绝缘区域、第一栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；右侧OTFT由下至上的结构为：第一源极和漏极金属层、第二绝缘区域、第二栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；可见，使用该方法形成的两个OTFT共用一个第一源极和漏极金属层，该第一源极和漏极金属层可在其中一个OTFT中作为源极金属层，在另一个OTFT中作为漏极金属层，并且每一个OTFT都有自己的栅极；并且这两个OTFT的源极、栅极以及漏极分别形成在垂直方向上，因此，通过本发法形成的具有垂直结构的双栅OTFT，可大大减少现有技术中双底栅结构的晶体管在像素区域所占的面积，可提高阵列基板的开口率。具体的，本发明实施例中对OTFT进行的左右区分仅适用于本发明实施例提供的附图中。如图2所示，具体过程如下：
步骤21，在基板上形成第一源极和漏极金属层；
步骤22，在所述第一源极和漏极金属层上形成绝缘层；所述绝缘层包含第一绝缘区域和第二绝缘区域，且所述第一绝缘区域部分覆盖所述第一源极和漏极金属层的一侧；所述第二绝缘区域部分覆盖所述第一源极和漏极金属层的另一侧；所述第一绝缘区域和所述第二绝缘区域的其余部分位于所述基板上；
步骤23，在所述绝缘层上形成栅极金属层；所述栅极金属层包含第一栅极区域和第二栅极区域，且所述第一栅极区域覆盖所述第一绝缘区域，所述第二栅极区域覆盖所述第二绝缘区域；
步骤24，在所述栅极金属层上形成栅极绝缘层；
步骤25，在所述栅极绝缘层上形成半导体层；所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
步骤26，在所述半导体层上形成刻蚀阻挡层；所述刻蚀阻挡层的正投影区域覆盖所述第一绝缘区域与所述第二绝缘区域之间的空白区域；
步骤27，在所述刻蚀阻挡层上形成第二源极和漏极金属层；所述第二源极和漏极金属层包括源极区域和漏极区域的第二源极和漏极金属层；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述漏极区域形成的正投影区域覆盖半导体层与第二栅极区域的重叠部分；
步骤28，在所述第二源极和漏极金属层上形成绝缘层。
具体的，在所述栅极金属层上形成栅极绝缘层包括但不限于以下方法：
在所述栅极金属层上化学气相沉积氮化硅系或氧化硅系，形成栅极绝缘层。
具体的，在所述栅极绝缘层上形成半导体层包括但不限于以下方法：
在所述栅极绝缘层上溅射铟镓锌氧化物，刻蚀后形成半导体层。
具体的，在所述第二源极和漏极金属层上形成绝缘层包括但不限于以下方法：
在所述第二源极和漏极金属层上化学气相沉积绝缘材料，形成绝缘层。
较佳的，采用本发明实施例提供的方法，两个OTFT可共用一个第一源极和漏极金属层；即该第一源极和漏极金属层在其中一个OTFT中可作为源极，在另一个OTFT中可作为漏极，可见，该结构可以减小现有技术中的源/漏极所占面积；
较佳的，采用本发明实施例提供的方法，每个OTFT的栅极、源极以及漏极位于垂直方向上，与现有技术中的OTFT结构相比，减小了OTFT所占面积，因此，可提高阵列基板的开口率。
以下以具体实施例进行介绍：
实施例：
如图3A-图3H所示，本发明实施例提供一种晶体管的制作方法，通过该制作方法可得到共用同一源/漏极金属层的、具有垂直结构的双栅OTFT，因此可大大减少OTFT所占面积，提高阵列基板的开口率，具体如下：
步骤一，如图3A所示，在基板上形成第一源极和漏极金属层31；
具体的，可通过在基板上溅射一层金属，刻蚀后形成第一源极和漏极金属层31；
较佳的，本第一源极和漏极金属层31可以使用钼、钼/铝/钼等金属。
具体的，当该第一源/漏金属层作为其中一个OTFT的源极时，则作为另一个OTFT的漏极。
步骤二，如图3B所示，在第一源极和漏极金属层31上形成包含第一绝缘区域32和第二绝缘区域33的绝缘层，且第一绝缘区域32部分覆盖第一源极和漏极金属层31的一侧；第二绝缘区域33部分覆盖第一源极和漏极金属层31的另一侧；第一绝缘区域32和第二绝缘区域33的其余部分位于所述基板上；
具体的，可通过在第一源极和漏极金属层31上悬涂一层绝缘材料，刻蚀后形成绝缘层。
具体的，形成的第一绝缘区域32与第二绝缘区域33之间存在空白区域。
较佳的，为了简化制作过程中的工艺复杂度，使用的绝缘材料可以是具有光感性的树脂材料，例如PDI1000，此时，可以使用光刻蚀工艺(photo)。
步骤三，如图3C所示，在绝缘层上形成包含第一栅极区域34和第二栅极区域35的栅极金属层，且第一栅极区域34覆盖第一绝缘区域32，第二栅极区域35覆盖第二绝缘区域33；
具体的，可通过在绝缘层上溅射金属，刻蚀后形成栅极金属层。
较佳的，本步骤使用的金属为钼、钼/铝/钼等金属。
步骤四，如图3D所示，在栅极金属层上形成栅极绝缘层36，利用干刻技术将所述空白区域(即图中的U形结构底部)的栅极绝缘层刻蚀；
具体的，可通过在栅极金属层上化学气相沉积氮化硅系或氧化硅系化合物，形成栅极绝缘层36。
步骤五，在栅极绝缘层36上形成半导体层37，如图3E所示；该半导体层37形成的正投影区域覆盖第一源极和漏极金属层31；
具体的，可通过在栅极绝缘层36上溅射铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)，刻蚀后形成半导体层37。
步骤六，在半导体层37上形成刻蚀阻挡层38，如图3F所示；该刻蚀阻挡层38形成的正投影区域覆盖第一绝缘区域32与第二绝缘区域33之间的空白区域；
具体的，可通过在半导体层37上溅射无机非金属材料，刻蚀后形成刻蚀阻挡层38，
步骤七，在刻蚀阻挡层38上形成包括源极区域39和漏极区域310的第二源极和漏极金属层，如图3G所示；其中源极区域39形成的正投影区域覆盖半导体层37与第一栅极区域34的重叠部分；漏极区域310形成的正投影区域覆盖半导体层37与第二栅极区域35的重叠部分；
具体的，可通过在刻蚀阻挡层38上溅射金属，刻蚀后形成第二源极和漏极金属层；
较佳的，本步骤使用的金属为钼、钼/铝/钼等。
步骤八，在第二源极和漏极金属层上形成绝缘层311如图3H所示。
具体的，可通过在第二源极和漏极金属层上化学气相沉积绝缘材料，形成绝缘层311。
较佳的，本步骤中使用的绝缘材料可以为SiOx。
具体的，空白区域位于第一源极和漏极金属层31的中间位置，即第一绝缘区域32在第一源极和漏极金属层31上形成的正投影区域的形状与所述第二绝缘区域33在第一源极和漏极金属层31上形成的正投影区域的形状相同；第一绝缘区域32在第一源极和漏极金属层31上形成的正投影区域的面积与第二绝缘区域33在第一源极和漏极金属层31上形成的正投影区域的面积相等。
具体的，第一栅极区域34在基板上产生的正投影区域的形状与第二栅极区域35在基板上产生的正投影区域的形状相同；第一栅极区域34在基板上产生的正投影区域的面积与第二栅极区域35在基板上产生的正投影区域的面积相等。
具体的，源极区域39在基板上产生的正投影区域的形状与漏极区域310在基板上产生的正投影区域的形状相同；源极区域39在基板上产生的正投影区域的面积与漏极区域310在基板上产生的正投影区域的面积相等。
根据上述步骤可获得具有垂直结构的双栅OTFT，如图3H所示，以空白区域为分界线，左右两侧分别包括一个具有垂直结构的OTFT；其左侧从下至上形成的OTFT的结构包括：第一源极和漏极金属层31、第一绝缘区域32、第一栅极区域34、栅极绝缘层36、半导体层37、刻蚀阻挡层38、以及源极区域39；其右侧从下至上形成的OTFT的结构包括：第一源极和漏极金属层31、第二绝缘区域33、第二栅极区域35、栅极绝缘层36、半导体层37、刻蚀阻挡层38、以及漏极区域310。
具体的，当第一源极和漏极金属层31在左侧的OTFT中实现源极的功能时，源极区域39应当实现漏极功能；当第一源极和漏极金属层31在右侧的OTFT中实现漏极的功能时，漏极区域310应当实现源极功能。
具体的，当第一源极和漏极金属层31的宽度为4微米，长度为2微米，空白区域的宽度为3.8μm，长度为2μm，则以左侧的OTFT为例，第一源极和漏极金属层31与源极区域39在垂直方向上的重叠区域的宽度为0.1μm，此时电场强度比较大，可较好的满足电学性能的要求，因此可获得较好的开关效果。
较佳的，源极区域39与漏极区域310的宽度可分别为4微米，空白区域的宽度为3.8μm，此时形成的具有垂直结构的双栅OTFT的宽度小于12微米，远远小于现有技术中的40微米。
如图3H所示，本发明是实施例提供一种晶体管，所述晶体管包括：
部分覆盖第一源极和漏极金属层一侧的第一绝缘区域；部分覆盖所述第一源极和漏极金属层另一侧的第二绝缘区域；且所述第一绝缘区域和所述第二绝缘区域的其余部分位于所述基板上；
覆盖所述第一绝缘区域的第一栅极区域；覆盖所述第二绝缘区域的第二栅极区域；
覆盖所述第一栅极区域、所述第二栅极区域的栅极绝缘层；
位于所述栅极绝缘层上的半导体层，且所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
位于所述半导体层上的刻蚀阻挡层，且所述刻蚀阻挡层的正投影区域覆盖所述空白区域；
分别位于所述刻蚀阻挡层上的源极区域和漏极区域；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述漏极区域形成的所述正投影区域覆盖所述半导体层与所述第二栅极区域的重叠部分；
覆盖所述源极区域、所述漏极区域、所述栅极绝缘层以及所述刻蚀阻挡层的绝缘层。
第一绝缘区域与所述第二绝缘区域在所述第一源极和漏极金属层上产生的正投影区域的形状相同、面积相等。
所述第一栅极区域与所述第二栅极区域在所述基板上产生的正投影区域的形状相同、面积相等。
所述源极区域与所述漏极区域在所述基板上产生的正投影区域的形状相同、面积相等。
所述第一栅极区域与所述第二栅极区域在所述第一源极和漏极金属层上形成的正投影区域的宽度值为0.1微米。
本发明实施例还提供一种阵列基板，该阵列基板包括上述晶体管。
本发明实施例还提供一种显示装置，该显示装置包括上述阵列基板。
综上所述，有益效果：
采用本发明实施例提供的晶体管制作方法，可获得两个共用同一个第一源极和漏极金属层的OTFT；如图3H所示，左侧的OTFT由下至上的结构为：第一源极和漏极金属层、第一绝缘区域、第一栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；右侧OTFT由下至上的结构为：第一源极和漏极金属层、第二绝缘区域、第二栅极区域、栅极绝缘层、半导体层、刻蚀阻挡层以及源极区域；可见，使用该方法形成的两个OTFT共用一个第一源极和漏极金属层，该第一源极和漏极金属层可在其中一个OTFT中作为源极金属层，在另一个OTFT中作为漏极金属层，并且每一个OTFT都有自己的栅极；并且这两个OTFT的源极、栅极以及漏极形成在垂直方向上，因此，通过本发法形成的具有垂直结构的双栅OTFT，可大大减少现有技术中双底栅结构的晶体管在像素区域所占的面积，可提高阵列基板的开口率。
较佳的，本发明实施例提供的晶体管的源极区域与漏极区域的宽度可分别为4微米，空白区域的宽度为3.8μm，此时形成的具有垂直结构的双栅OTFT的宽度小于12微米，远远小于现有技术中的40微米。
需要说明的是，根据上述的实施例，在栅极金属层上形成栅极绝缘层36，保留所述空白区域(即图中的U形结构底部)的栅极绝缘层刻蚀，即栅极绝缘层覆盖所述第一绝缘区域和第二绝缘区域的空白区域，具体结构如图4所示，是本发明实施例提供的另外一种晶体管结构图。由于栅极绝缘层的厚度较薄，此时半导体层能够击穿该栅极绝缘层与第一源极、漏极金属层，能够实现该TFT的功能。
本发明的实施例并不局限于OTFT中，也可以是其他的TFT，如a-si、低温多晶硅等。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种晶体管的制作方法，其特征在于，所述方法包括：
在基板上形成第一源极和漏极金属层；
在所述第一源极和漏极金属层上形成绝缘层；所述绝缘层包含第一绝缘区域和第二绝缘区域，所述第一绝缘区域和第二绝缘区域位于相对于第一源极和漏极金属层中心线相对设置且具有一空白区域，所述第一绝缘区域与所述第二绝缘区域在所述第一源极和漏极金属层上产生的正投影区域的形状相同、面积相等；
在所述绝缘层上形成栅极金属层；所述栅极金属层包含第一栅极区域和第二栅极区域，且所述第一栅极区域覆盖所述第一绝缘区域，所述第二栅极区域覆盖所述第二绝缘区域，所述第一栅极区域与所述第二栅极区域在所述基板上产生的正投影区域的形状相同、面积相等；
在所述栅极金属层上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
在所述半导体层上形成刻蚀阻挡层；所述刻蚀阻挡层的正投影区域覆盖所述第一绝缘区域与所述第二绝缘区域之间的空白区域；
在所述刻蚀阻挡层上形成第二源极和漏极金属层；所述第二源极和漏极金属层包括源极区域和漏极区域的第二源极和漏极金属层；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述漏极区域形成的正投影区域覆盖半导体层与第二栅极区域的重叠部分；
在所述第二源极和漏极金属层上形成绝缘层。
2.如权利要求1所述的方法，其特征在于，还包括，在所述栅极金属层上形成栅极绝缘层后，将所述空白区域的栅极绝缘层进行刻蚀。
3.如权利要求1所述的方法，其特征在于，在所述栅极绝缘层上形成半导体层包括：
在所述栅极绝缘层上溅射铟镓锌氧化物，刻蚀后形成半导体层。
4.如权利要求1所述的方法，其特征在于，在所述半导体层上形成刻蚀阻挡层包括：
在所述半导体层上溅射无机非金属材料，刻蚀后形成刻蚀阻挡层。
5.如权利要求1所述的方法，其特征在于，在所述第二源极和漏极金属层上形成绝缘层包括：
在所述第二源极和漏极金属层上化学气相沉积绝缘材料，形成绝缘层。
6.一种晶体管，其特征在于，所述晶体管包括：
基板以及位于所述基板上的第一源极和漏极金属层；
覆盖部分所述第一源极和漏极金属层的第一绝缘区域和第二绝缘区域，所述第一绝缘区域和第二绝缘区域位于相对于第一源极和漏极金属层中心线相对设置且具有一空白区域，所述第一绝缘区域与所述第二绝缘区域在所述第一源极和漏极金属层上产生的正投影区域的形状相同、面积相等；
覆盖所述第一绝缘区域的第一栅极区域；覆盖所述第二绝缘区域的第二栅极区域，所述第一栅极区域与所述第二栅极区域在所述基板上产生的正投影区域的形状相同、面积相等；
覆盖所述第一栅极区域、所述第二栅极区域的栅极绝缘层；
位于所述栅极绝缘层上的半导体层，且所述半导体层的正投影区域覆盖所述第一源极和漏极金属层；
位于所述半导体层上的刻蚀阻挡层，且所述刻蚀阻挡层的正投影区域覆盖所述空白区域；
分别位于所述刻蚀阻挡层上的源极区域和漏极区域；所述源极区域形成的正投影区域覆盖所述半导体层与所述第一栅极区域的重叠部分；所述形成的所述正投影区域覆盖所述半导体层与所述第二栅极区域的重叠部分；
覆盖所述源极区域、所述漏极区域、所述栅极绝缘层以及所述刻蚀阻挡层的绝缘层。
7.根据权利要求6所述的晶体管，其特征在于，所述栅极绝缘层覆盖所述空白区域。
8.如权利要求6所述的晶体管，其特征在于，所述第一栅极区域与所述第二栅极区域在所述第一源极和漏极金属层上形成的正投影区域的宽度值为0.1微米。
9.一种阵列基板，其特征在于，所述阵列基板包括如权利要求6所述的晶体管。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板。
CN201210126730.7A 2012-03-30 2012-04-26 晶体管的制作方法、晶体管、阵列基板以及显示装置 Active CN102683193B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210126730.7A CN102683193B (zh) 2012-03-30 2012-04-26 晶体管的制作方法、晶体管、阵列基板以及显示装置
EP12830912.7A EP2667404B1 (en) 2012-03-30 2012-11-28 Manufacturing method for transistor, transistor, array substrate and display device
US13/876,630 US8889444B2 (en) 2012-03-30 2012-11-28 Method of manufacturing transistor, transistor, array substrate and display device
KR1020137008589A KR101467711B1 (ko) 2012-03-30 2012-11-28 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치
PCT/CN2012/085476 WO2013143311A1 (zh) 2012-03-30 2012-11-28 晶体管的制作方法、晶体管、阵列基板以及显示装置
JP2015502061A JP6055077B2 (ja) 2012-03-30 2012-11-28 トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210091052.5 2012-03-30
CN201210091052 2012-03-30
CN201210126730.7A CN102683193B (zh) 2012-03-30 2012-04-26 晶体管的制作方法、晶体管、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN102683193A CN102683193A (zh) 2012-09-19
CN102683193B true CN102683193B (zh) 2014-07-23

Family

ID=46814927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210126730.7A Active CN102683193B (zh) 2012-03-30 2012-04-26 晶体管的制作方法、晶体管、阵列基板以及显示装置

Country Status (6)

Country Link
US (1) US8889444B2 (zh)
EP (1) EP2667404B1 (zh)
JP (1) JP6055077B2 (zh)
KR (1) KR101467711B1 (zh)
CN (1) CN102683193B (zh)
WO (1) WO2013143311A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683193B (zh) 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN104317126B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN104779272B (zh) * 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
EP3410492A4 (en) 2016-03-31 2019-01-23 Huawei Technologies Co., Ltd. FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
CN106206617A (zh) * 2016-08-29 2016-12-07 武汉华星光电技术有限公司 基于低温多晶硅的阵列基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124980A (en) * 1978-03-22 1979-09-28 Cho Lsi Gijutsu Kenkyu Kumiai Insulated fet transistor
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100916605B1 (ko) 2003-03-07 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100911460B1 (ko) 2003-03-17 2009-08-11 삼성전자주식회사 지문 인식장치 및 이의 제조방법
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI323946B (en) * 2007-05-10 2010-04-21 Au Optronics Corp Thin film transistor, pixel structure and fabricating method thereof
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
KR101260147B1 (ko) * 2008-08-15 2013-05-02 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법
WO2010041446A1 (ja) * 2008-10-08 2010-04-15 株式会社アルバック 真空処理装置
CN102668095B (zh) * 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
WO2011058685A1 (ja) * 2009-11-12 2011-05-19 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101862539B1 (ko) * 2010-03-26 2018-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120014380A (ko) * 2010-08-09 2012-02-17 삼성전자주식회사 버티컬 산화물 반도체 및 그 제조방법
JP5716445B2 (ja) * 2011-02-21 2015-05-13 富士通株式会社 縦型電界効果トランジスタとその製造方法及び電子機器
CN102683193B (zh) 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置

Also Published As

Publication number Publication date
EP2667404B1 (en) 2019-04-24
KR20130120456A (ko) 2013-11-04
EP2667404A1 (en) 2013-11-27
CN102683193A (zh) 2012-09-19
KR101467711B1 (ko) 2014-12-01
US8889444B2 (en) 2014-11-18
EP2667404A4 (en) 2015-02-18
WO2013143311A1 (zh) 2013-10-03
JP6055077B2 (ja) 2016-12-27
US20140054701A1 (en) 2014-02-27
JP2015517206A (ja) 2015-06-18

Similar Documents

Publication Publication Date Title
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN106057735B (zh) Tft背板的制作方法及tft背板
CN109256396A (zh) 一种透明显示基板及透明显示面板
CN105514116A (zh) Tft背板结构及其制作方法
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN102683193B (zh) 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN103403873A (zh) 偏移电极tft结构
CN102683276B (zh) 一种像素驱动电路及其制备方法、阵列基板
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN104966718A (zh) Amoled背板的制作方法及其结构
KR102166272B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
CN104600078A (zh) 一种阵列基板及其制造方法和显示面板
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104157608B (zh) Tft基板的制作方法及其结构
CN103915443A (zh) 一种阵列基板及其制备方法、液晶显示装置
CN104078468A (zh) 薄膜晶体管阵列面板
CN106057825A (zh) Oled显示装置的阵列基板及其制造方法
CN105097557A (zh) 一种tft基板、tft开关管及其制造方法
CN103715265B (zh) 薄膜晶体管、阵列基板和显示装置
CN106952928B (zh) 一种tft背板的制作方法及tft背板
CN109887968A (zh) 一种显示面板及其制作方法
CN104377230A (zh) 像素结构及其制备方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant