CN103403873A - 偏移电极tft结构 - Google Patents

偏移电极tft结构 Download PDF

Info

Publication number
CN103403873A
CN103403873A CN201280010834XA CN201280010834A CN103403873A CN 103403873 A CN103403873 A CN 103403873A CN 201280010834X A CN201280010834X A CN 201280010834XA CN 201280010834 A CN201280010834 A CN 201280010834A CN 103403873 A CN103403873 A CN 103403873A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
layer
channel semiconductor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280010834XA
Other languages
English (en)
Other versions
CN103403873B (zh
Inventor
Y·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103403873A publication Critical patent/CN103403873A/zh
Application granted granted Critical
Publication of CN103403873B publication Critical patent/CN103403873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明大致上关于偏移电极TFT及该偏移电极TFT的制造方法。该偏移电极TFT为一种TFT，其中一电极，为源极或是漏极，围绕另一电极。栅极电极仍位于源极电极与漏极电极两者的下方。藉由重新设计TFT，相较于常规的底部栅极TFT或顶部栅极TFT，将电压从源极电极转移至漏极电极所需要的电压较小。偏移电极TFT结构不仅可应用于硅基TFT，而是还可应用于透明TFT，所述透明TFT包括金属氧化物与金属氮氧化物，所述金属氧化物例如氧化锌或IGZO，所述金属氮氧化物例如ZnON。

Description

偏移电极TFT结构
本发明中的政府权利
本发明是在由ARL授予的第DAAD19-02-3-0001号协议下藉由政府支持而完成的。政府在本发明中拥有特定权利。
发明背景
发明的领域
本发明的实施例大致上关于薄膜晶体管(TFT)及该薄膜晶体管的制造方法。
相关技术的描述
当前对于TFT阵列的兴趣特别高，这是因为此类装置可使用于液晶主动矩阵显示器(LCD)中，这种液晶主动矩阵显示器为电脑及电视平板经常利用的型态。所述LCD也可含有发光二极管(LED)，例如用于背光的有机发光二极管(OLED)。所述LED及OLED需要TFT用以处理显示器的作业。
以非晶硅制造的底栅极TFT已利用于平板显示器产业许多年。不幸地，被驱动通过TFT的源极电极与漏极电极的开启与关闭电流受限于TFT的沟道材料以及沟道宽度与长度。此外，在介于源极电极与漏极电极间的电压下，开启栅极电压或阀值电压由半导体主动层的主动沟道区域中的载流子累积来决定，当在偏置温度应力或电流温度应力之后，在沟道材料中、电介质材料中以及所述材料间的介面处电荷改变时，半导体主动层的主动沟道区域中的载流子累积会随之改变。
因此，针对TFT领域需要利用在源极电极或漏极电极或是两者电极下方的额外源极-漏极电流控制层，以当栅极电压设定于关闭电压时使关闭电流最小化。因为源极-漏极电流控制的额外控制，所以源极-漏极间的沟道长度可显著地减小以获取TFT导通时的高开启电流，同时还保持着TFT关闭时的低关闭电流。此外，该TFT设计保持开启电压或阀值栅极电压在以不同条件的操作之后仍不改变。
发明概要
本发明大致上关于偏移电极TFT及该偏移电极TFT的制造方法。该偏移电极TFT为一种TFT，其中一电极，为源极或是漏极，围绕另一电极。栅极电极仍位于源极电极与漏极电极两者的下方。藉由重新设计TFT，相较于常规的底部栅极TFT或顶部栅极TFT，将电压从源极电极转移至漏极电极所需要的电压较小。偏移电极TFT结构不仅可应用于硅基TFT，还可应用于透明TFT，所述透明TFT包括金属氧化物与金属氮氧化物，所述金属氧化物例如氧化锌或IGZO，所述金属氮氧化物例如ZnON。
在一个实施例中，揭示一种TFT。该TFT包括：栅极电极，设置于基板上；栅极介电层，设置于所述栅极电极上方；沟道半导体层，设置于所述栅极介电层上方；第一电极，设置于所述沟道半导体层上方且至少部分地定义通孔；以及第二电极，设置于所述沟道半导体层上方，所述第二电极于所述通孔内且于所述第一电极的至少一部分上方延伸。
在另一个实施例中，一种TFT包括栅极电极、源极电极及漏极电极，所述源极电极设置于所述栅极电极上方，所述漏极电极设置于所述源极电极上方且具有电介质或半导体材料介于所述漏极电极和所述源极电极之间。
在另一个实施例中，揭示一种TFT制造方法。该方法包括以下步骤：于栅极电极上方沉积栅极介电层，于所述栅极介电层上方沉积沟道半导体层，于所述沟道半导体层上方沉积源极电极，以及于所述源极电极上方沉积第一源极介电层。所述方法还包括以下步骤：于所述第一源极介电层上方沉积第二源极介电层且移除所述源极电极、所述第一源极介电层及所述第二源极介电层的至少一部分以形成通孔，所述通孔由所述源极电极、所述第一源极介电层及所述第二源极介电层的边缘界定且曝露出所述控制半导体层的至少一部分。所述方法还包括以下步骤：于所述控制半导体层的至少一部分及所述源极电极、所述第一源极介电层及所述第二源极介电层的所述边缘上方沉积间隔垫层。此外，所述方法包括以下步骤：于所述曝露的沟道半导体层上方沉积第一控制半导体层，于所述第一控制半导体层上方沉积第二控制半导体层以及于所述第二控制半导体层上方沉积漏极电极。
附图简要描述
可藉由参考本发明的实施例（其中一些实施例在附图中示出）来获得在上文中简短概述过的本发明的更为具体的说明，从而可详细了解本发明的上述特征的方式。然而，应注意到，附图仅绘示本发明的典型实施例，且因此并非视为限制本发明的范畴，因为本发明可承认其他同等有效的实施例。
图1A至图1V为偏移TFT100在生产的各种阶段的横截面及俯视示意图。图1A、图1C、图1E、图1G、图1I、图1K、图1M、图1O、图1Q、图1S及图1U为横截面视图而图1B、图1D、图1F、图1H、图1J、图1L、图1N、图1P、图1R、图1T及图1V为俯视图。
图2A及图2B为根据另一个实施例偏移TFT200的横截面及俯视示意图。
图3A及图3B为根据另一个实施例偏移TFT300的横截面及俯视示意图。
图4A及图4B为根据另一个实施例偏移TFT400的横截面及俯视示意图。
为了促进了解，尽可能使用相同的元件符号来指称图式中相同的元件。应认识到的是，揭示于一个实施例中的元件，在没有特定描述的情况下可有益地使用在其他的实施例上。
详细描述
本发明大致上关于偏移电极TFT及该偏移电极TFT的制造方法。所述偏移电极TFT为一种TFT，其中一电极，为源极或是漏极，围绕另一电极。栅极电极仍位于源极电极与漏极电极两者的下方。藉由重新设计该TFT，相较于常规的底部栅极TFT或顶部栅极TFT，当栅极电压设定于关闭电压，实现从源极电极至漏极电极的较小的关闭电流。该设计还可让栅极电极的阀值电压，即TFT开始开启或关闭时所处电压，对于主动层、介电层以及所述层的介面的改变较不敏感。偏移电极TFT结构不仅可应用于硅基TFT，还可应用于透明TFT，所述透明TFT包括金属氧化物与金属氮氧化物，所述金属氧化物例如氧化锌或IGZO，所述金属氮氧化物例如ZnON。
当前TFT具有栅极电极、栅极介电层、半导体沟道、源极电极及漏极电极。垂直TFT结构于2005年所出版的论文中被提出。垂直TFT具有超级电容器、薄粗糙电极、半导体以及漏极。在垂直TFT中，超级电容器由LiF制成。在本文讨论的发明中，超级电容器包括金属氧化物、或金属氮氧化物、或与薄膜半导体(例如a-Si)或可能与介电层的组合，但明确并非LiF或其他电解质材料。因此，将使用半导体制造与设备中通常所利用的CVD或PVD工艺来制造电容器。此外，将使用氧化物或氮氧化物为主的复合材料来制造电极，而非薄粗糙电极。本发明包括：制造TFT的材料、用于电容器的材料、用于电极的材料及材料组成；薄膜堆迭及工艺；以及对于高关闭电流的解决方案。本发明是一种制造TFT的新方式且可提供独特特征结构，以解决于当前TFT结构中所遇到的可靠度问题。
在现有技术的TFT中，当栅极电压设定于关闭电压时，特定程度电流仍在源极-漏极电压下驱动经过TFT源极电极与漏极电极，此取决于TFT的沟道材料以及沟道宽度与长度。虽然短沟道装置能在低电压下提供高开启电流，但因为可能有高关闭电流，短沟道装置并不实用。此外，在源极电极与漏极电极间的电压下，TFT的开启栅极电压或阀值电压由沟道层中的载流子累积来决定，当在偏置温度应力或电流温度应力之后，在沟道材料中、电介质材料中以及组成TFT的所述材料间的介面处电荷改变时，沟道层中的载流子累积会随之改变。本文提出的TFT具有栅极、栅极电介质、沟道半导体层以及一个金属电极，该金属电极与半导体层直接接触而作为源极，而相似于现有技术的TFT。然而，所述TFT还具有间隔垫及控制半导体，该间隔垫及控制半导体位于沟道半导体的顶部但在漏极电极的下方。由于当装置开启时实际沟道长度将短得多，相较于现有技术的TFT，本文提出的新TFT将提供更高电流。由于源极-漏极电流受控制半导体层(多个)所控制，短沟道装置的关闭电流可最小化。此外，针对装置的开启电压，在沟道区域与主体(间隔垫下方的沟道层)中的介面处的电荷捕捉变得较不关键，这是由于装置的开启电压还会由控制区域中的累积所决定，该控制区域具有沟道半导体、控制半导体及漏极电极。因此，由介面及主体层中电荷改变所造成的阀值栅极电压偏移应显著地最小化。本发明包括：一种TFT配置，包括由栅极、栅极电介质、沟道半导体、源极电极、一控制半导体或多个控制半导体、漏极电极所构成的TFT；一种TFT配置，包括具有沟道作用区域及一或更多控制区域的TFT。沟道半导体及控制半导体材料可为不同或相同。此外，额外阻挡层可存在于半导体层之间。举例而言，金属氧化物或金属氮氧化物用作为沟道半导体，且非晶Si用作为控制半导体。或者是，该金属氮氧化物可用作为沟道半导体及控制半导体两者。然而，载流子浓度或能带间隙将为不同，或薄SiO或SiN层将存在于半导体层之间。间隔垫由SiO或SiN或是其他电介质材料制成。间隔垫是由保形沉积及回蚀刻工艺制成。可由沟道半导体与控制半导体之间的阻挡，或于控制半导体材料内部所产生的阻挡，或于源极金属与沟道半导体间或于漏极金属与控制半导体间的阻挡，而产生用于开启-关闭的控制区域。该阻挡可起因于费米能级(Fermi level)差、功函数差、能带间隙差或其他薄膜性质差异。
图1A到图1V为TFT100在生产的各种阶段的横截面及俯视示意图。图1A、图1C、图1E、图1G、图1I、图1K、图1M、图1O、图1Q、图1S及图1U为横截面视图而图1B、图1D、图1F、图1H、图1J、图1L、图1N、图1P、图1R、图1T及图1V为俯视图。如图1A及图1B中所示，栅极电极104形成于基板102上方。针对基板102可利用的适合的材料，包括但可不限于，硅、锗、硅化锗、钠钙玻璃(Soda-lime glass)、玻璃、半导体、塑胶、钢或不锈钢基板。针对栅极电极104可利用的适合的材料，包括但可不限于，铬、铜、铝、钽、钛、钼及所述材料的组合物，或透明导电氧化物(TCO)，例如经常用作透明电极的ITO(氧化铟锡)或ZnO:F。可藉由适合的沉积技术来沉积栅极电极104，例如物理气相沉积(PVD)、MOCVD、旋转涂布工艺及印刷工艺。若需要，则可使用蚀刻工艺使栅极电极104图案化。
在栅极电极104上方，如图1C中及图1D中所示，可沉积栅极介电层106。针对栅极介电层106可使用的适合的材料包括二氧化硅、氧氮化硅、氮化硅、氧化铝或所述材料的组合物。可藉由适合的沉积技术来沉积栅极介电层106，沉积技术包括等离子体增强化学气相沉积(PECVD)。
如图1E及图1F中所示，然后沟道半导体层108形成于栅极介电层106上方。沟道半导体层108可包括使用于TFT中的常规半导体材料，例如非晶硅或多晶硅。此外，也考量到下一代的半导体材料，例如金属氧化物及氮氧化物，金属氧化物包括氧化锌(ZnO)及氧化铟镓锌(indium-gallium-zinc oxide;IGZO)，氮氧化物例如氮氧化铟镓锌(indium-gallium-zinc-oxynitride;IGZON)及氮氧化锌(ZnON)。考量的其他材料包括ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半导体薄膜中的每一者可藉由掺杂剂来掺杂，该掺杂剂例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixOy、SixNy、AlxOy及SiC。可藉由适合的沉积方法来沉积沟道半导体层108，沉积方法例如PVD、PECVD、化学气相沉积(CVD)或原子层沉积(ALD)、旋转涂布工艺或印刷工艺。一旦栅极电极104被偏置时，沟道半导体层108允许电流在源极电极与漏极电极之间流动。若需要，则可藉由湿法蚀刻工艺使沟道半导体层108图案化。
如图1G及图1H中所示，在沟道半导体层108上方沉积导电层110，导电层110最终将形成第一电极，取决于电性连接，该第一电极可为源极电极或漏极电极。下文中，应理解的是，所提及的第一电极包括源极电极或漏极电极。针对导电层110的适合的材料包括铬、铜、铝、钽、钛、钼及所述材料的组合，或上述的TCO。可藉由适合的沉积技术来沉积导电层110，例如PVD。可通过蚀刻或印刷工艺使导电层图案化而作为第一电极，或不使导电层图案化，或使导电层部分图案化。以下举例为第一电极未经图案化或部分地经图案化(即，定义第一电极的外侧，但是第一电极的控制部分未定义或尚未形成)。
如图1I及图1J所示，然后第一介电层112沉积于导电层110上方。可用于第一介电层112的适合的材料包括二氧化硅、氮氧化硅、氮化硅或所述材料的组合。可藉由适合的沉积技术来沉积第一介电层112，沉积技术包括PECVD。如图1K及图1L所示，然后第二介电层114沉积于第一介电层112上方。可用于第二介电层114的适合的材料包括二氧化硅、氮氧化硅、氮化硅或所述材料的组合。可藉由适合的沉积技术来沉积第二介电层114，沉积技术包括PECVD。在一个实施例中，第一介电层112与第二介电层114包括单独的、可区别的层，所述层包括不同材料。在另一个实施例中，第一介电层112与第二介电层114包括单一层。
然后如图1M及图1N中所示使第二介电层114、第一介电层112及导电层110图案化以产生第一电极116、图案化的第一介电层118及图案化的第二介电层120。如图1N中所示，存在通孔119，使得第一电极116、图案化的第一介电层118及图案化的第二介电层120界定通孔119。在图1N中所示的实施例中，第一电极116具有开槽121于第一电极116中，使得第一电极116并非完全环绕曝露的沟道半导体层108，但第一电极116至少部分环绕曝露的沟道半导体层108。然而，应理解的是，第一电极116可完全环绕沟道半导体层108或具有跨越数个侧边的大开口。在图案化之后，曝露出沟道半导体层108的一部分。虽然图示为在第二介电层114、第一介电层112及导电层110皆已沉积之后进行图案化，可考量到的是，可在沉积第二介电层114之后、在沉积第一介电层112之后以及在沉积导电层110之后进行图案化。此外，可考量到的是，可在沉积导电层110之后进行图案化且然后在第一介电层112与第二介电层114共同沉积之后再次进行图案化。可藉由形成掩模于最上层(即，图1K及图1L中的第二介电层114)的上方且然后蚀刻曝露的表面来进行图案化。针对各层蚀刻可能需要不同的蚀刻条件。
然后间隔垫层沉积于曝露的表面上方且选择性地被移除，使得间隔垫122沿着第一电极116、图案化的第一介电层118及图案化的第二介电层120的侧边保留。间隔垫122还存在于当前曝露的沟道半导体层108上。然而，如图1O及图1P中所示，随着间隔垫层从沟道半导体层108的选定部分移除，间隔垫122并未覆盖于整个沟道半导体层108。因此，在形成间隔垫122之后，沟道半导体层108的一部分保持曝露。可用于间隔垫122的适合的材料包括二氧化硅、氮氧化硅、氮化硅或所述材料的组合。可藉由适合的保形沉积技术来沉积间隔垫122，沉积技术包括PECVD、CVD及ALD。在保形沉积工艺之后，进行间隔垫蚀刻或光刻胶图案化加上蚀刻工艺以形成间隔垫122。在形成间隔垫之后，第二源极介电层可能存在或可能不存在。如果在间隔垫蚀刻期间移除第二介电层，则第一源极电介质的厚度可能减小或可能不减小。介电层118、120及间隔垫122可将第一电极116及第二电极128彼此绝缘。间隔垫122可用于选择式蚀刻。举例而言，可藉由保形沉积工艺形成间隔垫122于第二介电层120及围绕沟道半导体层108的侧壁上方。比起间隔垫122，第二介电层120较难蚀刻，在间隔垫蚀刻工艺期间间隔垫122可被过蚀刻，而不需要担心失去电极116上方的电介质材料。
然后第一控制半导体层124形成于曝露的沟道半导体层108、间隔垫122及图案化的第二介电层120的上方。藉由均厚沉积一层且然后蚀刻该层而留下如图1Q及图1R中所示的所得结构，来形成第一控制半导体层124。第一控制半导体层124可包括用于TFT中的常规半导体材料，例如非晶硅或多晶硅。此外，还可考量下一代半导体材料，例如IGZO及ZnON。考量的其他材料例如掺硼或掺磷、或没有掺杂的非晶硅以及与所述或与其他材料的组合。此外，考量的材料包括ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半导体薄膜中的每一者可藉由掺杂剂来掺杂，该掺杂剂例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy及SiC。可藉由适合的沉积方法来沉积第一控制半导体层124，沉积方法例如PVD、PECVD、CVD或ALD。第一控制半导体层124设置于源极电极116、图案化的第一源极介电层118及图案化的第二源极介电层120上方。
控制半导体层的目的在于产生额外阻挡，使电子在一个方向中容易流动，而电子在相反的方向中则流动困难，例如二极管或整流效应。控制半导体层让电子仅在特定源极-漏极电压差下流动。相较于邻近的沟道半导体层，控制半导体层具有不同的组成。在没有控制半导体层的情况下，根据功函数差、表面电荷捕获或甚至表面缺陷仍可产生阻挡，所述表面缺陷是藉由在半导体层中故意产生缺陷而产生的。
在第一控制半导体层124上方，形成第二控制半导体层126。藉由均厚沉积一层且然后蚀刻该层而留下如图1S及图1T中所示的所得结构，来形成第二控制半导体层126。第二控制半导体层126可包括用于TFT中的常规半导体材料，例如非晶硅或多晶硅。此外，还可考量下一代半导体材料，例如IGZO及ZnON。考量的其他材料包括ZnOxNy、SnOxNy、InOxNy、CdOxNy、GaOxNy、ZnSnOxNy、ZnInOxNy、ZnCdOxNy、ZnGaOxNy、SnInOxNy、SnCdOxNy、SnGaOxNy、InCdOxNy、InGaOxNy、CdGaOxNy、ZnSnInOxNy、ZnSnCdOxNy、ZnSnGaOxNy、ZnInCdOxNy、ZnInGaOxNy、ZnCdGaOxNy、SnInCdOxNy、SnInGaOxNy、SnCdGaOxNy、InCdGaOxNy、ZnSnInCdOxNy、ZnSnInGaOxNy、ZnInCdGaOxNy及SnInCdGaOxNy。上述半导体薄膜中的每一者可藉由掺杂剂来掺杂，该掺杂剂例如Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy及SiC。考量的其他材料例如掺硼或掺磷，或没有掺杂的非晶硅以及与所述或与其他材料的组合。可藉由适合的沉积方法来沉积第二控制半导体层126，沉积方法例如PVD、PECVD、CVD或ALD。第二控制半导体层126设置于第一控制半导体层124、源极电极116、图案化的第一源极介电层118及图案化的第二源极介电层120上方。在形成电介质间隔垫122期间，介电层120可部分地或全部被移除。第二控制半导体层126用于调整阻挡。
最后，如图1U及图1V中所示，于第二控制半导体层126上方形成第二电极128。藉由覆盖沉积导电材料且然后蚀刻该导电材料来形成第二电极128，以形成第二电极128的最终结构。针对第二电极128的适合的材料包括铬、铜、铝、钽、钛、钼及所述材料的组合，或上述的TCO。可藉由适合的沉积技术来沉积第二电极128，例如PVD。如图1U及图1V中所示，第一电极116虽然设置于第二电极128下方，但因为第一电极116形成通孔119(第二电极128沉积于通孔119中)的至少一部分，所以第一电极116本质上围绕第二电极128。然而，应注意到第二电极128的一部分设置于第一电极116、图案化的第一介电层118、图案化的源极介电层120、第一控制半导体层124及第二控制半导体层126上方。
如图1U及图1V中所示，电极128覆盖于沟道半导体层108以保护沟道半导体层108免于受光。若沟道半导体层108曝露于光线，则沟道半导体层108变成导电的。
沟道半导体层108与控制半导体层124、126可包括不同材料。举例而言，沟道半导体层108可包括金属氧化物或金属氮氧化物，而控制半导体层124、126可包括非晶硅。在一个实施例中，沟道半导体层108与控制半导体层124、126可包括相同材料。举例而言，控制半导体层124、126与沟道半导体层108可包括金属氮氧化物。应考量到，阻挡层(未图示)可能存在于沟道半导体层108与第一控制半导体层124之间。针对阻挡层的适合的材料包括氧化硅或氮化硅，或未掺杂或经掺杂的非晶硅。针对TFT100开关的控制区域产生自沟道半导体层108与第一控制半导体层124之间的阻挡、控制半导体材料内部所产生的阻挡或源极电极116与第一沟道半导体层124之间的阻挡，或漏极电极128与第二控制半导体层126之间的阻挡。控制半导体材料内部所产生的阻挡可产生自费米能级差、功函数差、能带间隙差或其他薄膜性质差异。
图2A及图2B为根据另一个实施例偏移TFT200的横截面及俯视示意图。TFT200包括基板202、栅极电极204、栅极介电层206以及沟道半导体层208。然而，第一控制半导体层210、222以及第二控制半导体层212、224两者皆存在于邻近各电极214、226处。电极214、226中任一者可作为源极电极而电极214、226中另一者作为漏极电极。第一电极214可完全地环绕沟道半导体层108或具有跨越数个侧边的大开口(未图示)。第一控制半导体层210、222及第二控制半导体层212、224两者皆位于第一电极214与第二电极226中的每一者下方。此外，存在多个介电层216、218及间隔垫220。在形成电介质间隔垫222期间，介电层218可部分地或完全移除。因此，在图2A及图2B中的实施例中，控制半导体层存在于第一电极214与第二电极226两者处，而在图1A至图1V中的实施例中，控制半导体层仅存在于单一电极处。控制半导体层210、212、222及224由间隔垫220所分离。
图3A及图3B为根据另一个实施例偏移TFT300的横截面及俯视示意图。TFT300包括基板302、栅极电极304、栅极介电层306以及沟道半导体层308。第一控制半导体层310存在于沟道半导体层308上方。此外，存在第二控制半导体层312、324及第三控制半导体层314、326两者。第二控制半导体层312、324及第三控制半导体层314、326两者皆位于第一电极316与第二电极328中的每一者下方。第一电极316可完全地环绕沟道半导体层108或具有跨越数个侧边的大开口(未图示)。此外，存在多个介电层318、320以及间隔垫322。在形成电介质间隔垫322期间，介电层320可部分地或完全移除。因此，在图3A及图3B中的实施例中，控制半导体层存在于第一电极316与第二电极328两者处，就如同图2A及图2B中一样。控制半导体层312、314、324及324由间隔垫322所分离，但存在有额外控制半导体层310，控制半导体层310跨越整个沟道半导体层308。
图4A及图4B为根据另一个实施例偏移TFT400的横截面及俯视示意图。在TFT400中，不存在控制半导体层。而是，TFT400包括基板402、栅极电极404、栅极介电层406、沟道半导体层408以及由间隔垫410所分离的第一电极412与第二电极414。第一电极414可完全地环绕沟道半导体层108或具有跨越数个侧边的大开口(未图示)。注意，在图2A、图2B、图3A、图3B、图4A及图4B中的每一者中，介于20％与100％间的主动沟道(即，第一电极与第二电极之间的沟道半导体层)受覆盖。当主动沟道受覆盖时，因为主动沟道并未曝露于光线(光线会使主动沟道成为导电的而非半导电的)，所以金属氧化物TFT更为稳定。
偏移电极TFT结构可广泛地用于许多电子应用上，例如OLED TV或其他需要高电流且稳定阀值电压的装置。因为当本文揭示的装置开启时，实际通道长度要短得多，故相较于现有技术的TFT，本文揭示的TFT具有更高电流。因为漏极电极相对于源极电极的位置，源极电极与漏极电极之间的距离减小。此外，对于开启装置，于沟道区域中的介面处(间隔垫下的沟道层)的电荷捕获变得并非关键，这是因为开启装置将由在控制区域中的累积来决定，该控制区域具有沟道半导体材料、控制半导体材料以及漏极电极。
本文描述的TFT有利于下一代高清显示器。由于电极中的一者在沟道半导体层的顶部上方，相较于常规的底部栅极TFT，本文描述的TFT的尺寸较小。因为TFT尺寸较小，在较小空间内可包括较多像素(即，更高像素密度)。此外，因为TFT经偏移，藉此电极覆盖沟道半导体层，所以照射像素所需的能量较少。最后，因为电极中的一者形成于沟道半导体层上方，金属氧化物并未曝露于光线，否则光线会使金属氧化物变为导电的而非半导电的。因此，相较于底部栅极TFT与顶部栅极TFT，本文描述的TFT为更加稳定且可靠。
虽然以上描述是针对本发明的实施例，在不脱离本发明的基本范畴的前提下，可设计本发明的其他及进一步实施例，且本发明的范畴由以下的权利要求所决定。此外，本文所使用的用语“上方”旨在包括以下情况：物件在另一物件之上并且与该另一物件接触，以及物件在另一物件之上但并不与该另一物件接触。

Claims (15)

1.一种薄膜晶体管，包括：
栅极电极，设置于基板上；
栅极介电层，设置于所述栅极电极上方；
沟道半导体层，设置于所述栅极介电层上方；
第一电极，设置于所述沟道半导体层上方且至少部分地定义通孔；以及
第二电极，设置于所述沟道半导体层上方，所述第二电极于所述通孔内且于所述第一电极的至少一部分上方延伸。
2.如权利要求1所述的薄膜晶体管，其中所述沟道半导体层包括金属氧化物或金属氮氧化物，并且其中所述沟道半导体层包括铟、镓及锌。
3.如权利要求1所述的薄膜晶体管，其中所述沟道半导体层包括氮氧化锌。
4.如权利要求1所述的薄膜晶体管，还包括间隔垫层，所述间隔垫层设置于所述第一电极与所述沟道半导体层上方，其中所述第二电极至少部分设置于所述间隔垫层上方。
5.如权利要求1所述的薄膜晶体管，还包括：
第一介电层，设置于所述第一电极上方；
第二介电层，设置于所述第一介电层上方，其中所述第一电极、所述第一介电层及所述第二介电层形成有通孔穿过所述第一电极、所述第一介电层及所述第二介电层中，以曝露出所述沟道半导体层，其中所述通孔以所述第一电极、所述第一介电层、所述第二介电层及所述沟道半导体层的边缘为界；
间隔垫层，设置于所述第一电极、所述第一介电层、所述第二介电层及所曝露的沟道半导体层的所述所述边缘上；
第一控制半导体层，设置于所述沟道半导体层及所述间隔垫层上方；以及
第二控制半导体层，设置于所述第一控制半导体层上方。
6.如权利要求5所述的薄膜晶体管，其中所述沟道半导体层与所述第二控制半导体层包括不同材料，其中所述第一控制半导体层与所述第二控制半导体层包括不同材料，并且其中所述第一介电层与所述第二介电层包括不同材料。
7.如权利要求1所述的薄膜晶体管，其中所述栅极电极的至少一部分、所述第一电极与所述第二电极垂直对齐。
8.一种薄膜晶体管，包括：
栅极电极；
第一电极，设置于所述栅极电极上方；以及
第二电极，设置于所述第一电极上方。
9.如权利要求8所述的薄膜晶体管，还包括第一半导体层，所述第一半导体层设置于所述栅极电极与所述第一电极之间。
10.如权利要求8所述的薄膜晶体管，其中所述沟道半导体层包括铟、镓及锌。
11.如权利要求8所述的薄膜晶体管，其中所述沟道半导体层包括氮氧化锌。
12.如权利要求8所述的薄膜晶体管，其中所述栅极电极的至少一部分、所述第一电极与所述第二电极垂直对齐。
13.如权利要求8所述的薄膜晶体管，其中所述第一电极的至少一部分环绕设置于所述第一电极与所述第二电极之间的半导体层的至少一部分。
14.一种薄膜晶体管制造方法，所述方法包括以下步骤：
于栅极电极上方沉积栅极介电层；
于所述栅极介电层上方形成沟道半导体层；
于所述沟道半导体层上方形成第一电极；以及
于所述沟道半导体层上方且于所述第一电极的至少一部分上方形成第二电极。
15.如权利要求14所述的方法，其中所述沟道半导体层包括：
铟、镓及锌；或者
氮氧化锌；
并且其中所述第一电极环绕所述沟道半导体层的至少一部分。
CN201280010834.XA 2011-03-02 2012-02-29 偏移电极tft结构 Active CN103403873B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161448429P 2011-03-02 2011-03-02
US61/448,429 2011-03-02
US13/289,033 2011-11-04
US13/289,033 US8669552B2 (en) 2011-03-02 2011-11-04 Offset electrode TFT structure
PCT/US2012/027142 WO2012118899A2 (en) 2011-03-02 2012-02-29 Offset electrode tft structure

Publications (2)

Publication Number Publication Date
CN103403873A true CN103403873A (zh) 2013-11-20
CN103403873B CN103403873B (zh) 2016-08-10

Family

ID=46752763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280010834.XA Active CN103403873B (zh) 2011-03-02 2012-02-29 偏移电极tft结构

Country Status (5)

Country Link
US (2) US8669552B2 (zh)
KR (1) KR101960889B1 (zh)
CN (1) CN103403873B (zh)
TW (1) TWI555200B (zh)
WO (1) WO2012118899A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795449A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN104916546A (zh) * 2015-05-12 2015-09-16 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
WO2016019652A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008761A1 (en) * 2012-06-05 2014-01-09 Applied Materials, Inc. High density capacitors utilizing thin film semiconductor layers
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
KR102227637B1 (ko) 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
US9123815B1 (en) * 2014-03-06 2015-09-01 Eastman Kodak Company VTFTs including offset electrodes
US9117914B1 (en) * 2014-03-06 2015-08-25 Eastman Kodak Company VTFT with polymer core
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
EP3602633A4 (en) 2017-03-31 2020-11-11 INTEL Corporation GATE FOR A TRANSISTOR
WO2019005094A1 (en) * 2017-06-30 2019-01-03 Intel Corporation THIN FILM TRANSISTOR WITH LOW CONTACT RESISTANCE
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
KR102122445B1 (ko) * 2018-11-29 2020-06-15 동아대학교 산학협력단 저전압 구동형 발광 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414640A (zh) * 2001-10-24 2003-04-30 瀚宇彩晶股份有限公司 双垂直通道薄膜电晶体及其制造方法
US20040048423A1 (en) * 2001-05-10 2004-03-11 Van Der Zaag Pieter J. Electronic devices comprising thin film transistors
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
CN101826530A (zh) * 2009-03-05 2010-09-08 友达光电股份有限公司 垂直配向式像素结构及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668391A (en) 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
KR100542310B1 (ko) 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
US6107660A (en) 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
US6509586B2 (en) * 2000-03-31 2003-01-21 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
US6995053B2 (en) 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
GB0400997D0 (en) 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN100490180C (zh) 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
TWI300251B (en) 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
KR101326135B1 (ko) * 2006-11-27 2013-11-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008135259A (ja) 2006-11-28 2008-06-12 Toppan Printing Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048423A1 (en) * 2001-05-10 2004-03-11 Van Der Zaag Pieter J. Electronic devices comprising thin film transistors
CN1414640A (zh) * 2001-10-24 2003-04-30 瀚宇彩晶股份有限公司 双垂直通道薄膜电晶体及其制造方法
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
CN101826530A (zh) * 2009-03-05 2010-09-08 友达光电股份有限公司 垂直配向式像素结构及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016019652A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9640553B2 (en) 2014-08-05 2017-05-02 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate and display device
EP3179516A4 (en) * 2014-08-05 2018-03-14 Boe Technology Group Co. Ltd. Thin-film transistor, manufacturing method therefor, array substrate, and display device
CN104795449A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US9978875B2 (en) 2015-04-16 2018-05-22 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display device
CN104916546A (zh) * 2015-05-12 2015-09-16 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
US9806199B2 (en) 2015-05-12 2017-10-31 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device having the same, and method of manufacturing thereof
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
US10008612B2 (en) 2015-05-12 2018-06-26 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device having the same, and method of manufacturing thereof

Also Published As

Publication number Publication date
CN103403873B (zh) 2016-08-10
WO2012118899A2 (en) 2012-09-07
US8669552B2 (en) 2014-03-11
WO2012118899A3 (en) 2012-12-06
US20120223303A1 (en) 2012-09-06
TWI555200B (zh) 2016-10-21
KR101960889B1 (ko) 2019-03-21
TW201246531A (en) 2012-11-16
US20140145186A1 (en) 2014-05-29
KR20140010100A (ko) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103403873A (zh) 偏移电极tft结构
US10192992B2 (en) Display device
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US11594639B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US9455333B2 (en) Thin film transistor array panel
US10446591B2 (en) Transistor display panel, manufacturing method thereof, and display device including the same
US9184181B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US9337213B2 (en) Semiconductor device and method for manufacturing same
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
US10217767B2 (en) Thin film transistor array panel and manufacturing method thereof
US9252284B2 (en) Display substrate and method of manufacturing a display substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant