CN100490180C - 纵向场效应晶体管及其制造方法 - Google Patents

纵向场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN100490180C
CN100490180C CNB2005800017622A CN200580001762A CN100490180C CN 100490180 C CN100490180 C CN 100490180C CN B2005800017622 A CNB2005800017622 A CN B2005800017622A CN 200580001762 A CN200580001762 A CN 200580001762A CN 100490180 C CN100490180 C CN 100490180C
Authority
CN
China
Prior art keywords
upper electrode
active region
dielectric portion
lower electrode
electric conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800017622A
Other languages
English (en)
Other versions
CN1906771A (zh
Inventor
川岛孝启
斋藤彻
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1906771A publication Critical patent/CN1906771A/zh
Application granted granted Critical
Publication of CN100490180C publication Critical patent/CN100490180C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Abstract

本发明提供一种纵向场效应晶体管，具备：由使带电粒子移动的多个纳米线的束构成的活性区域(110)；与活性区域(110)的下端连接且作为源极区域和漏极区域的其中一方发挥功能的下部电极(120)；与活性区域(110)的上端连接且作为源极区域和漏极区域的另一方发挥功能的上部电极(130)；控制活性区域(110)的至少一部分的导电性的栅极(150)；以及，使栅极(150)与纳米线电绝缘的栅极绝缘膜。上部电极(130)，隔着电介质部(140)位于下部电极(120)之上，并具有从电介质部(140)的上面横向突出的突出部分(130a、130b)。由纳米线的束构成的活性区域(110)，配置在上部电极(130)的突出部分(130a、130b)的正下方。

Description

纵向场效应晶体管及其制造方法
技术领域
本发明，涉及一种具备由作为沟道区域发挥功能的纳米线或碳纳米管等线状构造物的束形成的活性区域的纵向场效应晶体管。此外本发明，还涉及一种可在应当形成活性区域的区域上自行对齐地形成纳米线的纵向场效应晶体管的制造方法。
背景技术
大规模集成电路(LSI)上的晶体管，和平板显示器等上的薄膜晶体管(TFT)，都是场效应晶体管(FET)。其性能的提高，通过将元件细微化不断进展。在硅半导体处理中，通过减小光刻工序中曝光用光源的波长，可以实现最小尺寸为0.1μm以下的细微加工。
然而，利用光刻技术进行的细微化已近极限，曝光装置和光掩模的价格也在上升。
近年，通过采用应变硅或锗(非专利文献1)之类的新材料、和FinFET(非专利文献2)之类的新结构，将FET高性能化的尝试又活跃了起来。其中，使用碳纳米管(CNT)和半导体纳米线等线状构造物来制造晶体管的技术备受瞩目。由于CNT和纳米线，具有直径为几nm的细微的柱状结构，所以纳米大小的晶体管就有可能实现。非专利文献3中，报告了常温下使用CNT的晶体管在常温下的动作，此外，非专利文献4中报告了使用纳米线的晶体管在常温下的动作。但是，就非专利文献3和非专利文献4所公开的晶体管而言，其沟道长由光刻技术规定，而本案讨论的是，不依赖光刻技术，靠自行组织化来形成纳米级的FET。
专利文献1公开了纵向生长CNT或纳米线得到的晶体管。该晶体管，是在绝缘膜上设置的各通孔内生长1条CNT，并将该CNT作为沟道区域使用的纵向场效应晶体管。
另外，公知对于CNT而言，导电性会因石墨层的卷曲方式的不同而发生变化。由于现在的CNT生长法中，随机形成导电性不同的纳米管，所以很难有选择地形成显示目标导电性的纳米管。
另一方面，纳米线中，通过适当选择材料，可以得到目标导电性。此外，利用已有的离子注入法、或在生长中进行的In-situ掺杂法，可以将杂质掺入纳米线。
这样，由于纳米线的导电性和杂质浓度就会容易控制，因此，通过将其导入器件，并确立自行组织化处理，不仅可以实现高性能化，还可在处理不被复杂化的前提下，期待能以低成本制造的未来的高性能器件。
专利文献1：美国专利第6,740,910B2说明书
非专利文献1：K.Rim，et al.，“Fabrication and mobility Characteristics ofUltra-thin Strained Si Directly on Insulator(SSDOI)MOSFETs，”IEEE IEDM2003，pp.49
非专利文献2：Y.K.Choi，et al.，“Reliability Study of CMOS FinFET，”IEEE IEDM 2003，pp.177
非专利文献3：R.Martel，et al.，“Single-and multi-wall carbon nanotubefield-effect transistors，”Appl.Phys.Lett.73pp.2447，1998
非专利文献4：D.Wang et al.，“Germanium nanowire field-effecttransistors with SiO2 and high-k HfO2 gate dielectrics，”Appl.Phys.Kett.83pp.2432，2003
然而，在非专利文献1～4所述的现有技术中，控制纳米线的生长方向和生长位置是很困难的。
另外，对于CNT而言，虽然报告了利用电场和磁场来控制生长方向，但由于这些方法的控制范围窄，制造工艺复杂，所以不适于对LSI和TFT使用。另一方面，关于纳米线的位置控制，报告了使用STM和AFM的操作处理、或使用平版印刷术的触媒位置控制。然而，通过操作处理进行的位置控制，需要以各器件为单位移动，因此在大规模电路或配置了多个元件的电路的量产性上存在不足。通过平版印刷术进行的位置控制，由于难以进行曝光界限以上的细微化，所以不适于形成纳米尺寸的器件。
此外，在将纳米线生长为毯(blanket)状之后，要想有选择地除去不需要的纳米线是非常困难的。其理由是，若要在由纳米线的束构成的层上形成抗蚀图形，抗蚀剂材料会进入到纳米线的间隙中。
另外，在专利文献1公开的制造方法中，沟道区域的形状和位置是由设在绝缘膜上的通孔的形状和位置规定的，所以要想形成细微的沟道区域，需要在绝缘膜上形成与其对应的细微的通孔。因此，存在的问题是，不能超过光刻工序中的界限来缩小晶体管的尺寸。
发明内容
本发明正是鉴于上述问题提出的，其主要目的在于：提供适于高集成化的纵向场效应晶体管及其制造方法。
本发明的纵向场效应晶体管，具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，所述纵向场效应晶体管，还具备：配置在所述上部电极与所述下部电极之间的电介质部，所述上部电极，隔着所述电介质部位于所述下部电极之上，而且所述上部电极的侧面具有从所述电介质部的上面横向突出的突出部分，所述活性区域配置在所述上部电极的突出部分的正下方。
在优选的实施方式中，所述多个线状构造物的束，分别由生长在所述下部电极上的柱状半导体构成。
在优选的实施方式中，所述柱状半导体具有单晶结构。
在优选的实施方式中，所述活性区域的外周侧面的位置，与所述上部电极的侧面位置对齐。
在优选的实施方式中，所述电介质部，由支承所述上部电极的电绝缘材料形成，所述上部电极的下面，与所述电介质部或所述活性区域相接触。
在优选的实施方式中，所述柱状半导体，含有从硅、锗和碳所构成的群中选择出来的至少1个元素。
在优选的实施方式中，所述柱状半导体中，含有对导电型进行规定的掺杂物。
在优选的实施方式中，还具备支撑所述下部电极的基板，所述基板，是半导体基板或SOI基板。
本发明的电子装置，具备基板和所述基板上形成的多个场效应晶体管，所述多个场效应晶体管的至少1个是纵向场效应晶体管，所述纵向场效应晶体管具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及，栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，所述纵向场效应晶体管，还具备：配置在所述上部电极与所述下部电极之间的电介质部，所述上部电极，隔着所述电介质部位于所述下部电极之上，而且所述上部电极的侧面具有从所述电介质部的上面横向突出的突出部分，所述活性区域配置在所述上部电极的突出部分的正下方。
在优选的实施方式中，所述多个场效应晶体管，形成CMOS电路。
在优选的实施方式中，所述电子装置作为大规模集成电路进行动作。
在优选的实施方式中，所述基板是玻璃基板或塑料基板。
在优选的实施方式中，所述场效应晶体管，在所述基板上按像素被配置成矩阵状，并且所述电子装置作为显示装置进行动作。
本发明的纵向场效应晶体管制造方法，用于制造纵向场效应晶体管，该纵向场效应晶体管具备：使带电粒子移动的纳米线构成的区域；下部电极，与所述区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；上部电极，与所述区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；栅极，控制所述区域的至少一部分的导电性；以及栅极绝缘膜，使所述栅极与所纳米线电绝缘，具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，所述制造方法包括：工序(A)，形成电介质部被夹在所述上部电极与所述下部电极之间、并且所述上部电极具有从所述电介质部的上面横向突出的突出部分的结构；以及工序(B)，从所述下部电极的上面中不存在所述电介质部的区域起开始生长多个线状构造物的束，一直达到所述上部电极中的突出部分的下面。
在优选的实施方式中，所述工序(A)，包括：工序(a1)，形成电介质部被夹在所述上部电极与所述下部电极之间的结构；以及工序(a2)，通过侧面蚀刻使所述电介质部的侧面的至少一部分缩进(setback)。
在优选的实施方式中，所述工序(a2)，包括通过湿蚀刻对所述电介质部的侧面进行蚀刻的工序。
在优选的实施方式中，所述工序(a1)，包括：形成用于所述下部电极的第1导电体膜的工序；将绝缘膜形成在所述第1导电体膜上的工序；将用于所述上部电极的第2导电体膜形成在所述绝缘膜上的工序；将规定所述上部电极的位置和形状的掩模层形成在所述第2导电体膜上的工序；通过蚀刻所述第2导电体膜中没有被所述掩模层覆盖的部分，由所述第2导电体膜形成所述上部电极的工序；通过蚀刻所述绝缘膜，形成所述电介质部的工序；以及，通过对所述第1导电体膜进行图案形成，由所述第1导电体膜形成所述下部电极的工序。
在优选的实施方式中，所述工序(a1)，包括：形成用于所述下部电极的第1导电体膜的工序；将绝缘膜形成在所述第1导电体膜上的工序；将用于所述上部电极的第2导电体膜形成在所述绝缘膜上的工序；将规定所述上部电极的位置和形状的掩模层形成在所述第2导电体膜上的工序；通过蚀刻所述第2导电体膜中没有被所述掩模层覆盖的部分，由所述第2导电体膜形成所述上部电极的工序；通过以所述上部电极为掩模来蚀刻所述绝缘膜，形成所述电介质部的工序。
在优选的实施方式中，所述绝缘膜，由氧化硅或氮化硅形成。
在优选的实施方式中，还包括工序(C)，通过以所述上部电极为掩模进行各向异性蚀刻，有选择地除去所述多个线状构造物中没有被所述上部电极覆盖的部分。
在优选的实施方式中，所述工序(B)，包括利用CVD法生长所述线状构造物的工序。
在优选的实施方式中，所述工序(A)包括：在堆积所述第1导电体膜之后，将线状构造物生长的触媒附着的工序。
在优选的实施方式中，所述工序(A)包括：在堆积所述绝缘膜之后，将线状构造物生长的触媒附着的工序。
根据本发明，通过对上部电极自行对齐地形成由纳米线或CNT等线状构造物的束构成的活性区域，可以在所希望的位置上有选择地形成线状构造物，进而，可以提供不依赖光刻而可规定沟道长的纵向场效应晶体管。
附图说明
图1是示意地表示本发明的纵向薄膜晶体管的构成例的结构图。
图2的(a)至(d)，是表示图1的纵向场效应晶体管的制造方法的一例的工序截面图。
图3(a)是示意地表示图2(a)所示状态下的上部电极130和电介质部140的配置关系的平面图，(b)是示意地表示图2(d)所示状态下的活性区域110和电介质部140的配置关系的平面图。
图4(a)是示意地表示图2(a)所示状态下的上部电极130和电介质部140的另一配置关系的平面图，(b)是示意地表示图2(d)所示状态下的活性区域110和电介质部140的配置关系的平面图。
图5(a)是示意地表示图2(a)所示状态下的上部电极130和电介质部140的再另一配置关系的平面图，(b)是示意地表示图2(d)所示状态下的活性区域110和电介质部140的配置关系的平面图。
图6(a)是示意地表示本发明的纵向薄膜晶体管的第1实施方式的平面图，(b)是其B-B’线的截面图。
图7是在将图6所示的纵向薄膜晶体管作为液晶显示装置的开关元件使用时的有源矩阵基板的部分平面图。
图8的(a)和(b)，是表示图6的纵向薄膜晶体管(实施方式1)的制造方法的实施方式的工序截面图。
图9的(a)和(b)，是表示制造实施方式1的纵向薄膜晶体管的方法的实施方式的工序截面图。
图10的(a)和(b)，是表示制造实施方式1的纵向薄膜晶体管的方法的实施方式的工序截面图。
图11的(a)和(b)，是表示制造实施方式1的纵向薄膜晶体管的方法的实施方式的工序截面图。
图12是由本发明的纵向薄膜晶体管构成CMOS电路得到的装置的截面图。
图13是示意地表示本发明的纵向薄膜晶体管的第2实施方式的截面图。
图14的(a)和(b)，是表示图12的纵向薄膜晶体管(实施方式2)的制造方法的实施方式的工序截面图。
图15的(a)和(b)，是表示实施方式2的制造纵向薄膜晶体管的方法的实施方式的工序截面图。
图16(a)，是示意地表示本发明的纵向场效应晶体管的第3实施方式的截面图，(b)是其上面图。
图17的(a)至(c)，是表示图16的纵向薄膜晶体管(实施方式3)的制造方法的实施方式的工序截面图。。
图18(a)，是示意地表示本发明的纵向薄膜晶体管的第4实施方式的截面图，(b)是其上面图。
图19的(a)至(c)，是表示图18的纵向薄膜晶体管(实施方式4)的制造方法的实施方式的工序截面图。
图中：1—基板，2—氧化硅膜，3—透明导电膜，4—下部电极，4’—第1导电体膜，5—栅极，6—栅极绝缘膜，7—上部电极，7’—第2导电体膜，7a—上部电极7的突出部分，7b—上部电极7的突出部分，8—活性区域，8’—纳米线，9—电介质部，9’—绝缘膜，13—n型沟道区域，14—p型沟道区域，15-抗蚀图形，100—纵向场效应晶体管，110—活性区域，120—下部电极，130—上部电极，140—电介质部，130a—突出部分，130b—突出部分，150—栅极，160—纵向场效应晶体管。
具体实施方式
首先，参照图1，对本发明的纵向场效应晶体管的基本结构进行说明。
图1所示的纵向场效应晶体管100，具有使带电粒子(电子或空穴)移动的、由多个线状构造物的束构成的活性区域110。构成活性区域110的多个线状构造物之间存在空隙。该空隙，可以用树脂等电介质材料填充。活性区域111中包含的线状构造物的束，整体上作为沟道区域发挥功能。线状构造物，优选是直径为纳米级大小的纳米线或CNT。
活性区域110，纵向连接了一对作为源极区域和漏极区域发挥功能的电极(下部电极120和上部电极130)。作为源极区域或漏极区域发挥功能的上部电极130，隔着电介质部140位于下部电极120上，具有从电介质部140的上面横向突出的突出(overhang)部分130a、130b。在活性区域110的侧面部分上，栅极150隔着未图示的栅极绝缘膜对置。栅极150，通过未图示的栅极布线与驱动电路相连。通过使用驱动电路，使栅极150的电位上下变化，来控制活性区域110的导电性，实行晶体管动作(开关和放大)。
本发明的纵向场效应晶体管的主要特点在于，由线状构造物的束构成的活性区域110，配置在被电介质部140支承的上部电极130的突出部分130a、130b的正下方。各线状构造物，优选由在下部电极120上生长的柱状半导体构成，活性区域110的外周侧面的位置，与上部电极130的侧面的位置对齐。
根据本发明的纵向场效应晶体管的制造方法，活性区域110的外周侧面的位置，被相对于上部电极130的侧面位置自行对齐地规定。
下面，参照图2(a)至(d)，说明由纳米线的束构成的活性区域110的自行对齐的形成方法的一个例子。
首先，如图2(a)所示，形成上部电极130被电介质部140支承在下部电极120上的结构。在图2(a)所示的状态下，上部电极130具有从电介质部140的上面横向突出的突出部分130a、130b。电介质部140，优选由被图案形成的绝缘膜构成。电介质部140，可以具有圆柱形状、矩形形状或其他任意孤立的图形，也可以具有沿着基板表面长长延伸的布线形状。这里，所谓“孤立的图形”的意思是指、对每个晶体管分离的形状。
虽然可以通过各种方法来形成图2(a)所示的结构，但后面说明的是优选的形成方法的详细内容。
接着，如图2(b)所示，使纳米线110′在下部电极120上生长。后面详述纳米线110′的生长方法和生长条件的具体例。如图2(c)所示，纳米线110′的生长，一直进行到纳米线110′的上端部达到上部电极130的下面。在图2(b)和(c)所示的例子中，纳米线110′有选择地在下部电极120上生长。
接着，如图2(d)所示，通过蚀刻除去纳米线110′中没有被上部电极130覆盖的部分，形成由纳米线110′的束构成的活性区域110。该蚀刻，以上部电极130为掩模进行。因此，上部电极130，优选由不易被对纳米线110′实施的蚀刻而蚀刻的材料构成。例如，当上部电极130使用白金时，优选HBR或氯气来实施蚀刻。此外，为了不使位于纳米线110′下面的下部电极120蚀刻，优选下部电极120也由不易被对纳米线110′实施的蚀刻而蚀刻的材料形成。虽然优选通过各向异性蚀刻来除去纳米线110′的不需要的部分，但即使发生各向同性的蚀刻，只要其引起的蚀刻量少也不会发生问题。在没进行完全的各向异性蚀刻的情况下，活性区域110的外周侧面的位置，会移动到比上部电极130的突出部分130a、130b的边缘位置更靠内的内侧。本说明书中的“对齐”，也包含这种移动发生的状态。
根据图2(a)至(d)所示的方法，通过上部电极130和电介质部140的形状以及配置关系，可以规定活性区域110的形状。参照图3至图5，对此进行说明。
图3(a)是示意地表示上部电极130和电介质部140的配置关系的平面图。该平面图，是从图1所示的下部电极120的一侧看上部电极130和电介质部140得到的图。为简单起见，省略了下部电极120。上部电极130的下面中、与电介质部140的上面相接触的部分没有出现在图3(a)中，上部电极130中、没有隐藏在电介质部140背后的部分(突出部分)，是上部电极130的突出部分。
在上部电极130和电介质部140具有图3(a)所示的配置关系的情况下，活性区域110，最终会具有图3(b)所示的平面形状。也就是说，活性区域110，仅存在于上部电极130的正下方的不存在电介质部140的区域中。活性区域110不会位于上部电极130外侧的理由是，如参照图2(d)说明的那样，是通过以上部电极130为掩模的蚀刻，来对构成活性区域110的纳米线进行蚀刻。
本发明所使用的上部电极130和电介质部140，并不限于图3所示的结构。也可以是图4或图5所示的配置关系。
根据图4(a)所示的配置关系，可以形成图4(b)所示的活性区域110。此外，根据图5(a)所示的配置关系，就可以形成图5(b)所示的活性区域110。这样，通过调节上部电极130和电介质部140的形状与配置关系，可以形成具有所希望的平面形状的活性区域110。
以下，说明本发明的优选的实施方式。
(实施方式1)
参照图6(a)和(b)，对本发明的纵向场效应晶体管的第1实施方式进行说明。图6(a)是示意地表示实施方式的纵向场效应晶体管的结构的上面图(省略了上部电极7的记述)，图6(b)是其B-B’线的截面图。
本实施方式的晶体管，是在玻璃基板1上形成的纵向薄膜场效应型晶体管(下称纵向TFT)，活性区域8的纳米线上载流子在垂直于玻璃基板1的主面的方向上运动。
本实施方式的活性区域8，由参杂了p型杂质的Ge纳米线的束构成，该活性区域8，纵向连接作为漏极发挥功能的下部电极4、和作为源极区域发挥功能的上部电极7。
下部电极4，被设置在叠层于玻璃基板1上的氧化硅膜2和透明导电膜3上。透明导电膜3，典型地由ITO形成。另外，氧化硅膜2和透明导电膜3，对于本发明的晶体管来说并非不可缺少的构成要素。
上部电极7，隔着电介质部9位于下部电极4上，它具有从电介质部9的上面横向突出的突出部分7a、7b。在活性区域8的外周侧面上，栅极5隔着栅极绝缘膜6对置。
该TFT的栅极5和上部电极7，如图7所示，分别与栅极布线10和数据布线11连接，例如，可以作为显示装置等的开关元件发挥功能。在将本实施方式的TFT作为液晶显示装置的有源矩阵基板上的TFT使用的情况下，图7所示的栅极布线10作为扫描线(栅极总线)发挥功能，通过来自栅极总线
Figure C200580001762D0017110329QIETU
驱动器的信号来控制TFT的导通
Figure C200580001762D0017110329QIETU
关断。另一方面，数据布线11，作为源极总线发挥功能，通过来自源极总线
Figure C200580001762D0017110329QIETU
驱动器的信号来改变透明导电膜3的电位。透明导电膜3规定出各个像素，在未图示的对置电极之间形成电容。由储存在该电容中的电荷的量，在透明导电膜3和对置电极之间形成因像素而异的电场，来控制液晶的取向状态。通过以像素为单位调节液晶的取向状态，透过液晶层的光的偏光状态改变，所以，可以形成由像素排列构成的2维图像。
虽然在上述说明中，将本实施方式的TFT用于透过型的液晶显示装置，但该TFT，也可以作为反射型液晶显示装置或有机EL的TFT使用，此外，也可以作为摄像装置或集成电路上的TFT使用。另外，在形成摄像装置或集成电路的情况下，不需要图6(b)所示的透明导电膜3。
虽然本实施方式中，使用玻璃基板1来作为支承TFT的基板，但基板并不限于玻璃基板，例如，可以使用由氧化硅、氮化硅、氧化铝、氧化钛、丙烯酸树脂、环氧树脂、聚酰亚胺等绝缘物形成的任意基板。另外，基板的整体无需由绝缘物形成，所以，基板也可以是硅基板、SOI基板、化合物半导体基板。
再次参照图6(b)。
优选上部电极7中从电介质部9的上面横向延伸的突出部分7a、7b的各横向的大小为10nm以上，更优选处于50～100nm左右的范围内。电介质部9的高度规定了活性区域8的高度(垂直基板主面的方向上的尺寸)，可以根据必要的沟道长度设计成任意大小。本实施方式中，将电介质部9的高度设定成例如50nm以上1μm以下。
构成活性区域8的纳米线，可以由各种半导体材料形成，本实施方式中，使用由Ge形成的纳米线来形成活性区域8。Ge的纳米线，通过VLS(Vapor-Liquid-Solid)生长机理，用CVD法从触媒金属适当生长。根据该方法，可以生长直径被控制在1nm～100nm范围内的纳米线。
适于Ge纳米线的生长的触媒金属，例如是金、铁、钴、镍之类的过渡金属，或者是这些过渡金属的合金。触媒金属可以通过任意方法形成。例如，可以使用通过对堆积在基板上的触媒金属薄膜实施热处理而形成的触媒微粒子。本实施方式中，构成1个活性区域的纳米线的束，由10条至10万条左右的纳米线构成的。
下部电极4和上部电极7，可以由各种导电材料形成。从使Ge纳米线生长在下部电极4上的观点出发，优选由例如与金、银、白金之类的金属、钴、镍的硅化物形成。在下部电极4是由不能作为触媒发挥功能的导电材料形成的情况下，优选在下部电极4的表面上配置触媒金属的微粒子。
使活性区域8与栅极5绝缘的栅极绝缘膜6的材料，由例如氧化硅、氮化硅、氧化铝、氧化锗、氧化铪等绝缘材料形成。栅极5，由例如金、银、白金、钼、铬、多晶硅等导电性材料形成。
在本实施方式中，由于使用自行对齐地配置在上部电极7的突出部分7a、7b的正下方的Ge纳米线来形成纵向的活性区域8，所以通过调节支承上部电极7的电介质部9的高度，就可以控制TFT的沟道长度。电介质部9，可通过对堆积的绝缘膜进行图案形成来适当地制成。在利用该方法形成电介质部9的情况下，电介质部9的高度由堆积的绝缘膜的厚度规定。由于可以高精度地控制堆积的绝缘膜的厚度，所以本实施方式的TFT的沟道长度也可以得到高精度的控制。因而，可以不受平版印刷术的可细微化界限的制约，缩短晶体管的沟道长度，提高集成度。另外，根据纵向TFT的构造，TFT的占有面积会比现有的横向TFT有所缩小，所以，在将其用于透过型液晶显示装置的开关元件的情况下，可以提高数值孔径。
[制造方法]
以下，参照图8～图10，说明制造本实施方式的TFT的方法的优选实施方式。
首先，如图8(a)所示，在玻璃基板1上，顺序叠层氧化硅膜2、ITO膜3、成为下部电极(漏极)4的第1导电体膜4’、成为电介质部9的绝缘膜9’、以及成为上部电极(源极)7的第2导电体膜7’。下部电极4和上部电极7，通过用溅射法和CVD法堆积如金、银、多晶硅之类的导电性材料来形成。此外，电介质部8，通过用溅射法和CVD法堆积例如氧化硅和氮化硅等绝缘材料来形成。
接着，利用光刻技术在第2导电体膜7＇上形成抗蚀剂掩模(未图示)，然后,利用各向异性蚀刻技术，对第2导电体膜7’进行图案形成，形成图8(b)所示的上部电极(源极)7和电介质部9。
在通过氧系等离子体蚀刻除去抗蚀剂掩模之后，用湿蚀刻对电介质部9进行侧面蚀刻，得到图9(a)所示的结构。电介质部9的侧面蚀刻，优选以对成为下部电极4的第1导电体膜4’和上部电极7几乎不蚀刻的蚀刻条件为基础，优先对电介质部9进行蚀刻。由于电介质部9的侧面蚀刻是各相同性展开，所以只要不对电介质部9的侧面部分地设置掩模，电介质部9的侧面就会被均匀蚀刻，形成例如图3所示的结构。因此，为了形成图4和图5所示的结构，需要对电介质部9的一部分侧面设置掩模，从没有设置掩模的部分起展开侧面蚀刻。
这种侧面蚀刻，优选通过湿蚀刻进行。在电介质部9由氧化硅形成的情况下，可用氢氟酸溶液作为蚀刻剂。在电介质部9由氮化硅形成的情况下，可用热磷酸。通过控制蚀刻速率和蚀刻时间，可以调节侧面蚀刻的深度(横向的蚀刻深度)。本实施方式中，通过调节该侧面蚀刻的深度，将突出部分7a、7b的尺寸设定为10nm以上，例如，50～100nm左右。
接着，如图9(b)所示，利用CVD法使纳米线8’在下部电极4的表面上生长。生长Ge纳米线时，使用锗烷气体；生长Si纳米线时，使用硅烷或乙硅烷气体。
在不从触媒金属形成下部电极4的情况下优选，在开始利用CVD法的纳米线生长之前，将例如Ni、Co等过渡金属微粒子或这种过渡金属的合金的微粒子堆积在基底材料的表面上作为触媒。作为这种触媒的堆积法，例如可以使用在纳米线生长之前分散溶媒中的金属微粒子的方法，或通过对成为触媒的金属薄膜进行热处理来使其凝结、并微粒子化的方法。
接着，如图10(a)所示，通过进行各向异性的蚀刻，有选择地除去纳米线8’中没有被上部电极7覆盖的部分。由于上部电极7是被作为蚀刻掩模使用，所以，留下的由纳米线8’构成的活性区域8的外侧面，与上部电极7的边缘自行对齐。活性区域8的横向尺寸，由上部电极7的突出部分7a、7b的横向尺寸规定的，所以活性区域8可以减小，不受光刻技术的细微化界限的制约。
另外，要想有选择地除去纳米线8’中要作为活性区域8发挥功能的部分以外的部分，首先，可对基板的整个面进行使用氯系气体的各向异性蚀刻，之后进行洗净等。
接着，堆积栅极绝缘膜6，然后，像图10(b)所示的那样，形成具有规定栅极形成区域的开口部的抗蚀图形15。栅极绝缘膜6，可以由例如氧化硅、氮化硅或氧化铪之类的绝缘体形成。将用于形成栅极5的电极材料堆积在抗蚀图形15上后，在抗蚀图形15的开口部内，电极材料堆积在应形成栅极5的位置上。之后，通过除去抗蚀图形15，可以剥离(liftoff)由栅极材料构成的膜的不需要部分，形成图11(a)所示的栅极5。接着，通过湿蚀刻，除去存在于第1导电体膜4’和上部电极7上的栅极绝缘膜6的不需要部分。
另外，虽然本实施方式中，通过剥离形成栅极5，但也可以在栅极绝缘膜6上堆积由栅极材料构成的膜，然后，通过对该膜进行回蚀和研磨处理，来形成栅极5。
接着，如图11(b)所示，通过对第1导电体膜4’进行图案形成，来形成作为漏极发挥功能的下部电极4。其后，通过平版印刷术和蚀刻技术，对透明导电膜3进行图案形成，例如像图7所示的那样，加工成像素电极的形状。由于本实施方式中，将上部电极7和栅极5作为掩模来对第1导电体膜4’进行图案形成，所以不需要用于下部电极4的光掩模。只是，也可以准备规定下部电极4的形状的光掩模，将下部电极4图案形成为任意的形状。
如上所述，根据本实施方式的纵向TFT的制造法，在生长纳米线8’之后，不用进行平版印刷工序，就可以对上部电极7“自行对齐地”除去纳米线8’中不需要的部分。因此，可以高精度地控制由纳米线8’构成的活性区域8的位置和形状。此外，由于无需设置掩模定位用的边缘，所以，可以进一步实现细微化。
另外，在生长纳米线8’后，要在其上堆积成为上部电极7的第2导电体膜7’时，由于构成第2导电体膜的导电材料进入到了多个纳米线8’的间隙中，所以无法形成表示半导体特性的活性区域8。与此相对，本实施方式中，在纳米线8’生长之前就形成了上部电极7，所以就避免了这样的问题。
这样，根据本实施方式，沟道长可以不依赖于光刻的精度，因此,本实施方式可以高精度地实现细微的沟道。其结果，可以抑制由于沟道长的偏差而引起的晶体管特性的变动。
图12是示意地表示排列多个本实施方式的TFT的半导体集成电路装置的一部分的截面图。虽然图12中，图示了2种晶体管，但优选的例子中，将多个晶体管集成在同一基板上。图12所示的装置中，没有设置透明导电膜3，各晶体管通过未图示的布线而相互连接。这种半导体集成电路装置，适合使用在例如显示装置的驱动电路等中。
图12所示的2个晶体管，分别具有由掺杂了n型杂质的半导体纳米线构成的n型活性区域13、和由掺杂了p型杂质的半导体纳米线构成的p型活性区域14，它们通过未图示的布线相互连接形成CMOS电路。
(实施方式2)
以下，参照图13至图15，对本发明的纵向场效应晶体管的第2实施方式进行说明。
基本上，图13所示的纵向场效应晶体管，具有与实施方式1的纵向场效应晶体管的结构相同的结构，不同点在于，下部电极4的形状及其图案形成方法的差异。
以下，参照附图，对本实施方式的制造方法进行说明。
首先，如图14(a)所示，在绝缘基板1上，顺序堆积氧化硅膜2、透明导电膜3、成为下部电极4的第1导电体膜4’、绝缘膜9’、和成为上部电极7的第2导电体膜7’。
接着，如图14(b)所示，通过平版印刷术和各向异性蚀刻技术，对第2导电体膜7’、绝缘膜9’和第1导电体膜4’进行图案形成，由此形成上部电极7、电介质部9和下部电极4。在进行该图案形成时，虽然将规定上部电极7的形状和位置的抗蚀图形(未图示)形成在第2导电体膜7’上，但在图案形成结束后，该抗蚀图形被氧系等离子体蚀刻除去。
接着，如图15(a)所示，用湿蚀刻对电介质部9进行侧面蚀刻，形成上部电极7的突出部分7a、7b。通过适当选择用于湿蚀刻的药液和绝缘膜9’的材料，可以在进行上述图案形成时，几乎不将透明导电膜3蚀刻。具体讲就是，优选将透明导电膜3的蚀刻速率控制在下部电极4’的蚀刻的1/10以下。
接着，如图15(b)所示，使用与实施方式1进行的纳米线8’的生长相同的方法来使纳米线8’生长。只是，本实施方式中，对于形状被图案形成为与上部电极7相同的下部电极4的表面，有选择地生长纳米线。因此，透明导电膜3上几乎不生长纳米线8’。如图15(b)所示，虽然也存在从下部电极4的侧面起横向生长的纳米线8’，但由于下部电极4的侧面尺寸(下部电极4的厚度)是50～200nm左右，所以，在下部电极4的侧面上生长的纳米线8’的量就相对较少。此外，上述不需要的纳米线，由于存在于没有被上部电极7覆盖的区域，所以通过进行以上部电极7为掩模的各向异性蚀刻，就可容易地将其去除。这样通过对不需要的纳米线进行蚀刻，可以形成图13所示的结构。之后，只要实施与实施方式1的制造方法相同的制造方法，就可以得到最终的纵向薄膜晶体管。
在堆积成为下部电极4的第1导电体膜4’之后，生长纳米线8’所需要的触媒，可以配置在第1导电体膜4’的上面。这样一来，虽然如图15(a)所示存在于被图案形成的下部电极4的上面，但几乎不存在于其侧面。因此，纳米线8’有选择地生长在下部电极4的上面，并且几乎不生长在下部电极4的侧面，参照图15(b)说明的特别蚀刻也就不需要了。
根据本实施方式的制造方法，可以对上部电极7自行对齐地进行下部电极4的图案形成，所以无需另外准备用于下部电极4的光掩模，此外，也无需用于那种光掩模的掩模定位工序。
(实施方式3)
下面，参照图16，对本发明的纵向场效应晶体管的第3实施方式进行说明。
图16所示的纵向场效应晶体管160与图1所示的纵向场效应晶体管100的不同点在于，圆柱状的栅极150位于电介质部140的中央部。除该点之外，晶体管160与晶体管100具有相同的结构。
上部电极130，隔着电介质部140位于下部电极120之上，具有从电介质部140的上面横向突出的突出部分130a，就这一点而言，与图1的上部电极130同样。但是，图16所示的上部电极130的中央部上，设置有用于将栅极150连接在未图示的布线上的开口部。该开口部，优选在进行构成活性区域110的纳米线110’的生长之前,在进行上部电极130的图案形成时形成。
另外，一个纵向场效应晶体管160，除了图16所示的栅极150之外，可还具备图1所示的栅极150。
以下，参照图17(a)至(c)，对本实施方式的制造方法的一例进行说明。
首先，利用与针对上述实施方式所说明的方法相同的方法，像图17(a)所示的那样，形成上部电极130由电介质部140支承在下部电极120之上的结构。
接着，如图17(b)所示，通过蚀刻上部电极130的中央部，在上部电极130中央形成圆柱状的第1开口部。该开口部可以通过例如公知的平版印刷术和各向异性蚀刻技术形成。蚀刻前，在上部电极130上形成规定开口部的位置和形状的抗蚀图形(未图示)，而该抗蚀图形在蚀刻结束后，通过氧系等离子体蚀刻来除去。
接着，如图17(c)所示，在电介质部140的中央部形成栅极。具体讲就是，通过平版印刷术和蚀刻技术，对电介质部140的中央部进行各向异性蚀刻，在电介质部140的中央形成圆柱状的第2开口部。优选第2开口部的直径设置得比在上部电极130的中央部上形成的第1开口部的直径更小，例如是200nm至400nm左右。
之后，可以通过例如剥离法等，在上述第1和第2开口部中形成圆柱状的栅极150。
在图17(c)所示的工序之后，可以利用与上述实施方式中使用的方法相同的方法，通过将纳米线110’生长在所希望的区域，来形成图16的晶体管160。
(实施方式4)
下面，参照图18，对本发明的纵向场效应晶体管的第4实施方式进行说明。
图18所示的晶体管170与图16所示的晶体管160的不同点在于，晶体管160中，电介质部140作为栅极绝缘膜发挥功能，而本实施方式的晶体管170中，在电介质部140之外还另外具备栅极绝缘膜180。除该点之外，晶体管170与晶体管160实质上具有相同结构。
如图18(a)所示，本实施方式的上部电极130也隔着电介质部140而位于下部电极120之上，具有从电介质部140的上面横向突出的突出部分130a。此外，如图18(b)所示，上部电极130，覆盖着在活性区域110外侧展开的电介质部140的上面。
以下，参照图19(a)至(c)，对本实施方式的制造方法的一例进行说明。
首先，利用与针对上述实施方式所说明的方法相同的方法，像图19(a)所示的那样，形成上部电极130由电介质部140支承在下部电极120之上的结构。只是，加工成具有一张设置有多个圆柱状开口部的绝缘层图形。
接着，如图19(b)所示，顺序堆积栅极绝缘膜180和成为栅极150材料的膜，从而填充圆柱状开口部的内部。这些膜可以通过蒸镀法、溅射法、或CVD法等各种薄膜堆积方法来堆积。
接着，如图19(c)所示，利用回蚀法或研磨法，使栅极150和栅极绝缘膜180中存在于上部电极130上的部分除去·平坦化，将栅极150和栅极绝缘膜180加工成最终的形状。
由于上述的任意实施方式中，都通过VLS法生长纳米线，所以其生长温度可以比低温多晶硅的生长温度更低低。因此，不用使用耐热性高的高价基板，就可以制造出薄膜晶体管。此外，如果可以进一步降低纳米线的生长温度，就可以在塑料基板那样的低融点基板上形成纳米线，有可能实现柔性显示器和有机EL的驱动电路。
另外，由于由VLS法生长的纳米线具有单晶结构，所以可以期待实现高移动度，还可以形成要求高速动作的驱动电路，实现高性能的显示系统(System On Display)。
如上所述，根据本发明，可以在必要的区域中自行对齐地形成由纳米线构成的活性区域。此外，由于沟道长的控制不依赖于平版印刷的精度，所以，本发明可以实现光刻中难以实现的细微的沟道长。此外，由于晶体管采用了纵向结构，所以易于缩小各个晶体管元件的尺寸，提高集成度。
以上的各实施方式中，说明了用纳米线作为线状构造物的晶体管.但也可以用CNT来取代纳米线。
产业上的利用可能性
本发明的纵向场效应晶体管，可以实现高移动度沟道，适用于系统LSI等的逻辑IC。另外，由于纳米线可以低温生长，所以使其生长在玻璃或塑料基板上，适用于显示系统(System On Display)或超薄显示器(sheetdisplay)等。

Claims (23)

1.一种纵向场效应晶体管，具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；
下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；
上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；
栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及，
栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，
所述纵向场效应晶体管还具备：配置在所述上部电极与所述下部电极之间的电介质部，
所述上部电极，隔着所述电介质部位于所述下部电极之上，而且所述上部电极的侧面具有从所述电介质部的上面横向突出的突出部分，
所述活性区域配置在所述上部电极的突出部分的正下方。
2.根据权利要求1所述的纵向场效应晶体管，其特征在于，
所述多个线状构造物的束，分别由生长在所述下部电极上的柱状半导体构成。
3.根据权利要求2所述的纵向场效应晶体管，其特征在于，
所述柱状半导体具有单晶结构。
4.根据权利要求1～3的任一项所述的纵向场效应晶体管，其特征在于，
所述活性区域的外周侧面的位置，与所述上部电极的侧面位置对齐。
5.根据权利要求1～3的任一项所述的纵向场效应晶体管，其特征在于，
所述电介质部，由支承所述上部电极的电绝缘材料形成，
所述上部电极的下面，与所述电介质部或所述活性区域相接触。
6.根据权利要求2所述的纵向场效应晶体管，其特征在于，
所述柱状半导体，含有从硅、锗和碳所构成的群中选择出来的至少1个元素。
7.根据权利要求2所述的纵向场效应晶体管，其特征在于，
所述柱状半导体中，含有对导电型进行规定的掺杂物。
8.根据权利要求1所述的纵向场效应晶体管，其特征在于，
还具备支撑所述下部电极的基板，
所述基板，是半导体基板或SOI基板。
9.一种电子装置，具备基板和所述基板上形成的多个场效应晶体管，
所述多个场效应晶体管的至少1个是纵向场效应晶体管，所述纵向场效应晶体管具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；
下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；
上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；
栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及，
栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，
所述纵向场效应晶体管还具备：配置在所述上部电极与所述下部电极之间的电介质部，
所述上部电极，隔着所述电介质部位于所述下部电极之上，而且所述上部电极的侧面具有从所述电介质部的上面横向突出的突出部分，
所述活性区域配置在所述上部电极的突出部分的正下方。
10.根据权利要求9所述的电子装置，其特征在于，
所述多个场效应晶体管，形成CMOS电路。
11.根据权利要求9所述的电子装置，其特征在于，
其作为大规模集成电路进行动作。
12.根据权利要求9所述的电子装置，其特征在于，
所述基板是玻璃基板或塑料基板。
13.根据权利要求9所述的电子装置，其特征在于，
所述场效应晶体管，在所述基板上按像素被配置成矩阵状，
并且作为显示装置进行动作。
14.一种制造方法，用于制造纵向场效应晶体管，该纵向场效应晶体管具备：活性区域，具有作为使带电粒子移动的沟道区域发挥功能的多个线状构造物的束；下部电极，与所述活性区域的下端连接，且作为源极区域和漏极区域的一方发挥功能；上部电极，与所述活性区域的上端连接，且作为所述源极区域和漏极区域的另一方发挥功能；栅极，控制所述活性区域所包含的线状构造物的束的至少一部分的导电性；以及栅极绝缘膜，配置在所述活性区域与所述栅极之间，并使所述栅极与所述线状构造物的束电绝缘，所述制造方法包括：
工序(A)，形成电介质部被夹在所述上部电极与所述下部电极之间、并且所述上部电极具有从所述电介质部的上面横向突出的突出部分的结构；以及，
工序(B)，从所述下部电极的上面中不存在所述电介质部的区域起开始生长多个线状构造物的束，一直达到所述上部电极中的突出部分的下面。
15.根据权利要求14所述的制造方法，其特征在于，
所述工序(A)，包括：
工序(a1)，形成电介质部被夹在所述上部电极与所述下部电极之间的结构；以及，
工序(a2)，通过侧面蚀刻使所述电介质部的侧面的至少一部分缩进。
16.根据权利要求15所述的制造方法，其特征在于，
所述工序(a2)，包括通过湿蚀刻对所述电介质部的侧面进行蚀刻的工序。
17.根据权利要求14所述的制造方法，其特征在于，
所述工序(A)，包括：
形成用于所述下部电极的第1导电体膜的工序；
将绝缘膜形成在所述第1导电体膜上的工序；
将用于所述上部电极的第2导电体膜形成在所述绝缘膜上的工序；
将规定所述上部电极的位置和形状的掩模层形成在所述第2导电体膜上的工序；
通过蚀刻所述第2导电体膜中没有被所述掩模层覆盖的部分，由所述第2导电体膜形成所述上部电极的工序；
通过蚀刻所述绝缘膜，形成所述电介质部的工序；以及，
通过对所述第1导电体膜进行图案形成，由所述第1导电体膜形成所述下部电极的工序。
18.根据权利要求14所述的制造方法，其特征在于，
所述工序(A)，包括：
形成用于所述下部电极的第1导电体膜的工序；
将绝缘膜形成在所述第1导电体膜上的工序；
将用于所述上部电极的第2导电体膜形成在所述绝缘膜上的工序；
将规定所述上部电极的位置和形状的掩模层形成在所述第2导电体膜上的工序；
通过蚀刻所述第2导电体膜中没有被所述掩模层覆盖的部分，由所述第2导电体膜形成所述上部电极的工序；
通过以所述上部电极为掩模来蚀刻所述绝缘膜，形成所述电介质部的工序。
19.根据权利要求17或18所述的制造方法，其特征在于，
所述绝缘膜，由氧化硅或氮化硅形成。
20.根据权利要求14～18的任一项所述的制造方法，其特征在于，
还包括工序(C)，通过以所述上部电极为掩模进行各向异性蚀刻，有选择地除去所述多个线状构造物中没有被所述上部电极覆盖的部分。
21.根据权利要求14～18的任一项所述的制造方法，其特征在于，
所述工序(B)，包括利用CVD法生长所述线状构造物的工序。
22.根据权利要求21所述的制造方法，其特征在于，
所述工序(A)包括：在堆积所述第1导电体膜之后，使线状构造物生长的触媒附着的工序。
23.根据权利要求21所述的制造方法，其特征在于，
所述工序(A)包括：在堆积所述绝缘膜之后，使线状构造物生长的触媒附着的工序。
CNB2005800017622A 2004-10-04 2005-09-28 纵向场效应晶体管及其制造方法 Expired - Fee Related CN100490180C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004291170 2004-10-04
JP291170/2004 2004-10-04

Publications (2)

Publication Number Publication Date
CN1906771A CN1906771A (zh) 2007-01-31
CN100490180C true CN100490180C (zh) 2009-05-20

Family

ID=34956325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800017622A Expired - Fee Related CN100490180C (zh) 2004-10-04 2005-09-28 纵向场效应晶体管及其制造方法

Country Status (4)

Country Link
US (1) US7586130B2 (zh)
JP (1) JP4568286B2 (zh)
CN (1) CN100490180C (zh)
WO (1) WO2006038504A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574317B1 (ko) * 2004-02-19 2006-04-26 삼성전자주식회사 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법
EP1747577A2 (en) * 2004-04-30 2007-01-31 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US20060281321A1 (en) * 2005-06-13 2006-12-14 Conley John F Jr Nanowire sensor device structures
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
EP2074660A1 (en) 2006-09-04 2009-07-01 Nxp B.V. Control of carbon nanostructure growth in an interconnect structure
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
WO2009023304A2 (en) * 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
EP2019313B1 (en) * 2007-07-25 2015-09-16 Stichting IMEC Nederland Sensor device comprising elongated nanostructures, its use and manufacturing method
KR100900148B1 (ko) * 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
WO2009064842A1 (en) * 2007-11-13 2009-05-22 William Marsh Rice Unvirsity Vertically-stacked electronic devices having conductive carbon films
FR2924108B1 (fr) * 2007-11-28 2010-02-12 Commissariat Energie Atomique Procede d'elaboration, sur un materiau dielectrique, de nanofils en materiaux semi-conducteur connectant deux electrodes
US8563380B2 (en) * 2008-01-07 2013-10-22 Shachar Richter Electric nanodevice and method of manufacturing same
TWI368315B (en) * 2008-08-27 2012-07-11 Nanya Technology Corp Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
US8384007B2 (en) * 2009-10-07 2013-02-26 Zena Technologies, Inc. Nano wire based passive pixel image sensor
KR101579135B1 (ko) * 2008-12-03 2015-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
TWI406419B (zh) * 2009-11-06 2013-08-21 Chunghwa Picture Tubes Ltd 垂直式薄膜電晶體及其製造方法以及包括該垂直式薄膜電晶體之顯示裝置及其製造方法
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
EP2516323B1 (en) * 2009-12-22 2018-11-07 QuNano AB Method for manufacturing a nanowire structure
US8803203B2 (en) 2010-02-26 2014-08-12 Eastman Kodak Company Transistor including reentrant profile
US7923313B1 (en) 2010-02-26 2011-04-12 Eastman Kodak Company Method of making transistor including reentrant profile
MX2012013521A (es) 2010-05-24 2013-04-08 Siluria Technologies Inc Catalizadores de nanoalambre, su preparacion y uso de los mismos.
FR2962595B1 (fr) 2010-07-06 2015-08-07 Commissariat Energie Atomique Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8847226B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including multiple reentrant profiles
US8383469B2 (en) 2011-01-07 2013-02-26 Eastman Kodak Company Producing transistor including reduced channel length
US7985684B1 (en) 2011-01-07 2011-07-26 Eastman Kodak Company Actuating transistor including reduced channel length
US8304347B2 (en) 2011-01-07 2012-11-06 Eastman Kodak Company Actuating transistor including multiple reentrant profiles
US8338291B2 (en) 2011-01-07 2012-12-25 Eastman Kodak Company Producing transistor including multiple reentrant profiles
US8492769B2 (en) 2011-01-07 2013-07-23 Eastman Kodak Company Transistor including multi-layer reentrant profile
US8409937B2 (en) 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
US8847232B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including reduced channel length
US9431400B2 (en) 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
US8669552B2 (en) 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
US8686486B2 (en) * 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8921256B2 (en) 2011-05-24 2014-12-30 Siluria Technologies, Inc. Catalysts for petrochemical catalysis
CN102299260B (zh) * 2011-06-27 2013-12-25 福州华映视讯有限公司 垂直式有机薄膜晶体管的制作方法
US8592909B2 (en) 2011-08-26 2013-11-26 Eastman Kodak Company Transistor including single layer reentrant profile
US8637355B2 (en) 2011-08-26 2014-01-28 Eastman Kodak Company Actuating transistor including single layer reentrant profile
US8617942B2 (en) 2011-08-26 2013-12-31 Eastman Kodak Company Producing transistor including single layer reentrant profile
US8803227B2 (en) 2011-09-29 2014-08-12 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
JP5591784B2 (ja) * 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置
BR112014012795B1 (pt) 2011-11-29 2022-04-12 Siluria Technologies, Inc Material catalítico na forma de uma microesfera prensada, extrusado ou monólito e método para o acoplamento oxidativo de metano
CA2874043C (en) 2012-05-24 2021-09-14 Siluria Technologies, Inc. Catalytic forms and formulations
CN102842601B (zh) * 2012-08-17 2015-05-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法
JP6003460B2 (ja) * 2012-09-24 2016-10-05 株式会社デンソー 縦型トランジスタの製造方法
KR102050561B1 (ko) * 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
EP2969184A4 (en) 2013-03-15 2016-12-21 Siluria Technologies Inc CATALYSTS FOR PETROCHEMICAL CATALYSIS
EP3120387A4 (en) * 2014-03-20 2017-10-25 Skokie Swift Corporation Vertical field effect transistor having a disc shaped gate
US9956544B2 (en) 2014-05-02 2018-05-01 Siluria Technologies, Inc. Heterogeneous catalysts
ES2858512T3 (es) 2014-09-17 2021-09-30 Lummus Technology Inc Catalizadores para acoplamiento oxidativo de metanol y deshidrogenación oxidativa de etano
US9263260B1 (en) 2014-12-16 2016-02-16 International Business Machines Corporation Nanowire field effect transistor with inner and outer gates
US9679965B1 (en) 2015-12-07 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device having a gate all around structure and a method for fabricating the same
US9799655B1 (en) 2016-04-25 2017-10-24 International Business Machines Corporation Flipped vertical field-effect-transistor
US9755073B1 (en) 2016-05-11 2017-09-05 International Business Machines Corporation Fabrication of vertical field effect transistor structure with strained channels
US9917196B1 (en) 2016-10-14 2018-03-13 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
US10396208B2 (en) 2017-01-13 2019-08-27 International Business Machines Corporation Vertical transistors with improved top source/drain junctions
US10332840B2 (en) 2017-03-21 2019-06-25 Macronix International Co., Ltd. Semiconductor device with physically unclonable function (PUF) and apparatus including the same
US10020381B1 (en) * 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
CN107195687B (zh) * 2017-06-07 2019-07-09 京东方科技集团股份有限公司 一种tft及其制作方法、阵列基板、显示面板及显示装置
KR102337408B1 (ko) 2017-09-13 2021-12-10 삼성전자주식회사 수직 채널을 가지는 반도체 소자 및 그 제조 방법
US10121877B1 (en) 2017-09-13 2018-11-06 International Business Machines Corporation Vertical field effect transistor with metallic bottom region
WO2019055027A1 (en) * 2017-09-15 2019-03-21 Intel Corporation THIN-FILM TUNNEL EFFECT TRANSISTORS HAVING A RELATIVELY INCREASED WIDTH
KR102465533B1 (ko) * 2017-11-21 2022-11-11 삼성전자주식회사 수직 채널을 가지는 반도체 소자
US10396151B1 (en) 2018-06-14 2019-08-27 International Business Machines Corporation Vertical field effect transistor with reduced gate to source/drain capacitance
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3583575D1 (de) * 1984-10-17 1991-08-29 Hitachi Ltd Komplementaere halbleiteranordnung.
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
KR100480773B1 (ko) * 2000-01-07 2005-04-06 삼성에스디아이 주식회사 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
EP1129990A1 (en) * 2000-02-25 2001-09-05 Lucent Technologies Inc. Process for controlled growth of carbon nanotubes
US6509586B2 (en) * 2000-03-31 2003-01-21 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
AU8664901A (en) 2000-08-22 2002-03-04 Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP4225716B2 (ja) * 2001-09-11 2009-02-18 富士通株式会社 円筒状多層構造体による半導体装置
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4234348B2 (ja) 2001-09-06 2009-03-04 日本電信電話株式会社 パターン間配線形成法
GB2384008B (en) 2001-12-12 2005-07-20 Electrovac Method of synthesising carbon nano tubes
WO2003050854A2 (en) * 2001-12-12 2003-06-19 The Pennsylvania State University Chemical reactor templates: sacrificial layer fabrication and template use
DE10250868B8 (de) * 2002-10-31 2008-06-26 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
JP4071601B2 (ja) * 2002-11-11 2008-04-02 富士通株式会社 半導体装置
JP4762522B2 (ja) * 2003-10-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7405129B2 (en) * 2004-11-18 2008-07-29 International Business Machines Corporation Device comprising doped nano-component and method of forming the device
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact

Also Published As

Publication number Publication date
WO2006038504A1 (ja) 2006-04-13
JPWO2006038504A1 (ja) 2008-05-15
JP4568286B2 (ja) 2010-10-27
US20060125025A1 (en) 2006-06-15
US7586130B2 (en) 2009-09-08
CN1906771A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
CN100490180C (zh) 纵向场效应晶体管及其制造方法
US7109072B2 (en) Semiconductor material, field effect transistor and manufacturing method thereof
US8471249B2 (en) Carbon field effect transistors having charged monolayers to reduce parasitic resistance
US7714330B2 (en) Si nanowire substrate
CN102683391B (zh) 用于制造并组装可印刷半导体元件的方法和设备
US8053846B2 (en) Field effect transistor (FET) having nano tube and method of manufacturing the FET
WO2009150999A1 (ja) ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
US7892898B2 (en) Method for manufacturing semiconductor apparatus and method for manufacturing electro-optical apparatus
CN100466175C (zh) 形成独立半导体层的方法
US9929238B2 (en) Graphene-containing device having graphene nanopatterns separated by narrow dead zone distance
WO2007148653A1 (ja) 電界効果トランジスタ
WO2011064074A1 (en) Field effect transistor having nanostructure channel
US8658461B2 (en) Self aligned carbide source/drain FET
JP2009164161A (ja) 電界効果トランジスタ
US8178429B1 (en) Nanofabrication using dip pen nanolithography and metal oxide chemical vapor deposition
US7407848B2 (en) Methods of manufacturing semiconductor thin film, electronic device and liquid crystal display device
JP2009218406A (ja) 有機電界効果トランジスタ及びその製造方法
KR100779300B1 (ko) 종형 전계 효과 트랜지스터 및 그 제조 방법
US8022408B2 (en) Crystalline nanowire substrate, method of manufacturing the same, and method of manufacturing thin film transistor using the same
JP2007149917A (ja) 電界効果トランジスタおよびその製造方法
JP2006351716A (ja) 静電誘導型トランジスタ、およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150828

Address after: Tokyo, Japan, Japan

Patentee after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20170928