JP5591784B2 - 配線及び半導体装置 - Google Patents
配線及び半導体装置 Download PDFInfo
- Publication number
- JP5591784B2 JP5591784B2 JP2011258098A JP2011258098A JP5591784B2 JP 5591784 B2 JP5591784 B2 JP 5591784B2 JP 2011258098 A JP2011258098 A JP 2011258098A JP 2011258098 A JP2011258098 A JP 2011258098A JP 5591784 B2 JP5591784 B2 JP 5591784B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- graphene
- film
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dispersion Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Description
以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係る配線を説明する。なお、図面は、グラフェンの成長角度を含め模式的なものであり、図面は、発明の一形態を示すにすぎない。
金属膜2は、単層グラフェンが作成可能な金属膜である。単層グラフェンを作成可能とするために、グラフェンに似た結晶構造を持つ金属であることが好ましい。金属膜2は、金属部3よりも炭素の固溶度が低い金属膜であることが好ましい。
金属膜2の厚さは、特に限定されないが、例えば、0.01μm以上0.1μm以下のものを用いる。基板あとは反対側のグラフェン配線4が形成された金属膜2の面(図1中のA面)の結晶面方位は単層グラフェンの成長の観点から、(111)面が好ましい。
次いで、図1配線について具体的に説明する。なお、図7に実施例1の配線の上面図を示す。図7の配線は、基板1と、基板1上に設けられた第1の膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2の一部の表面に埋め込まれた第2の調整膜6と、第2の調整膜6上に設けられた金属部3と、金属膜2と接続しかつ金属部3上に形成されたグラフェン配線4とを有し、グラフェン配線4が十字方向に形成された形態である。
図8の上面図に示す配線の製造方法について説明する。本実施例の配線は、金属部3が金属膜を縦断するように形成されていること、グラフェン配線4が2方向に幅広く形成されていることが実施例1−1と異なる。
金属部3をCVD法等で形成後、金属膜2の中央部に金属膜2を縦断するような長方形状に残存するようにパターニングを行う。このこと以外は実施例1−1と同様である。
図9の上面図に示す配線の製造方法について説明する。本実施例の配線は、実施例1−1の配線が複数部あり、そのうちの一部に金属部3とグラフェン配線4の一部を覆う低抵抗部材8が形成されていることが実施例1−1と異なる。
図10は、実施形態の配線の一例の断面概念図である。図10の配線は、基板1と、基板1上に設けられた第1の調整膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2の一部の表面に埋め込まれた第2の調整膜6と、第2の調整膜6上に設けられた第1の金属部3Aと、第1の金属部3A上に形成された第2の金属部3と、金属膜2と電気的に接続しかつ金属部3A及び金属部3Bに形成されたグラフェン配線4とを有する。
マスク9を作成し、金属部3のパターニングを行う(図12(A))。次いで、マスク9をサイドエッチングして、マスク9をスリミングする(図12(B))。金属部3の一部が残存するようにエッチングを行う(図12(C))。マスク9を取り除く(図12(D))。金属部3にプラズマ処理または熱処理を行い(図12(E))、図12(F)に示す多段の金属部3A、3Bを作成する。この方法で、段数をさらに増やす場合は、スリミングとエッチングを繰り返し行えばよい。
次いで、図13の断面概念図に示す配線について、具体的に説明する。なお、図14に、その上面図を示す。本実施例は、多くの部位及び工程で実施例1−1と共通するため、共通することに関しては、その説明を省略する。
金属膜上に、SiO2膜10とSiN膜11を順々に成膜して積層する(図15(A))。この絶縁膜は、ALD(Atomic Layer Deposition)などによって、nmオーダーでその膜厚を制御する。次に、RIE(Reactive Ion Etching)により、テーパーがつくようにnmオーダーの階段状構造に加工する(図15(B))。次いで階段状構造上に金属部3を堆積する、そして、多段の金属部3A、3B、3Cが残存するようにエッチングを行い、プラズマまたは加熱処理後に多段グラフェン配線4A、4B、4Cを成長させる。このように、多段のグラフェン配線であっても、1段と同様の成長工程でグラフェンを形成することができる。また、多段であるため、前述のとおり、さらなる低抵抗化が可能となる。
第3の実施形態は、グラフェン配線を有する半導体装置にかかる。
第3の実施形態の、配線層にかかる特徴の一部は、上記第1と第2の実施形態の配線と重複する。なお、配線層の底面と側面はトレンチを基準とする。なお、ファセットの角度は、ファセットと基板とのなす角である。
図16の概念図に示す本実施形態の配線を有する半導体装置は、基板101と、基板101上に形成されたコンタクト層102と、コンタクト層102上に形成された配線層と、配線層上に保護層109とを有する。配線層には、絶縁膜104と105が積層され、これらの絶縁膜を貫通するトレンチが形成されている。トレンチ内に触媒膜(107A、107B)と、グラフェン配線(108A、108B、108C)とを有する。グラフェン配線は、触媒層のファセット111A、111Bから形成されている。トレンチ内の空隙には、絶縁膜あるいは金属膜110が形成されていてもよい。金属膜を形成する場合には、形成した金属膜も配線の電子伝導に寄与するので、より配線抵抗を低減することが出来る。コンタクト層102に基板101の図示しない素子と配線層とを接続する層間配線103が形成されている。層間配線103と触媒膜の間に触媒膜の結晶性を向上させる調整膜(106A、106B)が形成されていてもよい。
半導体装置の製造方法は、トレンチ内に形成されたファセットを有する触媒膜を有する部材に、炭化水素を供給し、600℃以下の温度でグラフェンを成長させることができる。触媒膜のファセットは水素のプラズマ処理または加熱処理等によって形成する。また、触媒膜は、階段状構造の部材をガイドにして階段状構造の触媒膜を形成または触媒膜をエッチングするなどして、触媒膜を階段状構造に加工し、上述したファセット形成の加工を行い、多段のファセットを形成することができる。
図21は実施例3−2の半導体装置である。触媒膜107Aが多段に構成され、一方に4面のファセット111C、111D、111Eと111Fが形成され、広幅側の微細配線内にグラフェン配線108Dが形成され、実施例3−1のような空隙(絶縁膜)が無いこと以外は、実施例3−1と同様である。本実施形態の半導体装置の製造方法は、実施例3−1に、第2の実施形態の多段の金属部を形成する工程を触媒膜107Aの加工に採用すればよい。
図22は実施例3−3の半導体装置である。調整膜106Aと調整膜106Bの側面側が省略されていること以外は、実施例3−2と同様である。本実施形態の半導体装置の製造方法は、実施例3−1において、挟幅側のトレンチの底部にのみ調整膜106Bを形成すること以外は、実施例3−2と同様である。
図23は実施例3−4の半導体装置である。触媒膜107Aの底面に金属膜112Aと、触媒膜107Bの側面に金属膜112Bが、触媒膜の代わりに形成されていること以外は実施例3−2と同様である。金属膜112Aと112Bは、グラフェン配線のグラフェン伸長方向に形成されている。第3の実施形態の金属膜112Aと112Bは第1と第2の実施形態の金属膜と同様であり、第1と第2における金属膜と金属部の関係と、第3の実施形態における金属膜と触媒膜の関係も同様である。
2…金属膜
3…金属部
4…グラフェン配線
5…第1の調整膜
6…第2の調整膜
7…ファセット
8…低抵抗部材
9…マスク
10…絶縁膜
11…絶縁膜
101…基板
102…コンタクト層
103…層間配線
104…絶縁膜
105…絶縁膜
106…調整膜
107…触媒膜
108…グラフェン配線
109…保護膜
110…絶縁膜
111…ファセット
112…金属膜
Claims (22)
- 基板と、
前記基板上に設けられた金属膜と、
前記金属膜上に設けられ、ファセットを有する台形の金属部と、
前記金属部のファセットから成長したグラフェン配線とを有し、
前記グラフェン配線は、前記金属膜と電気的に接続し、
前記金属膜と前記金属部は、異なる金属または合金であることを特徴とする配線。 - 前記金属膜と前記金属部は、Cu、Ni、Co、Fe、Ru、Ti、InとPtからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項1に記載の配線。
- 前記金属部は、前記金属膜よりも炭素固溶度が高いことを特徴とする請求項1または2に記載の配線。
- 前記金属膜は、CuまたはCuを含む合金であることを特徴とする請求項1乃至3のいずれか1項に記載の配線。
- 前記金属部は、Ni、Co、Fe、RuとTiからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項1乃至4のいずれか1項に記載の配線。
- 前記グラフェン配線は、2層以上100層以下の多層グラフェンであることを特徴とする請求項1乃至5のいずれが1項に記載の配線。
- 前記グラフェン配線は、前記金属部のファセットから形成され、
前記ファセットは、(110)面、(100)面のいずれかを含むことを特徴とする請求項1乃至6のいずれか1項に記載の配線。 - 前記ファセットと前記金属膜とのなす角は、20°以上90°未満であることを特徴とする請求項7に記載の配線。
- 前記ファセットと前記金属膜とのなす角は、20°以上70°以下となる面を含むことを特徴とする請求項7または8に記載の配線。
- 前記基板と前記金属膜との間に、第1の調整膜が設けられていることを特徴とする請求項1乃至9のいずれか1項に記載の配線。
- 前記金属膜と前記金属部との間に、第2の調整膜が設けられていることを特徴とする請求項1乃至10のいずれか1項に記載の配線。
- 前記第1と第2の調整膜は、Ti、TiN、TaNであることを特徴とする請求項10または11に記載の配線。
- 前記金属部に形成されたファセットは、多段であることを特徴とする請求項7乃至12のいずれか1項に記載の配線。
- 半導体基板と、
前記半導体基板上に形成され、ファセットを有する台形のコンタクト層と、
前記コンタクト層のファセットから成長したグラフェン配線層と、
前記配線層上に保護層とを有し、
前記配線層にはトレンチが形成され、
前記トレンチ内に触媒膜が形成され、
前記触媒膜にグラフェン配線が形成されていることを特徴とする半導体装置。 - 前記グラフェン配線の配線深さと配線幅の比である配線深さ/配線幅が、0.5以下または2以上のいずれかまたは両方となる配線が形成され、
配線深さ/配線幅が、2以上の配線幅は30nm以下であり、
配線深さ/配線幅が、0.5以下の配線幅は30nmより広いことを特徴とする請求項14に記載の半導体装置。 - 前記触媒膜は、Ni、Co、Fe、RuとTiからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項14または15に記載の半導体装置。
- 前記グラフェン配線は、前記触媒膜のファセットから形成され、
前記ファセットは、(110)面、(100)面のいずれかを含むことを特徴とする請求項14ないし16のいずれか1項に記載の半導体装置。 - 前記ファセットと前記触媒膜とのなす角は、20°以上70°以下となる面を含むことを特徴とする請求項14乃至17のいずれか1項に記載の半導体装置。
- 前記触媒膜に形成されたファセットは、多段であることを特徴とする請求項14乃至18のいずれか1項に記載の半導体装置。
- 前記触媒膜のトレンチの側面または底面に、CuまたはCuを含む合金の金属膜が形成されていることを特徴とする請求項14乃至19のいずれか1項に記載の半導体装置。
- 前記配線深さ/配線幅が、2以上のグラフェン配線は、配線深さ方向に伸展するグラフェンが電気伝導の主たる経路となり、
前記配線深さ/配線幅が、0.5以下のグラフェン配線は、配線幅方向に伸展するグラフェンが電気伝導の主たる経路となることを特徴とする請求項15乃至20のいずれか1項に記載の半導体装置。 - 前記配線深さ/配線幅が、2以上のグラフェン配線と前記配線深さ/配線幅が、0.5以下のグラフェン配線の両配線は、同時形成されたことを特徴とする請求項15乃至21のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258098A JP5591784B2 (ja) | 2011-11-25 | 2011-11-25 | 配線及び半導体装置 |
US13/684,297 US9131611B2 (en) | 2011-11-25 | 2012-11-23 | Wire and semiconductor device |
US14/717,331 US9443805B2 (en) | 2011-11-25 | 2015-05-20 | Wire and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258098A JP5591784B2 (ja) | 2011-11-25 | 2011-11-25 | 配線及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115143A JP2013115143A (ja) | 2013-06-10 |
JP5591784B2 true JP5591784B2 (ja) | 2014-09-17 |
Family
ID=48466087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258098A Active JP5591784B2 (ja) | 2011-11-25 | 2011-11-25 | 配線及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9131611B2 (ja) |
JP (1) | JP5591784B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117851B2 (en) | 2012-09-21 | 2015-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a graphene wire |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140272308A1 (en) * | 2013-03-15 | 2014-09-18 | Solan, LLC | Graphite-Based Devices Incorporating A Graphene Layer With A Bending Angle |
JP5951568B2 (ja) * | 2013-08-29 | 2016-07-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2015138901A (ja) | 2014-01-23 | 2015-07-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN103794298B (zh) * | 2014-01-23 | 2016-05-25 | 中国科学院过程工程研究所 | 一种石墨烯导线的制备方法 |
JP6180977B2 (ja) * | 2014-03-20 | 2017-08-16 | 株式会社東芝 | グラフェン配線及び半導体装置 |
US9337149B2 (en) | 2014-07-29 | 2016-05-10 | Samsung Electronics Co, Ltd. | Semiconductor devices and methods of fabricating the same |
JP6246676B2 (ja) * | 2014-08-20 | 2017-12-13 | 株式会社東芝 | 半導体装置 |
JP2016058621A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
JP2016171245A (ja) | 2015-03-13 | 2016-09-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP6077076B1 (ja) | 2015-09-11 | 2017-02-08 | 株式会社東芝 | グラフェン配線構造及びグラフェン配線構造の作製方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4448356B2 (ja) * | 2004-03-26 | 2010-04-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
WO2006038504A1 (ja) * | 2004-10-04 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 縦型電界効果トランジスタおよびその製造方法 |
JP4555695B2 (ja) * | 2005-01-20 | 2010-10-06 | 富士通株式会社 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
WO2007037343A1 (ja) * | 2005-09-29 | 2007-04-05 | Nu Eco Engineering Co., Ltd. | カーボンナノ構造体を用いたダイオード及び光起電力素子 |
US7776445B2 (en) * | 2007-08-14 | 2010-08-17 | Korea Institute Of Science And Technology | Graphene-diamond hybrid material and method for preparing same using chemical vapor deposition |
JP2009070911A (ja) * | 2007-09-11 | 2009-04-02 | Fujitsu Ltd | 配線構造体、半導体装置および配線構造体の製造方法 |
US20090174435A1 (en) * | 2007-10-01 | 2009-07-09 | University Of Virginia | Monolithically-Integrated Graphene-Nano-Ribbon (GNR) Devices, Interconnects and Circuits |
WO2009088882A2 (en) * | 2007-12-31 | 2009-07-16 | Atomate Corporation | Edge-contacted vertical carbon nanotube transistor |
KR101490111B1 (ko) * | 2008-05-29 | 2015-02-06 | 삼성전자주식회사 | 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자 |
JP5470779B2 (ja) * | 2008-09-03 | 2014-04-16 | 富士通株式会社 | 集積回路装置の製造方法 |
JP2010212619A (ja) | 2009-03-12 | 2010-09-24 | Toshiba Corp | グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子 |
US20100255984A1 (en) * | 2009-04-03 | 2010-10-07 | Brookhaven Science Associates, Llc | Monolayer and/or Few-Layer Graphene On Metal or Metal-Coated Substrates |
US8183086B2 (en) * | 2009-06-16 | 2012-05-22 | Chien-Min Sung | Diamond GaN devices and associated methods |
JP5395542B2 (ja) * | 2009-07-13 | 2014-01-22 | 株式会社東芝 | 半導体装置 |
CN102574688A (zh) * | 2009-07-31 | 2012-07-11 | 麻省理工学院 | 涉及形成碳基纳米管的系统和方法 |
JP5439120B2 (ja) * | 2009-11-02 | 2014-03-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8263843B2 (en) * | 2009-11-06 | 2012-09-11 | The Boeing Company | Graphene nanoplatelet metal matrix |
KR101636442B1 (ko) * | 2009-11-10 | 2016-07-21 | 삼성전자주식회사 | 촉매합금을 이용한 그라핀의 제조방법 |
JP5625399B2 (ja) * | 2010-03-09 | 2014-11-19 | 富士通株式会社 | 電子デバイスの製造方法 |
US8236626B2 (en) * | 2010-04-15 | 2012-08-07 | The Board Of Trustees Of The Leland Stanford Junior University | Narrow graphene nanoribbons from carbon nanotubes |
JP4886884B2 (ja) * | 2010-07-20 | 2012-02-29 | 株式会社神戸製鋼所 | チタン製燃料電池セパレータおよびその製造方法 |
JP2012080005A (ja) * | 2010-10-05 | 2012-04-19 | Toshiba Corp | グラフェン配線およびその製造方法 |
JP5550515B2 (ja) * | 2010-10-05 | 2014-07-16 | 株式会社東芝 | グラフェン配線およびその製造方法 |
US9640802B2 (en) * | 2010-10-26 | 2017-05-02 | Ford Global Technologies, Llc | Catalyst assembly and method of making the same |
US8541769B2 (en) * | 2010-11-09 | 2013-09-24 | International Business Machines Corporation | Formation of a graphene layer on a large substrate |
US8456947B2 (en) * | 2011-03-08 | 2013-06-04 | Micron Technology, Inc. | Integrated circuitry, switches, and methods of selecting memory cells of a memory device |
JP2012199520A (ja) | 2011-03-10 | 2012-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
US9776875B2 (en) * | 2011-10-24 | 2017-10-03 | Src Corporation | Method of manufacturing graphene using metal catalyst |
JP5801221B2 (ja) * | 2012-02-22 | 2015-10-28 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
-
2011
- 2011-11-25 JP JP2011258098A patent/JP5591784B2/ja active Active
-
2012
- 2012-11-23 US US13/684,297 patent/US9131611B2/en active Active
-
2015
- 2015-05-20 US US14/717,331 patent/US9443805B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117851B2 (en) | 2012-09-21 | 2015-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a graphene wire |
US9437716B2 (en) | 2012-09-21 | 2016-09-06 | Kabushiki Kaisha Toshiba | Semiconductor device comprising a graphene wire |
Also Published As
Publication number | Publication date |
---|---|
US9131611B2 (en) | 2015-09-08 |
US9443805B2 (en) | 2016-09-13 |
JP2013115143A (ja) | 2013-06-10 |
US20150255399A1 (en) | 2015-09-10 |
US20130134592A1 (en) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591784B2 (ja) | 配線及び半導体装置 | |
JP5826783B2 (ja) | 半導体装置 | |
TWI672740B (zh) | 用於圖案化的遮罩蝕刻 | |
US9190323B2 (en) | Semiconductor devices with copper interconnects and methods for fabricating same | |
US10410921B2 (en) | Fully self-aligned via | |
US8586474B2 (en) | Method to form a via | |
US10593594B2 (en) | Selectively etched self-aligned via processes | |
TW202002219A (zh) | 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程 | |
US11177174B2 (en) | Selective deposition of carbon films and uses thereof | |
JP2024133059A (ja) | バックエンドオブライン用途のためのルテニウムライナおよびキャップ | |
TWI828985B (zh) | 完全自對準減法蝕刻 | |
US20220093414A1 (en) | Creating different width lines and spaces in a metal layer | |
US9484206B2 (en) | Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same | |
US11384428B2 (en) | Carbon layer covered mask in 3D applications | |
US20220238531A1 (en) | Multicolor Approach To DRAM STI Active Cut Patterning | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
CN114121882A (zh) | 半导体元件及其制备方法 | |
US9941204B2 (en) | III-V compatible anti-fuses | |
JP2007251135A (ja) | 半導体装置およびその製造方法 | |
US20230045140A1 (en) | Barrier Schemes for Metallization Using Manganese and Graphene |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5591784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |