JP2010212619A - グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子 - Google Patents

グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子 Download PDF

Info

Publication number
JP2010212619A
JP2010212619A JP2009059869A JP2009059869A JP2010212619A JP 2010212619 A JP2010212619 A JP 2010212619A JP 2009059869 A JP2009059869 A JP 2009059869A JP 2009059869 A JP2009059869 A JP 2009059869A JP 2010212619 A JP2010212619 A JP 2010212619A
Authority
JP
Japan
Prior art keywords
graphene
plasma
gas
substrate
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059869A
Other languages
English (en)
Inventor
Yuichi Yamazaki
雄一 山崎
Makoto Wada
真 和田
Tadashi Sakai
忠司 酒井
Noriaki Matsunaga
範昭 松永
Hisashi Sakuma
尚志 佐久間
Masayuki Katagiri
雅之 片桐
Mariko Suzuki
真理子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009059869A priority Critical patent/JP2010212619A/ja
Publication of JP2010212619A publication Critical patent/JP2010212619A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】半導体製造プロセスに適するグラフェン構造の作成方法及び作成装置を提供する。
【解決手段】少なくとも水素または希ガスの1種を含む第1のガスから生成する第1プラズマを、基板30に担持された少なくともCo、Ni、Feのいずれかを含む薄膜に供給する第1工程と、炭化水素系ガスを含む第2のガスから、ラジカルを含む第2プラズマを生成し、前記第2プラズマを、前記ラジカル以外の第2プラズマの進入を遮蔽する平板電極4を通して前記ラジカルを前記薄膜に供給する第2工程と、希ガスを含む第3のガスから生成する第3プラズマを、前記薄膜に供給する第3工程とを含む。
【選択図】図1

Description

本発明は、グラフェンの作製方法に係わる。
Si、GaAsなどを用いたデバイスは微細化を進めることで高性能化してきたが、微細化レベルは物理限界に近づいており、これ以上の進展は原理的に難しい状況となっている。
そこで近年、各種の量子ドット、量子細線、ナノ粒子や炭素同素体であるフラーレン、カーボンナノチューブ等のナノ材料をデバイスに応用する研究がさかんに進められている。これらのナノ材料はそのサイズにより様々な量子効果が発現するため、既存材料を凌駕するデバイス性能が実現できるとして期待されている。しかし、サイズがきわめて小さいがゆえにデバイス製造は難しいという問題点がある。
最近、新規炭素材料としてグラフェンが大変注目されている。これはグラファイトをきわめて薄くした材料であり、上記のナノ材料と同様に特異な特性を示すことが知られている。この材料が既存のナノ材料と決定的に異なる点は、その構造が薄膜であることである。これは、従来の半導体プロセスを容易に適用することが可能であり、他のナノ材料と比較してデバイス化への障壁が小さいことを意味している。
現在、いくつかのグラフェン作製方法が知られている。炭化シリコン(SiC)を1200℃以上の超高温で熱処理することで表面をグラフェン化する方法は基礎研究でよく用いられている(例えば、特許文献1)。その他には、高温(700℃以上)のNi基板にショウノウを吹き付けることで基板表面にグラフェンを作製する方法(例えば、特許文献2)、化学的修飾により層間に他物質を挿入することで層を剥離する方法(例えば、特許文献3)などがある。しかしいずれの方法も、大面積化、大量生産等の半導体デバイス作製に不可欠の要素をすべて満足することは難しい。さらに最近、熱CVD法を用いてグラフェン/カーボンナノチューブ複合構造を作製する方法が提案された(例えば、非特許文献1)。この方法では大面積にグラフェンを作製することが可能であるが、作製下限温度は510℃と他の方法よりも低いものの、まだ半導体プロセスとの親和性を考慮すると温度が高いという課題が残る。以上のように、従来のグラフェン作製方法では、大面積化、大量生産、デバイス化等が困難な状況であり、また半導体プロセスとの親和性を高めるためには作製温度を400℃以下にすることが望まれ、これらの課題を解決できるグラフェン作製方法が求められる。
特開2007−335522号公報 特開2008−50228号公報 特開2004−224579号公報
Applied Physics Express 1 (2008) 074003
本発明は、半導体製造プロセスに適するグラフェン構造を提供することを目的とするものである。
上記課題を解決するために、本発明では、少なくとも水素または希ガスの1種を含む第1のガスから生成する第1プラズマを、基板に担持された少なくともCo、Ni、Feのいずれかを含む薄膜に供給する第1工程と、炭化水素系ガスを含む第2のガスからラジカルを含む第2プラズマを生成し、前記第2プラズマを、前記ラジカル以外の第2プラズマの進入を遮蔽する平板電極を通して前記ラジカルを前記薄膜に供給する第2工程と、希ガスを含む第3のガスから生成する第3プラズマを、前記薄膜に供給する第3工程と、を含むことを特徴とする。
本発明により、400℃以下で、Si等の大面積基板上に平坦性の高いグラフェンを作製することができるため、大量生産に貢献できるうえ、半導体プロセスとの親和性も高い。また、パターン化した金属薄膜を用いることでデバイス化も容易になるという利点がある。このため従来の半導体デバイスとグラフェンデバイスの複合化が期待できる。
第1の実施の形態にかかるグラフェン作製装置の構成を示す断面図である。 第1の実施の形態にかかる成長基板及びグラフェンの断面図である。 第2の実施の形態にかかる成長基板及びグラフェンの断面図である。 第3の実施の形態にかかる成長基板及びグラフェンの断面図である。 第4の実施の形態にかかるグラフェントランジスタの製造プロセスを示す図である。 第1の実施の形態で作成されたグラフェンの電子顕微鏡写真である。
以下、図面を元に本発明について説明する。
本発明の第1の実施形態は、図1のCVD装置を使用する実施形態である。
図1は、第1の実施の形態にかかるグラフェン作製装置の構成を示す断面図である。グラフェン作製装置1は、プラズマCVD法により、成長基板上にグラフェンを作製する。本明細書に記載のグラフェンは、炭素原子のハニカム構造を基本要素とする2次元シートであり、その厚さは1〜10原子層程度である。グラフェン作製装置1は、プラズマ生成部2および、成長基板保持部3を備えて構成されている。
プラズマ生成部2は、プラズマを生成する。プラズマ生成部2は、パルス電源6、ガス導入口7、上部電極8、下部電極9、平板電極部4および平板電極用電源5を備えて構成されている。パルス電源6は、プラズマ生成に用いるパルス電圧を発生する。パルス電源6は、パルスの高い尖頭値でプラズマを間歇的に生成するため、プラズマ生成に必要な電力は他の種類の電源より少なくなる。ガス導入口7は、放電ガスをグラフェン作製装置1内に導入する。放電ガスは、例えば、グラフェンの原料となる炭素系ガスとしてメタン、キャリアガスとして水素、および必要に応じて励起促進効果を有する希ガスとしてアルゴンを適当な割合で混合した混合ガスを使用する。なお、使用するガスの種類はこれに限られず、炭素系ガスとしてアセチレンを使用してもよく、希ガスとしてヘリウムを使用してもよい。
上部電極8は、パルス電源6からのパルス電圧を下部電極9との間に印加するとともに、ガス導入口7から導入された放電ガスを放出する。上部電極8には、ガス導入口7とつながっている多数の孔(図示せず)が設けられており、ガス導入口7からの放電ガスを上部電極8の全領域から均一に放出することができる。そして、上部電極8と下部電極9との間で、放電ガスからプラズマ10が生成される。また、パルス電源6を平板電極4に接続することにより、成長基板の直上でプラズマ10を生成する場合もできる。なお、プラズマ10は、電荷を有する各種イオン、電気的に中性だが反応性に富むラジカル、および原子から解離した電子からなる。
下部電極9は、上部電極8との間にパルス電圧を印加する。下部電極9は、メッシュ(グリッド)形状をしており、生成されたプラズマ10は、メッシュの孔(開口部)を通じて、平板電極部4へ送られる。なお、下部電極9は、通常接地されるが、正または負のDC電位を印加し、プラズマ10の状態を制御してもよい。
平板電極4は、プラズマ10を構成するイオン、ラジカル、および電子のうち、イオンと電子とを遮蔽するため、プラズマ生成部2と成長基板保持部3の間に配置される。平板電極用電源5は、平板電極4にバイアスを印加する電源である。より強いプラズマを成長基板に照射したい場合は、パルス電源6を平板電極4に接続して成長基板直上でプラズマを生成する。この場合イオンと電子は取り除かれることなく成長基板に照射される。
成長基板保持部3は、成長基板30の表面にグラフェンを気相成長させることによりグラフェン34を作製する。成長基板保持部3は、基板ステージ40と基板上下移動機構50を備えて構成されている。基板ステージ40は、成長基板30を戴置する台であり、加熱機構(図示せず)を備えており、成長基板30を適当な温度まで加熱することができるようになっている。なお、基板ステージ40は基板上下移動機構50により移動可能で、プラズマ生成源の近くに移動させるほどより強いプラズマを照射することになるため、より精密な照射量制御が可能である。
図2のように成長基板30は、基板31上に、下地層32、触媒層33の順に堆積したものを用いる。本実施形態では、基板31の材料としてSi、下地層32の材料としてTaN、触媒層33の材料としてCoをそれぞれ用いた。基板31はSiに限らず、GaAs、ガラス等、グラフェン作製温度に耐性を有する材料であれば特に問題はない。また、それらの材料に何らかの膜構造やデバイス構造をあらかじめ作製した基板を用いてもよい。グラフェン作製を容易にするために下地層32を挿入する方が望ましいが、無くてもよい。代表的な下地層材料としてはTaN、TiN、Ta、Tiなどが挙げられる。触媒層33にはCo、Ni、Feなどの単体金属、または少なくともそれらのいずれかを含む合金が好ましい。本実施的では、例えば、Si基板上に、下地層としてCoを5nm、触媒層としてTaNを10nm堆積した。
グラフェン作製にはプラズマCVDによる多段階成長法を用いる。最初に、触媒層の還元、微粒子への凝集抑制および平坦化を目的としたプラズマ処理を行う。放電ガスとしては水素または希ガスが好ましいが、どちらかまたは両方を含んだ混合ガスでもよい。処理温度はできるだけ低い方が効果は高く、室温で行うのが望ましい。この工程に用いるプラズマは比較的強いほうが好ましく、高パワーリモートプラズマやプラズマに曝露させるほうがより効果が高まる。例えば、上部電極8と下部電極9の間で生成された水素プラズマ10(5Torr)を25℃で5分間、成長基板に対し照射する。電源にはパルス電源6を用い、設定はパルス周波数10kHz、パルス幅1us、電圧±700Vである。
次にグラフェン作製を行う。放電ガスは炭化水素系ガスまたはその混合ガスを用いる。(メタン、エチレン、アセチレン、一酸化炭素、アルコールガス及びこれらのガスの少なくとも1種を含む混合ガスから選ばれたもの)処理温度は200℃以上であれば良い。より好ましくは、300℃〜500℃の範囲内である。本処理ではイオン、電子を除去しラジカルのみを成長基板に供給することが重要であることから、非常に弱いプラズマをリモート化して用いるのが望ましい。さらにイオン、電子を除去するために、平板電極4に電圧を印加するのが効果的である。印加電圧は0〜±100V程度が好ましい。例えば、上部電極8と下部電極9の間で生成されたプラズマ10(5Torr)を400℃で1分間、基板に対し照射する。電源にはパルス電源6を用い、設定はパルス周波数8kHz、パルス幅0.8us、電圧±700Vである。プラズマパワーを下げるために直列抵抗5kΩを接続する。成長基板上部の平板電極4には平板電極用電源5を用いて−25Vを印加する。
最後に、グラフェン層良質化のためのプラズマ処理を行う。放電ガスは希ガスを用いるのが好ましい。処理温度はグラフェン作製工程とほぼ同温度が望ましいが、200℃以上であれば良い。この処理は比較的弱いプラズマが好ましいので、リモートプラズマを使用するのがよい。例えば、上部電極8と下部電極9の間で生成されたアルゴンプラズマ(5Torr)を400℃で5分間、成長基板に対して照射する。電源にはパルス電源6を用い、設定はパルス周波数8kHz、パルス幅0.8us、電圧±700Vである。本実施形態では、以上の処理により、図6に示すように、1〜10層のグラフェン層を400℃以下という低温で得ることができる。
本発明の第2の実施形態を図3で示しながら説明する。基板31の上に積層された下地層32および触媒層33は、絶縁膜35によりパターンニングされる。絶縁膜35はSiO2等を用いることができる。これにより、グラフェン34を選択的に作製することができる。
本発明の第3の実施形態では、図4に示すように、第1の実施形態を用いて作製したグラフェン34の上に絶縁膜36および金属、半導体、磁性体等の薄膜37を作製し、微細加工技術を用いてパターニングおよびエッチングすることで得られる構造である。なお、膜構成はこれに限らず、積層順、他の膜を追加、繰り返し構造、など様々な構成をとることができる。このような構造は例えば磁性デバイスとして用いることができる。
本発明の第4の実施形態では、第1の実施形態で作製したグラフェンを一部浮遊状態とし、これを用いてグラフェントランジスタを作製したものである。図5に示すように、第1の実施形態と同様に、基板31に下地層32、触媒層33を堆積した成長基板上に、第1の実施形態で示した多段階成長法によりグラフェンを作製する(a)。浮遊状態を作製しやすくするために触媒層/下地層を厚くしておく。基板31には絶縁性の材料を用いる。次にリソグラフィによりグラフェン層34、触媒層33及び下地層32を素子分離する(b)。いずれの層の除去も、ドライエッチングを用いれば容易に可能である。このときグラフェン層34のみは触媒層33及び下地層32よりも一回り小さくなるように2段階の処理を行う。さらに、グラフェンを浮遊状態とするためにリソグラフィによりマスクを作製し、ウェットエッチングにより触媒層と下地層を取り除く(c)。最後に、ゲート絶縁膜を形成し、ゲート、ソースおよびドレイン電極作製を行う。これによりグラフェントランジスタを作製することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1・・・グラフェン作製装置
2・・・プラズマ生成部
3・・・成長基板保持部
4・・・平板電極
5・・・平板電極用電源

6・・・パルス電源
7・・・ガス導入口
8・・・上部電極
9・・・下部電極
10・・・プラズマ
30・・・成長基板
31・・・Si基板
32・・・下地層
33・・・触媒層
34・・・グラフェン
35、36・・・絶縁膜
37・・・金属、半導体、磁性膜等
40・・・基板ステージ
50・・・基板上下移動機構

Claims (7)

  1. 少なくとも水素または希ガスの1種を含む第1のガスから生成する第1プラズマを、基板に担持された少なくともCo、Ni、Feのいずれかを含む薄膜に供給する第1工程と、
    炭化水素系ガスを含む第2のガスから、ラジカルを含む第2プラズマを生成し、前記第2プラズマを、前記ラジカル以外の第2プラズマの進入を遮蔽する平板電極を通して前記ラジカルを前記薄膜に供給する第2工程と、
    希ガスを含む第3のガスから生成する第3プラズマを、前記薄膜に供給する第3工程と、
    を含むことを特徴とするグラフェンの作製方法。
  2. 前記第1または第3プラズマを、前記平板電極において生成すること
    を特徴とする請求項1に記載のグラフェンの作製方法。
  3. 前記第2及び第3工程は、200℃以上の温度で行うこと、
    を特徴とする請求項1または請求項2に記載のグラフェンの作製方法。
  4. 請求項1乃至請求項3のいずれ1項に記載のグラフェンの作製方法により作製されたグラフェン。
  5. 前記グラフェンが、グラファイト膜1〜10層からなることを特徴とする請求項4に記載のグラフェン。
  6. 請求項4または請求項5に記載のグラフェンを用いて作製された半導体素子。
  7. ガスからイオン、ラジカル、および電子からなるプラズマを生成するプラズマ生成手段と、
    前記プラズマからグラフェンを作製するグラフェン作製手段と、
    前記プラズマ生成手段と前記グラフェン作製手段との間に設けられ、前記イオンおよび前記電子の前記グラフェン作製手段への進入を防止する平板電極手段と、
    前記平板電極手段に電圧を印加するバイアス印加手段と、を備え、
    前記グラフェン作製手段は、前記プラズマを、基板に担持された少なくともCo、Ni、Feのいずれかを含む薄膜に供給することを特徴とするグラフェン作製装置。
JP2009059869A 2009-03-12 2009-03-12 グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子 Pending JP2010212619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009059869A JP2010212619A (ja) 2009-03-12 2009-03-12 グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009059869A JP2010212619A (ja) 2009-03-12 2009-03-12 グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子

Publications (1)

Publication Number Publication Date
JP2010212619A true JP2010212619A (ja) 2010-09-24

Family

ID=42972462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059869A Pending JP2010212619A (ja) 2009-03-12 2009-03-12 グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子

Country Status (1)

Country Link
JP (1) JP2010212619A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP2012080014A (ja) * 2010-10-05 2012-04-19 Toshiba Corp 装置
US8169085B2 (en) 2009-11-02 2012-05-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US8358008B2 (en) 2009-07-13 2013-01-22 Kabushiki Kaisha Toshiba Semiconductor device
WO2013028685A2 (en) 2011-08-23 2013-02-28 Micron Technology, Inc. Semiconductor device structures including vertical transistor devices, arrays of vertical transistor devices, and methods of fabrication
JP2013051335A (ja) * 2011-08-31 2013-03-14 Saitama Univ 光誘起電荷分離素子、光電池及びそれらの製造方法
CN103019493A (zh) * 2012-12-24 2013-04-03 无锡力合光电石墨烯应用研发中心有限公司 一种用于电容式触摸屏的电极结构及其制备方法
KR20130132102A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
WO2014192956A1 (ja) * 2013-05-29 2014-12-04 東京エレクトロン株式会社 グラフェンの生成方法
US9000591B2 (en) 2012-03-26 2015-04-07 Kabushiki Kaisha Toshiba Conductive film and semiconductor device
JP2015510489A (ja) * 2012-02-24 2015-04-09 カリフォルニア インスティチュート オブ テクノロジー グラフェン形成のための方法およびシステム
US9131611B2 (en) 2011-11-25 2015-09-08 Kabushiki Kaisha Toshiba Wire and semiconductor device
WO2016006818A1 (ko) * 2014-07-07 2016-01-14 재단법인 나노기반소프트일렉트로닉스연구단 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
KR20160016804A (ko) 2013-06-03 2016-02-15 도쿄엘렉트론가부시키가이샤 유기 반도체막, 그 제조 방법 및 트랜지스터 구조
US10738377B2 (en) 2015-09-02 2020-08-11 Tokyo Electron Limited Method for manufacturing graphene and apparatus for manufacturing graphene
WO2021195995A1 (zh) * 2020-03-31 2021-10-07 常州机电职业技术学院 一种介质阻挡放电石墨烯制备装置及制备方法
WO2022150272A1 (en) * 2021-01-06 2022-07-14 Applied Materials, Inc. Low temperature graphene growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000119844A (ja) * 1998-10-12 2000-04-25 Univ Houston 基板上への炭素被膜形成方法
JP2004189533A (ja) * 2002-12-11 2004-07-08 Jfe Engineering Kk カーボンナノチューブ
JP2007063034A (ja) * 2005-08-29 2007-03-15 Sony Corp 線状炭素材料の製造方法及び機能デバイスの製造方法
JP2007073715A (ja) * 2005-09-06 2007-03-22 Univ Nagoya カーボンナノウォールを用いた電子素子
JP2008038164A (ja) * 2006-08-02 2008-02-21 Ulvac Japan Ltd プラズマcvd装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000119844A (ja) * 1998-10-12 2000-04-25 Univ Houston 基板上への炭素被膜形成方法
JP2004189533A (ja) * 2002-12-11 2004-07-08 Jfe Engineering Kk カーボンナノチューブ
JP2007063034A (ja) * 2005-08-29 2007-03-15 Sony Corp 線状炭素材料の製造方法及び機能デバイスの製造方法
JP2007073715A (ja) * 2005-09-06 2007-03-22 Univ Nagoya カーボンナノウォールを用いた電子素子
JP2008038164A (ja) * 2006-08-02 2008-02-21 Ulvac Japan Ltd プラズマcvd装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358008B2 (en) 2009-07-13 2013-01-22 Kabushiki Kaisha Toshiba Semiconductor device
US8169085B2 (en) 2009-11-02 2012-05-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2012080014A (ja) * 2010-10-05 2012-04-19 Toshiba Corp 装置
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
US9159615B2 (en) 2010-10-05 2015-10-13 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same
EP2748856A4 (en) * 2011-08-23 2015-07-29 Micron Technology Inc SEMICONDUCTOR COMPONENT STRUCTURES USING VERTICAL TRANSISTORS, VERTICAL TRANSISTORS OR MANUFACTURING METHODS
WO2013028685A2 (en) 2011-08-23 2013-02-28 Micron Technology, Inc. Semiconductor device structures including vertical transistor devices, arrays of vertical transistor devices, and methods of fabrication
US9356155B2 (en) 2011-08-23 2016-05-31 Micron Technology, Inc. Semiconductor device structures and arrays of vertical transistor devices
US10002935B2 (en) 2011-08-23 2018-06-19 Micron Technology, Inc. Semiconductor devices and structures and methods of formation
US10446692B2 (en) 2011-08-23 2019-10-15 Micron Technology, Inc. Semiconductor devices and structures
US11652173B2 (en) 2011-08-23 2023-05-16 Micron Technology, Inc. Methods of forming a semiconductor device comprising a channel material
US11011647B2 (en) 2011-08-23 2021-05-18 Micron Technology, Inc. Semiconductor devices comprising channel materials
JP2013051335A (ja) * 2011-08-31 2013-03-14 Saitama Univ 光誘起電荷分離素子、光電池及びそれらの製造方法
US9131611B2 (en) 2011-11-25 2015-09-08 Kabushiki Kaisha Toshiba Wire and semiconductor device
US9443805B2 (en) 2011-11-25 2016-09-13 Kabushiki Kaisha Toshiba Wire and semiconductor device
JP2015510489A (ja) * 2012-02-24 2015-04-09 カリフォルニア インスティチュート オブ テクノロジー グラフェン形成のための方法およびシステム
US9117823B2 (en) 2012-03-26 2015-08-25 Kabushiki Kaisha Toshiba Conductive film and semiconductor device
US9000591B2 (en) 2012-03-26 2015-04-07 Kabushiki Kaisha Toshiba Conductive film and semiconductor device
KR20130132102A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
KR101915194B1 (ko) 2012-05-25 2018-11-05 한화에어로스페이스 주식회사 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
CN103019493A (zh) * 2012-12-24 2013-04-03 无锡力合光电石墨烯应用研发中心有限公司 一种用于电容式触摸屏的电极结构及其制备方法
JP2014231455A (ja) * 2013-05-29 2014-12-11 東京エレクトロン株式会社 グラフェンの生成方法
KR20160011638A (ko) 2013-05-29 2016-02-01 도쿄엘렉트론가부시키가이샤 그래핀의 생성 방법
US9822009B2 (en) 2013-05-29 2017-11-21 Tokyo Electron Limited Method for producing graphene
WO2014192956A1 (ja) * 2013-05-29 2014-12-04 東京エレクトロン株式会社 グラフェンの生成方法
KR102220272B1 (ko) 2013-05-29 2021-02-24 도쿄엘렉트론가부시키가이샤 그래핀의 생성 방법
KR20160016804A (ko) 2013-06-03 2016-02-15 도쿄엘렉트론가부시키가이샤 유기 반도체막, 그 제조 방법 및 트랜지스터 구조
CN106536406B (zh) * 2014-07-07 2019-11-12 纳米基盘柔软电子素子研究团 生产具有受控层数的石墨烯的方法以及利用该石墨烯制造电子器件的方法
CN106536406A (zh) * 2014-07-07 2017-03-22 纳米基盘柔软电子素子研究团 生产具有受控层数的石墨烯的方法以及利用该石墨烯制造电子器件的方法
US10023469B2 (en) 2014-07-07 2018-07-17 Center For Advanced Soft Electronics Method for producing graphene with controlled number of layers, and method for manufacturing electronic device using same
WO2016006818A1 (ko) * 2014-07-07 2016-01-14 재단법인 나노기반소프트일렉트로닉스연구단 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
KR101614322B1 (ko) 2014-07-07 2016-04-21 재단법인 나노기반소프트일렉트로닉스연구단 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
US10738377B2 (en) 2015-09-02 2020-08-11 Tokyo Electron Limited Method for manufacturing graphene and apparatus for manufacturing graphene
WO2021195995A1 (zh) * 2020-03-31 2021-10-07 常州机电职业技术学院 一种介质阻挡放电石墨烯制备装置及制备方法
WO2022150272A1 (en) * 2021-01-06 2022-07-14 Applied Materials, Inc. Low temperature graphene growth
US11515163B2 (en) 2021-01-06 2022-11-29 Applied Materials, Inc. Low temperature graphene growth

Similar Documents

Publication Publication Date Title
JP2010212619A (ja) グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
Wang et al. Low-temperature plasma synthesis of carbon nanotubes and graphene based materials and their fuel cell applications
US10696554B2 (en) Nanoparticle modification and perforation of graphene
Levchenko et al. Low-temperature plasmas in carbon nanostructure synthesis
TWI452009B (zh) 石墨烯奈米窄帶的製備方法
CN103718296B (zh) 石墨烯纳米网的制造方法和半导体装置的制造方法
US20030129305A1 (en) Two-dimensional nano-sized structures and apparatus and methods for their preparation
JP4799623B2 (ja) カーボンナノチューブ成長方法
JP2007145634A (ja) 二層カーボンナノチューブおよび配向二層カーボンナノチューブ・バルク構造体ならびにそれらの製造方法・装置および用途
JP2005350342A (ja) カーボンナノチューブの作製方法及びその方法を実施するプラズマcvd装置
Seah et al. Mechanisms of graphene fabrication through plasma-induced layer-by-layer thinning
KR20060047705A (ko) 카본 나노 튜브의 제작 방법 및 그 방법을 실시하는플라즈마 화학기상증착 장치
TWI426048B (zh) 石墨烯奈米窄帶的製備方法
JP4984498B2 (ja) 機能素子及びその製造方法
US8398927B2 (en) Carbon nanotube manufacturing apparatus, carbon nanotube manufacturing method, and radical producing apparatus
JP5339496B2 (ja) カーボンナノウォールの製造方法
Wang et al. Formation and electron field emission of graphene films grown by hot filament chemical vapor deposition
JP2010037128A (ja) グラファイト膜製造方法
JP2007051041A (ja) カーボンナノチューブの製造方法、その製造方法により製造されるカーボンナノチューブ、及びカーボンナノチューブ製造用触媒
TWI427032B (zh) 石墨烯奈米窄帶的製備方法
Lim et al. Effect of oxidation on electronic and geometric properties of carbon nanotubes
Zheng et al. Nitrogen-doped few-layer graphene grown vertically on a Cu substrate via C60/nitrogen microwave plasma and its field emission properties
JP4975289B2 (ja) カーボンナノウォールを用いた電子素子
US8198794B2 (en) Device having aligned carbon nanotube
JP2010064909A (ja) ダイヤモンドの表層加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

RD02 Notification of acceptance of power of attorney

Effective date: 20111125

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20111205

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A977 Report on retrieval

Effective date: 20120209

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Effective date: 20120928

Free format text: JAPANESE INTERMEDIATE CODE: A02