JP2013115143A - 配線及び半導体装置 - Google Patents

配線及び半導体装置 Download PDF

Info

Publication number
JP2013115143A
JP2013115143A JP2011258098A JP2011258098A JP2013115143A JP 2013115143 A JP2013115143 A JP 2013115143A JP 2011258098 A JP2011258098 A JP 2011258098A JP 2011258098 A JP2011258098 A JP 2011258098A JP 2013115143 A JP2013115143 A JP 2013115143A
Authority
JP
Japan
Prior art keywords
wiring
graphene
metal
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011258098A
Other languages
English (en)
Other versions
JP5591784B2 (ja
Inventor
Yuichi Yamazaki
雄一 山崎
Makoto Wada
真 和田
Masayuki Kitamura
政幸 北村
Tadashi Sakai
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011258098A priority Critical patent/JP5591784B2/ja
Priority to US13/684,297 priority patent/US9131611B2/en
Publication of JP2013115143A publication Critical patent/JP2013115143A/ja
Application granted granted Critical
Publication of JP5591784B2 publication Critical patent/JP5591784B2/ja
Priority to US14/717,331 priority patent/US9443805B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53276Conductive materials containing carbon, e.g. fullerenes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dispersion Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】実施形態は、多層グラフェンの配線及び多層グラフェン配線を有する半導体装置を提供することを目的とする。
【解決手段】実施形態にかかる配線は、基板と、基板上に設けられた金属膜と、記金属膜上に設けられた金属部と、金属部に形成されたグラフェン配線とを有し、前記グラフェン配線は、前記金属膜と電気的に接続し、金属膜と金属部は、異なる金属または合金であることを特徴とする。
【選択図】 図1

Description

実施形態は、配線及び半導体装置に関する。
最先端デバイスに用いられる微細化・薄膜化された金属配線では、その配線幅ならびにその配線高さが、伝導電子の平均自由行程に近づくことに伴い、電子の界面非弾性散乱による電気抵抗率の上昇が顕著となる。例えば最先端デバイスの低抵抗配線材料として用いられる銅(Cu)においては、伝導電子の平均自由行程は約40nmであり、配線幅・配線高さが40nmに近づくにつれて電気抵抗率は上昇し、さらに配線幅・配線高さが伝導電子の平均自由行程以下の寸法になる時、電気抵抗率上昇はより顕著になる
多層配線を流れる信号遅延(RC遅延)がLSI性能低下の大きな要因となるため、出来る限り配線抵抗の上昇を抑制したいが、微細化に伴う金属配線の電気抵抗率上昇は不可避な問題であり、本質的な解決には配線材料の代替が必要である。金属配線における配線抵抗は、金属の電気抵抗率とその配線長により決定されるので、RC遅延は特に配線長が長い配線ほど深刻となる。
特開2010−212619号公報
実施形態は、多層グラフェンの配線及び多層グラフェン配線を有する半導体装置を提供することを目的とする。
実施形態にかかる配線は、基板と、基板上に設けられた金属膜と、金属膜上に設けられた金属部と、金属部に形成されたグラフェン配線とを有し、グラフェン配線は、金属膜と電気的に接続し、金属膜と金属部は、異なる金属または合金であることを特徴とする。
実施形態にかかる半導体装置は、半導体基板と、半導体基板上に形成されたコンタクト層と、コンタクト層上に形成された配線層と、配線層上に保護層とを有し、配線層にはトレンチが形成され、トレンチ内に触媒膜が形成され、触媒膜にグラフェン配線が形成されていることを特徴とする。
図1は、第1の実施形態の配線の断面概念図である。 図2は、第1の実施形態の配線の一部の概念図である。 図3は、第1の実施形態の配線の一部の概念図である。 図4は、グラフェン配線のTEM画像である。 図5は、グラフェン配線のTEM画像である。 図6は、配線のTEM画像である。 図7は、実施例1−1の配線の上面概念図である。 図8は、実施例1−2の配線の上面概念図である。 図9は、実施例1−3の配線の上面概念図である。 図10は、第2の実施形態の配線の断面概念図である。 図11は、第2の実施形態の配線の一部の概念図である。 図12は、第2の実施形態の配線の工程断面図である。 図13は、第2の実施形態の配線の断面概念図である。 図14は、第2の実施形態の配線の上面概念図である。 図15は、第2の実施形態の配線の工程断面図である。 図16は、第3の実施形態の配線を有する半導体装置の断面概念図である。 図17は、第3の実施形態の配線を有する半導体装置の工程断面図である。 図18は、第3の実施形態の配線を有する半導体装置の工程断面図である。 図19は、第3の実施形態の配線を有する半導体装置の工程断面図である。 図20は、グラフェン配線のTEM画像である。 図21は、第3の実施形態の配線を有する半導体装置の断面概念図である。 図22は、第3の実施形態の配線を有する半導体装置の断面概念図である。 図23は、第3の実施形態の配線を有する半導体装置の断面概念図である。
(第1の実施形態)
以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係る配線を説明する。なお、図面は、グラフェンの成長角度を含め模式的なものであり、図面は、発明の一形態を示すにすぎない。
図1は、実施形態の配線の一例の断面概念図である。実施形態の配線は、例えば半導体装置の配線である。図1の配線は、基板1と、基板1上に設けられた第1の調整膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2の一部の表面に埋め込まれた第2の調整膜6と、第2の調整膜6上に設けられた金属部3と、金属部3に形成されたグラフェン配線4とを有する。グラフェン配線4は金属膜2と電気的に接続する。金属膜2と金属部3は、異なる金属または合金である。
基板は、半導体装置等の基板である。
金属膜2は、単層グラフェンが作成可能な金属膜である。単層グラフェンを作成可能とするために、グラフェンに似た結晶構造を持つ金属であることが好ましい。金属膜2は、金属部3よりも炭素の固溶度が低い金属膜であることが好ましい。
一方、金属部3は、多層グラフェンが作成可能な金属膜である。多層グラフェンを作成可能とするために、金属部3は、金属膜2よりも炭素の固溶度が高い金属膜であることが好ましい。ここで、炭素の固溶度とは、金属または合金に対する炭素の固溶する量によって定まる。炭素が金属内に固溶し易いと、多層グラフェンの製造に好適である。一方、炭素が金属内に固溶しにくいと、単層グラフェンの製造に好適である。単層グラフェンの製造に好適な材料は、グラフェンの大面積化に貢献する。大面積のグラフェンは、そのドメインサイズも大きくなるため配線の低抵抗化に寄与するとともに信頼性も向上する。固溶度が低いと、金属表面で1層目のグラフェンが作成されると、金属膜への炭素の供給が断たれるために自動的に成長が停止する。固溶度が高いと、1層目のグラフェンが作成されても金属内に多くの残留している炭素によって2層目以降のグラフェンが作製されるため、多層のグラフェン成長が容易である。
グラフェン配線4の作成が可能な金属としては、Cu、Ni、Co、Fe、Ru、TiIn、Pt等から選ばれる金属または前記金属からなる群から選ばれる2種以上の金属を含む合金、前記金属からなる群から選ばれる2種以上の金属からなる合金が挙げられる。この中でも、Cu及びCuを含む合金は、上記理由及び大面積のグラフェン成長の観点から、金属膜2として好適である。Cuを金属膜2として用いることが、上記理由により、より好ましい。また、Ni、CoとFe及びこれらを含む合金は、上記理由により、金属部3として好適である。Ni、CoとFeのいずれかを金属部材3として用いることが、上記理由により、より好ましい。大面積のグラフェンの成長は難しくなるが、金属膜2がCuでなくとも、実施形態のグラフェン配線4を作成することができる。
図2に金属膜2の一部と金属部3を抜粋した概念図を示す。
金属膜2の厚さは、特に限定されないが、例えば、0.01μm以上0.1μm以下のものを用いる。基板あとは反対側のグラフェン配線4が形成された金属膜2の面(図1中のA面)の結晶面方位は単層グラフェンの成長の観点から、(111)面が好ましい。
金属部3の面には、グラフェン配線4の成長の起点となるファセット7を含む。金属部3は図1中では台形であるが、ファセット7を形成すればよいため、金属部3の大きさ及び形状等は特に限定されない。金属部のファセット7の形成方向を調整することで、任意の方向に大面積のグラフェンを有する配線を提供することができる。ファセット7の図2中のB面には、グラフェン配線4が成長可能な(110)面、(100)面が含まれる。図2中のファセット7の長さLは、1nm以上100nm以下が好ましい。グラフェンの層間距離は、約0.3nmである。従って、このファセット7の長さは、2層以上100層または150層以下程度の多層グラフェンが形成可能な長さに相当する。ファセット7の長さを制御することで、配線となるグラフェン配線4の厚さを制御することができる。なお、金属部3の上面であるC面は、ファセット面からグラフェン成長しやすいように、(111)面であることが好ましい。
図3に金属膜2と金属部3の一部のみを抜粋した概念図を示す。図3中のθはいずれもファセット7の角度である。ファセット7の角度は、金属膜面2を基準とする角度(鋭角側)である。ファセット7の角度θが小さいと図4のTEM(Transmission Electron Microscope)像のようにグラフェンが成長しない。多層グラフェンが成長するためには、ファセット7の角度θは、20°以上90°未満であることが好ましい。図5、6のTEM画像に示すように、ファセット7角度が約35°と約55°であると、多層グラフェンが好適に成長することが確認できる。(110)(100)
ファセット7の角度が35°または55°であると、ファセット7の面は上述した(110)面、(100)面となりやすい。また、ファセット7の角度に35°または55°が含まれると、ファセット7の面は上述した(110)面、(100)面を含みやすい。35°と55°を中心角度とし、±15°の傾きがあっても、グラフェンは成長しやすい。結晶学の知見から、中心角度から15°以内までのずれは結晶転位によるずれであり、結晶面の整合性がよいためである。ファセットと金属膜とのなす角は、20°以上70°以下となる面を含むことが好ましい。
なお、ファセット7の角度は、金属面2または基板を基準に、角度を算出する。角度の算出方法は、ファセット面を直線近似して、その近似線と金属膜2または基板の傾きを計算する。得られた傾き値のうち傾きが20°以上90°未満となる傾き値を平均して、その傾きから角度を算出する。
第1と第2の調整膜5と6は、Ti、TiN、TaN等が挙げられる。このような金属または化合物の膜を金属膜2または金属部3の直下に設けると、結晶方位、結晶品質、平坦性等の結晶性が向上することが期待される。なお、第1と第2の調整膜5と6は省略することもできる。第1の調整膜5を省略する場合は、基板1上に金属膜2が形成される。第2の調整膜6を省略する場合は、金属膜2上に金属部3が形成される。
金属部3の電気抵抗が高い場合、この抵抗値を下げる目的で、低抵抗な部材を、金属部3及びグラフェン配線4上に設けてもよい。低抵抗な部材としては、Cu、Al等が挙げられる。
実施形態は、金属部3を起点に、多層かつ大面積のグラフェンを有することで、40nm以下の微細配線にも対応する低抵抗な配線を提供することができる。
(実施例1−1)
次いで、図1配線について具体的に説明する。なお、図7に実施例1の配線の上面図を示す。図7の配線は、基板1と、基板1上に設けられた第1の膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2の一部の表面に埋め込まれた第2の調整膜6と、第2の調整膜6上に設けられた金属部3と、金属膜2と接続しかつ金属部3上に形成されたグラフェン配線4とを有し、グラフェン配線4が十字方向に形成された形態である。
基板1上に第1の調整膜を形成する。形成方法はCVD法(Chemical Vapor Dipotision)等が挙げられる。次に、第1の調整膜5上にCVD法等によって金属膜2を形成する。金属膜2の(111)面が形成されるように条件を最適化する。次に、リソグラフィー技術によって、第2の調整膜6を形成する領域を作成し第2の調整膜6を堆積する。次に、金属膜2及び第2の調整膜上に同じくCVD法等によって、金属部3を形成する。金属部3は、リソグラフィー技術により、金属膜2の中心部に正方形状に残存する様にパターニングをする。グラフェン配線4が十字方向に成長するように、4面のファセットが形成されるよう金属部3を加工する。金属部3のパターニング後、水素等のプラズマ処理、加熱処理等を行い、ファセット7の面を平滑にしかつ安定な結晶面方位になるように調整する。リモートプラズマを用いた処理が望ましく、ガス種としてはH2, N2, Ar、またはこれらの混合ガスが好ましい。基板がプラズマに直接曝される暴露処理でも調整することは可能であるが、ファセット形成が制御しにくくなる傾向がある。処理温度は200℃以上成長温度以下が好ましい。
グラフェン配線4は、熱またはプラズマ処理によってエチレン、アセチレン等の炭化水素化合物を分解した原料を供給し、CVD法等によって多層グラフェンを金属部3のファセット7から成長させる。この時、処理温度が600℃を超えると、ファセット7以外からのグラフェン成長が起きやすくなることから、処理温度は600℃以下が好ましい。グラフェンの成長後、金属膜2、金属部3とグラフェン配線4のうちいずれかの不要部分を取り除いても良い。
(実施例1−2)
図8の上面図に示す配線の製造方法について説明する。本実施例の配線は、金属部3が金属膜を縦断するように形成されていること、グラフェン配線4が2方向に幅広く形成されていることが実施例1−1と異なる。
金属部3のリソグラフィー方法以外は実施例1−1と同様であり、重複する記載は、省略する。
金属部3をCVD法等で形成後、金属膜2の中央部に金属膜2を縦断するような長方形状に残存するようにパターニングを行う。このこと以外は実施例1−1と同様である。
(実施例1−3)
図9の上面図に示す配線の製造方法について説明する。本実施例の配線は、実施例1−1の配線が複数部あり、そのうちの一部に金属部3とグラフェン配線4の一部を覆う低抵抗部材8が形成されていることが実施例1−1と異なる。
金属部3を複数形成すること以外は、グラフェンの成長工程まで実施例1−1と同様である。グラフェン配線の成長後、マスクを形成するなどして、金属部3とグラフェン配線4の一部を覆う低抵抗部材8を形成することが実施例1−1と異なる。低抵抗部材8を用いているため、金属部3等に起因する高抵抗化の影響を緩和することができる。
(第2の実施形態)
図10は、実施形態の配線の一例の断面概念図である。図10の配線は、基板1と、基板1上に設けられた第1の調整膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2の一部の表面に埋め込まれた第2の調整膜6と、第2の調整膜6上に設けられた第1の金属部3Aと、第1の金属部3A上に形成された第2の金属部3と、金属膜2と電気的に接続しかつ金属部3A及び金属部3Bに形成されたグラフェン配線4とを有する。
第2の実施形態の配線は、金属部が2段の構成であること以外は、第1の実施形態と重複する。重複する構成については、その説明を省略する。多層グラフェン配線が、多段に形成されている。各ファセットから作製されたグラフェンは重なりずれが生じるため、低抵抗化する。
図11に金属膜2の一部と金属部3を抜粋した概念図を示す。図11の金属部は第1の金属部3Aと第2の金属部3Bの2段分が積層されている。段数が増えている点で、第1の実施形態の配線と異なるが、結晶面方位やファセット7に関しては、第1の実施形態と同様である。図11の金属部は、多段となるようなガイドを作成してからの金属膜の形成、または、エッチングの方向性の制御またはマスクのスリミングを行う等して多段の金属部を形成すればよい。
図12の工程断面図を用いて、多段の形成方法の一例を具体的に説明する。
マスク9を作成し、金属部3のパターニングを行う(図12(A))。次いで、マスク9をサイドエッチングして、マスク9をスリミングする(図12(B))。金属部3の一部が残存するようにエッチングを行う(図12(C))。マスク9を取り除く(図12(D))。金属部3にプラズマ処理または熱処理を行い(図12(E))、図12(F)に示す多段の金属部3A、3Bを作成する。この方法で、段数をさらに増やす場合は、スリミングとエッチングを繰り返し行えばよい。
(実施例2−1)
次いで、図13の断面概念図に示す配線について、具体的に説明する。なお、図14に、その上面図を示す。本実施例は、多くの部位及び工程で実施例1−1と共通するため、共通することに関しては、その説明を省略する。
図13の配線は、基板1と、基板1上に設けられた第1の調整膜5と、第1の調整膜5上に設けられた金属膜2と、金属膜2上に設けられた3段の金属部3A、3B、3Cと、金属膜2と電気的に接続しかつ金属部3A、金属部3B、金属部3Cにそれぞれ形成されたグラフェン配線4A、4B、4Cとを有する。図13の配線断面図は片側のみを示すが、目的の配線方向にグラフェンを成長させることができる。
実施例2−1は、多段の金属部3を形成するためのガイドとして、エッチングレートの異なる2種の絶縁膜10、11が異なる幅で積層されている。例えば2種の層としては、SiO膜10とSiN膜11が挙げられる。この積層膜10、11をガイドに、3段の金属部3A、3B、3Cが形成されている。これらの金属部3A、3B、3Cにはファセット7A、7B、7Cが形成されている。ファセットA、7B、7Cには、第1の実施形態に記載した好ましい結晶面方位が含まれているなど、ファセットA、7B、7Cは、第1の実施形態に記載した好ましい条件を満たす斜面である。各段のファセットから、グラフェン配線4A、4B、4Cが形成されている。
図15の工程断面図を参照し、SiO膜10とSiN膜11の積層から3段の金属部3A、3B、3Cの形成方法について説明する。このこと以外は、実施例1−1と重複する。
金属膜上に、SiO膜10とSiN膜11を順々に成膜して積層する(図15(A))。この絶縁膜は、ALD(Atomic Layer Deposition)などによって、nmオーダーでその膜厚を制御する。次に、RIE(Reactive Ion Etching)により、テーパーがつくようにnmオーダーの階段状構造に加工する(図15(B))。次いで階段状構造上に金属部3を堆積する、そして、多段の金属部3A、3B、3Cが残存するようにエッチングを行い、プラズマまたは加熱処理後に多段グラフェン配線4A、4B、4Cを成長させる。このように、多段のグラフェン配線であっても、1段と同様の成長工程でグラフェンを形成することができる。また、多段であるため、前述のとおり、さらなる低抵抗化が可能となる。
(第3の実施形態)
第3の実施形態は、グラフェン配線を有する半導体装置にかかる。
第3の実施形態の、配線層にかかる特徴の一部は、上記第1と第2の実施形態の配線と重複する。なお、配線層の底面と側面はトレンチを基準とする。なお、ファセットの角度は、ファセットと基板とのなす角である。
(実施例3−1)
図16の概念図に示す本実施形態の配線を有する半導体装置は、基板101と、基板101上に形成されたコンタクト層102と、コンタクト層102上に形成された配線層と、配線層上に保護層109とを有する。配線層には、絶縁膜104と105が積層され、これらの絶縁膜を貫通するトレンチが形成されている。トレンチ内に触媒膜(107A、107B)と、グラフェン配線(108A、108B、108C)とを有する。グラフェン配線は、触媒層のファセット111A、111Bから形成されている。トレンチ内の空隙には、絶縁膜あるいは金属膜110が形成されていてもよい。金属膜を形成する場合には、形成した金属膜も配線の電子伝導に寄与するので、より配線抵抗を低減することが出来る。コンタクト層102に基板101の図示しない素子と配線層とを接続する層間配線103が形成されている。層間配線103と触媒膜の間に触媒膜の結晶性を向上させる調整膜(106A、106B)が形成されていてもよい。
図16の概念図と図17から図19に示す第3の実施形態の工程断面図を参照して、半導体装置の製造方法の一例について説明する。
半導体装置の製造方法は、トレンチ内に形成されたファセットを有する触媒膜を有する部材に、炭化水素を供給し、600℃以下の温度でグラフェンを成長させることができる。触媒膜のファセットは水素のプラズマ処理または加熱処理等によって形成する。また、触媒膜は、階段状構造の部材をガイドにして階段状構造の触媒膜を形成または触媒膜をエッチングするなどして、触媒膜を階段状構造に加工し、上述したファセット形成の加工を行い、多段のファセットを形成することができる。
図17に、基板101上に、層間配線103が形成されたコンタクト層102が形成され、コンタクト層上に、窒化シリコン膜104と絶縁膜105が積層された部材に、狭幅と広幅のダマシン配線のトレンチを形成する工程を示す。トレンチの形成には、例えば、レジストを塗布し、リソグラフィー工程により、マスクに加工し、RIE加工により行う。絶縁膜105には、例えば、TEOS(Tetraethyl orthosilicate)などを用いることができる。狭幅のトレンチは、グラフェン配線幅が30nm以下である。広幅のトレンチは、グラフェン配線幅が30nmより広い。トレンチは、目的に応じて、広幅と狭幅を作り分けてもよいため、半導体装置によっては、広幅と狭幅のいずれか一方のみが形成される場合もある。なお、狭幅と広幅の中間幅のトレンチが形成され、トレンチ内にグラフェン配線が形成される実施形態を否定するものではない。
図18に、トレンチが形成された部材のトレンチ内と絶縁膜105上に、調整膜を形成し、調整膜上に触媒膜を形成し、触媒膜上に犠牲膜を形成し、調整膜、触媒膜と犠牲膜をCMP(Chemical Mechanical Polishing)などで、平坦化処理を行い、犠牲膜をアッシング処理またはWet処理により除去し、調整膜106A、106Bと触媒膜107A、107Bとを形成する工程を示す。調整膜106A、106Bは、第1や第2の実施形態に記載した調整膜と同様である。触媒膜107A、107Bは、第1や第2の実施形態に記載した金属部と同様である。平坦化は、調整膜と触媒膜が図18のように残存するように行う。犠牲膜は、加工性に優れ、アッシング処理等において選択性の高い材料、例えば有機膜などを用いることができる。
図18に、配線幅(W1、W2)と配線深さ(D1、D2)を示してある。広幅の配線幅はW1で、配線深さはD1で示す。広幅トレンチ内の微細配線のアスペクト比であるD1/W1は0.5以下である。挟幅の配線幅はW2で、配線深さはD2で示す。挟幅トレンチ内の微細配線のアスペクト比であるD2/W2は2以上である。触媒膜が多段の構成になっている場合は、微細配線の幅の平均値が配線幅とする。配線深さ/配線幅が、0.5以下のグラフェン配線は、配線深さ方向に伸展するグラフェンが電気伝導の主たる経路となりる。また、配線深さ/配線幅が、2以上のグラフェン配線は、配線幅方向に伸展するグラフェンが電気伝導の主たる経路となる。
図19に、図18の部材の触媒膜107A、107Bにプラズマ処理または熱処理を行い、ファセット111A、111Bを形成する工程を示す。この処理は、上記の第1と第2のプラズマ処理または熱処理と同様である。第3の実施形態のファセットは、第1と第2の実施形態のファセットと同様である。図20に実施例3−1の広幅側のグラフェン配線のTEM画像を示す。
図19の部材に、炭素を供給し、加熱等を行い、第1と第2の実施形態と同様にファセット111A、111Bから多層のグラフェン配線を成長させる。広幅の微細配線側では、図20のTEM画像からも明らかなように触媒膜107Aの側面と底面をガイドとし、ガイドに沿うようにグラフェン配線108A、108Bが成長する。なお、グラフェン配線108Bは、両端から成長し、中央部でそれぞれが結合する。挟幅の微細配線側では、触媒膜107Bの側面をガイドとし、ガイドに沿うようにトレンチの開口方向にグラフェン配線108Cが成長する。なお、トレンチの深さが浅ければ、側面をガイドとしてグラフェンが成長しないこともある。挟幅の微細配線では、触媒膜107Bの底面幅が狭いため、底面をガイドに成長するグラフェン配線はほとんどまたは全く無い。そして、必要に応じて、絶縁膜をトレンチ内に形成し、不要なグラフェン配線を除去する。さらに、保護層109を形成すると、図16の半導体装置が得られる。
第3の実施形態の半導体装置は、微細配線における配線幅を調整するだけで、グラフェン配線の伸長方向が制御された半導体装置を得ることができる。挟幅のトレンチ内で、触媒膜底面側にグラフェンが伸長すると、グラフェンの伸長方向に対する結晶単位格子数が少なくなり、グラフェン配線が高抵抗になったり、グラフェン配線そのものが半導体としての挙動を示したりすることがある。しかし、第3の実施形態では、グラフェン配線の伸長方向を制御できるため、このようなグラフェン配線の問題を生じにくくすることができる。
(実施例3−2)
図21は実施例3−2の半導体装置である。触媒膜107Aが多段に構成され、一方に4面のファセット111C、111D、111Eと111Fが形成され、広幅側の微細配線内にグラフェン配線108Dが形成され、実施例3−1のような空隙(絶縁膜)が無いこと以外は、実施例3−1と同様である。本実施形態の半導体装置の製造方法は、実施例3−1に、第2の実施形態の多段の金属部を形成する工程を触媒膜107Aの加工に採用すればよい。
実施例3−2の半導体装置は、触媒膜107Aを多段とするだけで、広幅側の微細配線のトレンチ内の上方にも触媒膜107Aの底面に沿う方向に伸長するグラフェン配線108Dを得ることができる。触媒膜107Aを多段にしたことにより、グラフェン配線108Dは、実施例3−1で作成される108Bよりも、よりその膜厚を厚く形成することが出来る。グラフェン配線108Dを厚く形成できることにより、配線抵抗の低減、配線電流密度の緩和、配線信頼性の向上が出来る。
(実施例3−3)
図22は実施例3−3の半導体装置である。調整膜106Aと調整膜106Bの側面側が省略されていること以外は、実施例3−2と同様である。本実施形態の半導体装置の製造方法は、実施例3−1において、挟幅側のトレンチの底部にのみ調整膜106Bを形成すること以外は、実施例3−2と同様である。
実施例3−3では、調整膜の一部を省略しているため、配線の更なる低抵抗化が可能となる。そして、挟幅側の微細配線では、実施例3−2に比べ調整膜がない分だけ更なる配線の微細化が可能となる。
(実施例3−4)
図23は実施例3−4の半導体装置である。触媒膜107Aの底面に金属膜112Aと、触媒膜107Bの側面に金属膜112Bが、触媒膜の代わりに形成されていること以外は実施例3−2と同様である。金属膜112Aと112Bは、グラフェン配線のグラフェン伸長方向に形成されている。第3の実施形態の金属膜112Aと112Bは第1と第2の実施形態の金属膜と同様であり、第1と第2における金属膜と金属部の関係と、第3の実施形態における金属膜と触媒膜の関係も同様である。
実施例3−4では、大面積のグラフェンを形成するのに好適な金属膜がグラフェンの伸長方向に設けられているため、グラフェン配線の大面積化が可能となり、配線の信頼性が向上することが好ましい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。結晶面方位を制御し、任意の方向にグラフェンを成長させてもよい。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…基板
2…金属膜
3…金属部
4…グラフェン配線
5…第1の調整膜
6…第2の調整膜
7…ファセット
8…低抵抗部材
9…マスク
10…絶縁膜
11…絶縁膜
101…基板
102…コンタクト層
103…層間配線
104…絶縁膜
105…絶縁膜
106…調整膜
107…触媒膜
108…グラフェン配線
109…保護膜
110…絶縁膜
111…ファセット
112…金属膜

Claims (22)

  1. 基板と、
    前記基板上に設けられた金属膜と、
    前記金属膜上に設けられた金属部と、
    前記金属部に形成されたグラフェン配線とを有し、
    前記グラフェン配線は、前記金属膜と電気的に接続し、
    前記金属膜と前記金属部は、異なる金属または合金であることを特徴とする配線。
  2. 前記金属膜と前記金属部は、Cu、Ni、Co、Fe、Ru、Ti、InとPtからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項1に記載の配線。
  3. 前記金属部は、前記金属膜よりも炭素固溶度が高いことを特徴とする請求項1または2に記載の配線。
  4. 前記金属膜は、CuまたはCuを含む合金であることを特徴とする請求項1乃至3のいずれか1項に記載の配線。
  5. 前記金属部は、Ni、Co、Fe、RuとTiからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項1乃至4のいずれか1項に記載の配線。
  6. 前記グラフェン配線は、2層以上100層以下の多層グラフェンであることを特徴とする請求項1乃至5のいずれが1項に記載の配線。
  7. 前記グラフェン配線は、前記金属部のファセットから形成され、
    前記ファセットは、(110)面、(100)面のいずれかを含むことを特徴とする請求項1乃至6のいずれか1項に記載の配線。
  8. 前記ファセットと前記金属膜とのなす角は、20°以上90°未満であることを特徴とする請求項7に記載の配線。
  9. 前記ファセットと前記金属膜とのなす角は、20°以上70°以下となる面を含むことを特徴とする請求項7または8に記載の配線。
  10. 前記基板と前記金属膜との間に、第1の調整膜が設けられていることを特徴とする請求項1乃至9のいずれか1項に記載の配線。
  11. 前記金属膜と前記金属部との間に、第2の調整膜が設けられていることを特徴とする請求項1乃至10のいずれか1項に記載の配線。
  12. 前記第1と第2の調整膜は、Ti、TiN、TaNであることを特徴とする請求項10または11に記載の配線。
  13. 前記金属部に形成されたファセットは、多段であることを特徴とする請求項7乃至12のいずれか1項に記載の配線。
  14. 半導体基板と、
    前記半導体基板上に形成されたコンタクト層と、
    前記コンタクト層上に形成された配線層と、
    前記配線層上に保護層とを有し、
    前記配線層にはトレンチが形成され、
    前記トレンチ内に触媒膜が形成され、
    前記触媒膜にグラフェン配線が形成されていることを特徴とする半導体装置。
  15. 前記グラフェン配線の配線深さと配線幅の比である配線深さ/配線幅が、0.5以下または2以上のいずれかまたは両方となる配線が形成され、
    配線深さ/配線幅が、2以上の配線幅は30nm以下であり、
    配線深さ/配線幅が、0.5以下の配線幅は30nmより広いことを特徴とする請求項14に記載の半導体装置。
  16. 前記触媒膜は、Ni、Co、Fe、RuとTiからなる群から選ばれる金属または前記金属から選ばれる2種以上の金属を含む合金であることを特徴とする請求項14または15に記載の半導体装置。
  17. 前記グラフェン配線は、前記触媒膜のファセットから形成され、
    前記ファセットは、(110)面、(100)面のいずれかを含むことを特徴とする請求項14ないし16のいずれか1項に記載の半導体装置。
  18. 前記ファセットと前記触媒膜とのなす角は、20°以上70°以下となる面を含むことを特徴とする請求項14乃至17のいずれか1項に記載の半導体装置。
  19. 前記触媒膜に形成されたファセットは、多段であることを特徴とする請求項14乃至18のいずれか1項に記載の半導体装置。
  20. 前記触媒膜のトレンチの側面または底面に、CuまたはCuを含む合金の金属膜が形成されていることを特徴とする請求項14乃至19のいずれか1項に記載の半導体装置。
  21. 前記配線深さ/配線幅が、2以上のグラフェン配線は、配線深さ方向に伸展するグラフェンが電気伝導の主たる経路となり、
    前記配線深さ/配線幅が、0.5以下のグラフェン配線は、配線幅方向に伸展するグラフェンが電気伝導の主たる経路となることを特徴とする請求項15乃至20のいずれか1項に記載の半導体装置。
  22. 前記配線深さ/配線幅が、2以上のグラフェン配線と前記配線深さ/配線幅が、0.5以下のグラフェン配線の両配線は、同時形成されたことを特徴とする請求項15乃至21のいずれか1項に記載の半導体装置。
JP2011258098A 2011-11-25 2011-11-25 配線及び半導体装置 Active JP5591784B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011258098A JP5591784B2 (ja) 2011-11-25 2011-11-25 配線及び半導体装置
US13/684,297 US9131611B2 (en) 2011-11-25 2012-11-23 Wire and semiconductor device
US14/717,331 US9443805B2 (en) 2011-11-25 2015-05-20 Wire and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258098A JP5591784B2 (ja) 2011-11-25 2011-11-25 配線及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013115143A true JP2013115143A (ja) 2013-06-10
JP5591784B2 JP5591784B2 (ja) 2014-09-17

Family

ID=48466087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011258098A Active JP5591784B2 (ja) 2011-11-25 2011-11-25 配線及び半導体装置

Country Status (2)

Country Link
US (2) US9131611B2 (ja)
JP (1) JP5591784B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063912A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置
JP2015050209A (ja) * 2013-08-29 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
JP2016046324A (ja) * 2014-08-20 2016-04-04 株式会社東芝 半導体装置
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140272308A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Graphite-Based Devices Incorporating A Graphene Layer With A Bending Angle
JP2015138901A (ja) 2014-01-23 2015-07-30 株式会社東芝 半導体装置及びその製造方法
CN103794298B (zh) * 2014-01-23 2016-05-25 中国科学院过程工程研究所 一种石墨烯导线的制备方法
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
JP2016058621A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2016171245A (ja) 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285821A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置およびその製造方法
JP2006202942A (ja) * 2005-01-20 2006-08-03 Fujitsu Ltd ナノチューブ配線を備えた電子デバイス及びその製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2010062333A (ja) * 2008-09-03 2010-03-18 Fujitsu Ltd 集積回路装置及びその製造方法
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法
JP2011187722A (ja) * 2010-03-09 2011-09-22 Fujitsu Ltd 電子デバイスの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038504A1 (ja) * 2004-10-04 2006-04-13 Matsushita Electric Industrial Co., Ltd. 縦型電界効果トランジスタおよびその製造方法
WO2007037343A1 (ja) * 2005-09-29 2007-04-05 Nu Eco Engineering Co., Ltd. カーボンナノ構造体を用いたダイオード及び光起電力素子
US7776445B2 (en) * 2007-08-14 2010-08-17 Korea Institute Of Science And Technology Graphene-diamond hybrid material and method for preparing same using chemical vapor deposition
US20090174435A1 (en) * 2007-10-01 2009-07-09 University Of Virginia Monolithically-Integrated Graphene-Nano-Ribbon (GNR) Devices, Interconnects and Circuits
WO2009088882A2 (en) * 2007-12-31 2009-07-16 Atomate Corporation Edge-contacted vertical carbon nanotube transistor
KR101490111B1 (ko) * 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
JP2010212619A (ja) 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
US20100255984A1 (en) * 2009-04-03 2010-10-07 Brookhaven Science Associates, Llc Monolayer and/or Few-Layer Graphene On Metal or Metal-Coated Substrates
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
CN102574688A (zh) * 2009-07-31 2012-07-11 麻省理工学院 涉及形成碳基纳米管的系统和方法
US8263843B2 (en) * 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
KR101636442B1 (ko) * 2009-11-10 2016-07-21 삼성전자주식회사 촉매합금을 이용한 그라핀의 제조방법
US8236626B2 (en) * 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
JP4886884B2 (ja) * 2010-07-20 2012-02-29 株式会社神戸製鋼所 チタン製燃料電池セパレータおよびその製造方法
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
US9640802B2 (en) * 2010-10-26 2017-05-02 Ford Global Technologies, Llc Catalyst assembly and method of making the same
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
US8456947B2 (en) * 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
JP2012199520A (ja) 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US9776875B2 (en) * 2011-10-24 2017-10-03 Src Corporation Method of manufacturing graphene using metal catalyst
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285821A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置およびその製造方法
JP2006202942A (ja) * 2005-01-20 2006-08-03 Fujitsu Ltd ナノチューブ配線を備えた電子デバイス及びその製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2010062333A (ja) * 2008-09-03 2010-03-18 Fujitsu Ltd 集積回路装置及びその製造方法
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
JP2011096980A (ja) * 2009-11-02 2011-05-12 Toshiba Corp 半導体装置およびその製造方法
JP2011187722A (ja) * 2010-03-09 2011-09-22 Fujitsu Ltd 電子デバイスの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063912A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置
JP2015050209A (ja) * 2013-08-29 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
JP2016046324A (ja) * 2014-08-20 2016-04-04 株式会社東芝 半導体装置
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
US9924593B2 (en) 2015-09-11 2018-03-20 Kabushiki Kaisha Toshiba Graphene wiring structure and method for manufacturing graphene wiring structure

Also Published As

Publication number Publication date
JP5591784B2 (ja) 2014-09-17
US9131611B2 (en) 2015-09-08
US9443805B2 (en) 2016-09-13
US20150255399A1 (en) 2015-09-10
US20130134592A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5591784B2 (ja) 配線及び半導体装置
JP5826783B2 (ja) 半導体装置
TWI672740B (zh) 用於圖案化的遮罩蝕刻
US9190323B2 (en) Semiconductor devices with copper interconnects and methods for fabricating same
US10410921B2 (en) Fully self-aligned via
US7932175B2 (en) Method to form a via
US9117738B2 (en) Interconnection of semiconductor device with graphene wire
US10593594B2 (en) Selectively etched self-aligned via processes
TW202002219A (zh) 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
US20200168503A1 (en) Selective Deposition Of Carbon Films And Uses Thereof
JP2024133059A (ja) バックエンドオブライン用途のためのルテニウムライナおよびキャップ
TWI828985B (zh) 完全自對準減法蝕刻
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
US20220238531A1 (en) Multicolor Approach To DRAM STI Active Cut Patterning
US11384428B2 (en) Carbon layer covered mask in 3D applications
JP2010040771A (ja) 半導体装置の製造方法
CN114121882A (zh) 半导体元件及其制备方法
US9941204B2 (en) III-V compatible anti-fuses
JP2007251135A (ja) 半導体装置およびその製造方法
US20230045140A1 (en) Barrier Schemes for Metallization Using Manganese and Graphene
JP2006156716A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140730

R151 Written notification of patent or utility model registration

Ref document number: 5591784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151