JP2014063912A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014063912A JP2014063912A JP2012208669A JP2012208669A JP2014063912A JP 2014063912 A JP2014063912 A JP 2014063912A JP 2012208669 A JP2012208669 A JP 2012208669A JP 2012208669 A JP2012208669 A JP 2012208669A JP 2014063912 A JP2014063912 A JP 2014063912A
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- layer
- catalyst
- metal layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 146
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 143
- 229910052751 metal Inorganic materials 0.000 claims abstract description 127
- 239000002184 metal Substances 0.000 claims abstract description 127
- 239000003054 catalyst Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000003197 catalytic effect Effects 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 174
- 239000010408 film Substances 0.000 description 65
- 239000007789 gas Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 5
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
- C01B32/186—Preparation by chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Geometry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
【課題】グラフェン配線を用いて低抵抗配線構造を実現する。
【解決手段】グラフェン配線構造を有する半導体装置であって、半導体素子が形成された基板１０上に、配線パターンに合わせて形成された触媒下地層１３と、触媒下地層１３上に形成され、該触媒下地層１３よりも幅の狭い触媒金属層１４と、触媒金属層１４の側面を成長基点とし平面方向に成長し、触媒金属層１４を取り囲むように形成されたグラフェン層１５と、を具備した。
【選択図】 図１
【解決手段】グラフェン配線構造を有する半導体装置であって、半導体素子が形成された基板１０上に、配線パターンに合わせて形成された触媒下地層１３と、触媒下地層１３上に形成され、該触媒下地層１３よりも幅の狭い触媒金属層１４と、触媒金属層１４の側面を成長基点とし平面方向に成長し、触媒金属層１４を取り囲むように形成されたグラフェン層１５と、を具備した。
【選択図】 図１
Description
本発明の実施形態は、グラフェン配線構造を有する半導体装置に関する。
近年、金属配線に替わるグラフェンを用いたグラフェン配線構造が注目されている。グラフェンは、カーボンナノチューブと同様に量子化伝導特性（バリステック伝導特性）を有し量子化伝導をするので、長距離配線の電気伝導により有利である。さらに、グラフェン配線構造自体が極薄膜であり、ＣＶＤ法にて成膜することが可能であることから、デバイス配線形成プロセスに対して優れた整合性を有している。
一方、グラフェンは触媒金属から選択的に成長する性質を有するため、グラフェン配線構造としては、触媒金属とグラフェンとを複合させ、更にグラフェンシートの六角形格子構造の数（Ｎ数）を多く所有することが望ましい。しかし、触媒金属上に平面成長させたグラフェン配線構造では、グラフェンシート幅が配線の幅で律速されるため、Ｎ数に制約を受ける。このため、配線の幅が狭くＮ数が減少してくると、グラフェン端部におけるエッジ効果の影響を強く受けるようになる。そして、グラフェンのバンド構造の変調、エッジ端部でのキャリアの散乱が顕著となり、配線抵抗が上昇してしまう。
Chuan Xu et al; IEDM Tech. Digest, P.201, 2008．
若林克法、草部浩一、日本物理学会誌、 Vol.63, No.5, 2008, p.344．
発明が解決しようとする課題は、グラフェン配線構造を用いて低抵抗配線を実現し得る半導体装置を提供することである。
実施形態の半導体装置は、半導体素子が形成された基板上に、配線パターンに合わせて形成された触媒下地層と、前記触媒下地層上に形成された、該触媒下地層よりも幅の狭い触媒金属層と、前記触媒金属層の側面を成長基点とし平面方向に成長し、前記触媒金属層を取り囲むように形成されたグラフェン層と、を具備した。
以下、実施形態の半導体装置を、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。
図１は、第１の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。
トランジスタやキャパシタ等の素子が形成された半導体基板１０上に層間絶縁膜１１が形成され、この層間絶縁膜１１中に基板１０の一部とコンタクトするコンタクト層１２が設けられている。層間絶縁膜１１上に、コンタクト層１２と接触するようにグラフェン配線２０が形成されている。グラフェン配線２０は、グラフェン層の成長を促進するための下地金属膜（触媒下地層）１３と、グラフェン成長のための触媒金属層１４と、電気伝導を担うグラフェン層１５とからなる。
触媒下地層１３は、グラフェン層１５の均一成長を促進するための層であり、グラフェン層成長の助触媒としての機能も有する。代表的な触媒下地層材料としてＴｉ，Ｔａ，Ｒｕ，Ｗ，及びこれらの窒化物を用いることができる。或いはこれら金属の酸化物でもよい。さらに、これらの膜を積層して用いることも可能である。積層する場合は、例えばＴｉ／ＴｉＮの積層構造とすればよい。
触媒金属層１４は、グラフェン層１５を形成するために必要な層であり、この触媒金属層１４の側壁部にグラフェン層１５が連続して成膜される。触媒材料には、Ｃｏ，Ｎｉ，Ｆｅ，Ｒｕ，Ｃｕなどの単体金属、又は少なくともこれらの何れかを含む合金、或いはこれらの炭化物等が好ましい。
触媒金属層１４は、触媒下地層１３に対して配線幅方向に細幅に形成されている。そして、触媒下地層１３に対して触媒金属層１４がファセットを持つ構造となっている。これは、後述するグラフェン層のロール構造を形成するためである。触媒金属層１４は垂直構造でもよいが、テーパ構造を有する方がグラフェン層形成に対して好ましい。テーパ構造とは、触媒金属層１４の上端面と下端面の幅が異なっている台形構造のことである。テーパ構造を形成することにより、触媒金属の側壁に角度が形成され、金属分子レベルでの微小な段差を意図的に形成することができる。このような微小段差部を起点にすることでグラフェン層は更に容易に成長することができ、即ちグラフェン配線層をより形成しやすい。本実施形態では、テーパ構造は上端面が下端面に対し細くなっているが、必ずしもこれに限らず、上端面が下端面に対し広くなっている構造であってもよい。
また、触媒金属層１４は表面（１１１）配向を有する方が触媒金属側面からグラフェンを成長しやすい。表面（紙面垂直方向）に高配向（１１１）膜を有する触媒金属構造を形成することにより、容易にグラフェン配線構造を形成することができる。
グラフェン層１５は、グラファイト膜が１層から数１０層程度積層された構造であり、触媒金属層１４の側面部を成長の主起点（図１中に破線で囲んだ部分）として成長し、触媒金属層１４を取り囲むように形成される。図２にグラフェン成長起点部の拡大構造を示す。グラフェン層１５は触媒金属層１４の側面部を主たる成長起点（核生成起点）として成長し、触媒金属層１４を取り囲むようにロールする構造であり、グラフェンシートの６員環構造は図２に示す通りである。グラフェンシート間隔は０．３４ｎｍで基本的に構成される。
なお、グラフェン層１５のＣＶＤ成膜時にＣＶＤガス雰囲気中に、ＢｒやＩや５ＦＡＳなどのプロセスガスを添加して、隣接するグラフェン層１５間に上記元素のドーピングを行ってもよい。この場合、図３に示すように、グラフェンシートの間隔は添加する元素１９により層間隔が０．３４ｎｍから広がる。そして、不純物ドーピング効果によりグラフェンシートの電子移動度が上昇し、より低抵抗化する。
グラフェン層１５は、触媒金属層１４の側面の微小段差から核生成する。従って、微小段差を形成し易いようにテーパ角を付けたテーパ形状の触媒金属層構造がグラフェン層成長により好ましい。グラフェンシートは配線側面領域から多層になって成長し、グラフェンシートの積層数は触媒金属層１４の高さによって基本的に決定される。即ち、触媒金属層１４の高さをより高くすることによって、グラフェン層１５の積層数を増加させることが可能となる。グラフェン層１５はそれぞれのグラフェンシートが電気伝導に寄与できるので、積層数を増やすことによってより配線抵抗を低抵抗化することが可能となる。
グラフェン層１５のロール幅は、触媒下地層１３と触媒金属層１４の幅の違いによるファセット部によって制御される。ロール状グラフェン構造は幅の広い触媒下地層１３側の配線端面まで広がり、触媒下地層１３と接する部分のグラフェン層は触媒下地層１３の幅以上に広がることはない。従って、触媒下地層１３の幅Ｌによってグラフェンロール幅は制御され、隣接する配線とはショートしないように形成される。
グラフェン層１５中の電子の平均自由行程は約１００ｎｍ〜１μｍ程度であり、現在、ＬＳＩデバイスで用いられている低抵抗金属材料Ｃｕ中の電子の平均自由行程＝約４０ｎｍに比べて、遙かに長い。このため、量子化伝導を利用し、グラフェン層１５を低抵抗材料として、配線の電子伝導層に使用することができる。
グラフェン層１５は、図１に示すように、ロール状に形成させるので円状にグラフェンシートが配置される。配線の幅方向に加えて配線の高さ方向もグラフェンシート幅として機能できるので、グラフェンシートの六角形格子構造の数（Ｎ数）を配線幅に制約されることなく増やすことができる。これにより、グラフェン端部における抵抗のエッジ散乱効果の影響を低減することができ、微細な配線幅であっても低抵抗となるグラフェン配線構造が実現される。特に、配線幅が微細となる３０ｎｍ以下の配線で顕著な効果が得られる。なお、グラフェンシートは内側の幅の小さいグラフェンシートの方が抵抗が高く、外周側の幅の大きいグラフェンシートの方がより低抵抗化する。
また、図４の鳥瞰図に示すように、触媒金属層１４の周りにグラフェン層１５が均一に形成されるため、電流方向に対してグラフェン層１５が連続することになる。これにより、電子パスが電流の流れ方向に形成され、低抵抗の配線構造が実現される。
グラフェン配線構造の上には、グラフェン配線２０を被覆するように表面保護絶縁膜１６が形成されている。表面保護絶縁膜１６は例えばＳｉＮ膜であり、ＣＶＤ法などによって形成される。表面保護絶縁膜１６は、配線構造中に用いられる金属材料の拡散を防止する役割と、グラフェンを含む配線層材料の酸化を防止する役割と、配線構造の上層にコンタクト層１８が形成される場合は、上層コンタクト層１８の加工制御ストッパ膜としても機能する。この上に配線層絶縁膜１７が形成され、更に必要に応じて上部コンタクト層１８が形成されている。配線層絶縁膜１７は例えばＳｉＯ2 膜であり、上部コンタクト層１８はＷ，Ａｌ，Ｃｕ等のメタル材料である。
なお、グラフェン層１５と上部コンタクト層１８の接触抵抗軽減のため、上部コンタクト層１８の側壁材料としてＴｉ，Ｎｉなどを使うことが好ましい。これらの金属はグラフェン層１５との接触抵抗の小さい金属であるためである。なお、上部コンタクト層１８は、図１に示すようにグラフェン層１５と接するように形成されてもよいし、グラフェン層１５を貫通するように形成されてもよい。グラフェン層１５を貫通するように上部コンタクト層１８を形成した場合は、個々のグラフェンシートと上部コンタクト層１８が直接接合されることになるので、グラフェン層１５と上部コンタクト層１８との間の接触抵抗をより低減することができる。
次に、本実施形態のグラフェン配線部分の製造方法を、図５を参照して説明する。
まず、図５（ａ）に示すように、トランジスタやキャパシタ等の素子が形成された半導体基板１０上にＳｉＯ2 等の層間絶縁膜１１を形成する。次いで、絶縁膜１１にコンタクトホールを形成し、このコンタクトホール内にＷ，Ｃｕ，又はＡｌ等の金属を埋め込むことにより、コンタクト層１２を作製する。
層間絶縁膜１１には、例えばＴＥＯＳ膜を用い、コンタクトの導電材料には、例えばＷやＣｕやＡｌの単体金属を用いる。また、コンタクト層１２は、導電材料金属の拡散を防止する目的で、バリアメタル層を有してもよい。バリアメタルの材料は、例えばＴａ，Ｔｉ，Ｒｕ，Ｍｎ，Ｃｏ，或いはこれらの窒化物を用いることができる。
次いで、層間絶縁膜１１の表面上に、例えばＴｉＮからなる触媒下地層１３を成膜する。続いて、触媒下地層１３上に、例えばＣｏからなる触媒金属層１４を成膜する。なお、触媒金属層１４は連続膜であることが望ましく、連続膜となるために少なくとも０．５ｎｍ以上の膜厚が必要である。触媒金属層１４が分散して微粒子化した状態では、グラフェン自体がうまく成長できない、或いはグラフェン層が不連続なって形成される可能性がある。そこで、均一な連続したグラフェン層１５を形成するためには、触媒金属層１４が連続膜となるような膜厚で成膜することが必要である。
次に、図示していないレジスト塗布・リソグラフィの工程を経て、図５（ｂ）に示すように触媒金属層１４及び触媒下地層１３をＲＩＥ加工やＷｅｔ処理により配線パターンにパターンニングする。この際、ＲＩＥ加工或いはＷｅｔ処理により必ず触媒金属層側が触媒下地層よりも細幅になるようにエッチングを行い、触媒下地層１３に対する触媒金属層１４のファセットを形成する。ＲＩＥ加工は例えばＣｌ，Ｂｒ，ＨＢｒ，Ｈ2／Ｏ2 などの処理であり、Ｗｅｔ処理は例えばＨ2Ｏ2 ，ＨＦ処理などである。
次に、図５（ｃ）に示すように配線伝導層となるグラフェン層１５を形成する。グラフェン層１５の成膜にはＣＶＤ法を用いる。炭素源にはメタン，アセチレン等の炭化水素系ガス又はその混合ガス、キャリアガスには水素や希ガスをそれぞれ使用する。これらの成分ガスを用いた単一条件のＣＶＤ成膜で、グラフェンを成長させることができるが、作製温度低温化や高品質化（均一成長）を可能とするためには、ＣＶＤ成膜法を工夫した多段階成長法を用いることがより望ましい。作製温度低温化はＬＳＩデバイス全体の形成に重要であり、プロセス温度の上限値はデバイスにより異なるが、なるべく低温の方が好ましい。また、グラフェンの高品質化（均一成長）は電気伝導を容易にし、低抵抗配線の実現に重要である。これにより、触媒金属層１４の側面からグラフェンが成長し、触媒金属層１４を囲むようにロール状にグラフェン層１５が形成される。
本成長法の概要は、以下の通りである。最初に、触媒金属層１４の微粒子への凝集を抑制するためのプラズマ処理を行う。触媒金属層１４の微粒子化を防ぎ、触媒膜表面の連続性を保つことにより、グラフェンの均一成長を促進させる。放電ガスとしては水素又は希ガスが好ましいが、何れか一方又は両方を含んだ混合ガスでもよい。処理温度はできるだけ低い方が効果は高く、室温で行うのが望ましい。また、このプラズマは比較的強い方が好ましく、高パワーリモートプラズマやプラズマに曝露させる方がより効果が高まる。
次いで、触媒金属層１４の炭化を行う。放電ガスにはメタンなどの炭化水素系、又はその混合ガスを用いる。この処理は、最終工程のグラフェン作製より低い温度かつグラフェン層１５が形成され得る温度で行う必要があり、１５０〜６００℃程度が好ましい。また、処理時間は短くてよい。この処理も比較的強いプラズマを用いて行うのが好ましい。
次いで、炭化層良質化及び触媒活性化のためのプラズマ処理を行う。放電ガスとしては希ガスを用いるのが好ましい。処理温度は前工程と次工程処理温度の間でよい。この処理は比較的弱いプラズマでよいので、リモートプラズマを使用するのがよい。
最後に、グラフェン作製を行う。放電ガスには炭化水素系ガス又はその混合ガスを用いる。処理温度の上限は１０００℃程度、下限は２００℃程度である。２００℃を下回ると成長速度が得られず、グラフェン成長が殆ど起こらないが、２００℃程度の処理温度でグラフェン成長が起こり、均一なグラフェン膜が成膜される。成長温度は特に３５０℃程度が望ましい。これらグラフェンの成長温度は、通常のＬＳＩデバイスの配線工程作成温度と同等或いはそれ以下であり、半導体プロセスとの親和性に優れた成長法である。本処理ではイオン、電子を除去しラジカルのみを基板に供給することが重要であることから、非常に弱いプラズマをリモート化して用いるのが望ましい。さらに、イオン，電子を除去するために、基板上部に電極を設置し電圧を印加するのも効果的である。印加電圧は０〜±１００Ｖ程度が好ましい。
次に、図５（ｄ）に示すように、グラフェン層１５を覆うように層間絶縁膜１１上に表面保護絶縁膜１６を成膜する。表面保護絶縁膜１６にはＳｉＮ膜などが用いられ、ＣＶＤ法等により成膜される。この上に配線層絶縁膜１７を成膜し配線構造を完成させる。配線層絶縁膜１７は例えばＴＥＯＳ膜であり、ＣＶＤ法などにより成膜される。次に、配線構造の上層にコンタクトを接続させる場合には、図示していないレジスト塗布・リソグラフィの工程を経て、コンタクトホールを形成し、例えばＷやＣｕやＡｌの金属材料を成膜し、上層コンタクト層１８を完成させる。以上が本実施形態の構造の製造方法である。
このように本実施形態では、グラフェン層１５を触媒金属層１４の側面部から成長させ、触媒金属層１４を取り囲むように形成したグラフェン層１５の配線構造を実現することができる。そしてこの場合、グラフェン層１５は触媒金属層１４の側面を生成基点とし、触媒金属層１４を取り囲むように形成されるため、グラフェンシートのＮ数を多く所有することが可能となる。しかも、グラフェンシートは配線方向（即ち電子の伝導方向）に連続するので、低抵抗配線構造が形成される。
即ち、下地配線としての触媒下地層１３の幅でＮ数が大きくに制約を受けることなく、グラフェンシートのＮ数を多くすることができ、これにより配線の幅が狭くなっても低抵抗配線を実現することが可能となる。さらに、グラフェンシートの端面は触媒金属層１４、或いは触媒下地金属１３とコンタクトするため、グラフェン端面での電子散乱を抑制でき、更なる低抵抗化がはかることができる。
また触媒金属層１４の表面配向方位を高（１１１）配向とすることにより、グラフェン層１５を触媒金属層側面から容易に成長させることができ、これにより容易にグラフェン配線構造を形成することができる。
（第２の実施形態）
図６は、第２の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
図６は、第２の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
基本的な構成は第１の実施形態と同様であり、本実施形態が先に説明した第１の実施形態と異なる点は、触媒金属層１４及びグラフェン層１５の形状である。グラフェン配線２０の形状は、触媒金属層１４の高さによって変えることができる。例えば、図６（ａ）に示すように、触媒金属層１４の高さを高くしてグラフェン積層数を増加させることにより、配線高さ方向に楕円形に進展したグラフェン配線構造を形成することができる。
このように触媒金属層１４の高さを増加させることで、グラフェンシートの積層数を増加させ、伝導パスをより多層化して低抵抗化をはかることができる。これと同時に、グラフェンシートのＮ数を増加させ、グラフェン端部における抵抗のエッジ散乱効果の影響を低減することができる。
また、これとは逆に図６（ｂ）に示すように、触媒金属層１４の高さを低くすると共に幅を広くすることにより、グラフェン層１５を配線幅方向に進展した楕円形状にすることもできる。この構造は、幅広配線を形成する場合に有効である。
（第３の実施形態）
図７は、第３の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
図７は、第３の実施形態に係わる半導体装置の概略構造を示す断面図であり、特にグラフェン配線部分を示している。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、触媒金属層１４の上に更に金属膜を形成することにより、グラフェン層１５の縦方向の厚みを増やしたことである。
基本的な構成は前記図１と同様であり、これに加えて本実施形態では、触媒金属層１４の上に、触媒金属層１４よりも幅の広い金属膜２３が形成されている。ここで、金属膜２３としては、ＲＩＥ加工性の良い材料で触媒金属層１４よりもグラフェンが成長しにくい金属材料であればよい。例えば、Ｔｉ，Ｔａ，Ｒｕ，Ｗなどの金属材料、或いはそれらの窒化物を用いることができる。グラフェン層１５は、触媒金属層１４及び金属膜２３を取り囲むようにロール状に形成されている。
このように本実施形態では、第１の実施形態の構成に加え触媒金属層１４上に金属膜２３を設けることにより、グラフェンがロールする芯材の高さが高くなり、グラフェンシートのＮ数を増加できるので、より低抵抗な配線が実現される。
また、触媒金属層１４はそれ自身が金属膜であるため、電気伝導経路として用いることができる。グラフェン層１５と触媒金属層１４を一緒に電気伝導層として用いることで、更に配線抵抗を低減することができる。図７の構造において、触媒金属層１４の上部に形成する金属膜２３に低抵抗の金属材料を用いれば、この領域も電気伝導経路として有効に使うことが可能となる。
次に、本実施形態のグラフェン配線部分の製造方法を、図８を参照して説明する。
まず、図８（ａ）に示すように、第１の実施形態と同様に、トランジスタやキャパシタ等の素子が形成された半導体基板１０上に層間絶縁膜１１及びコンタクト層１２を形成し、これらの上に触媒下地層（第１の金属膜）１３としてのＴｉＮ膜を形成し、更にその上に触媒金属層１４を形成する。そして、触媒金属層１４上に、第２の金属膜２３としてのＴｉ膜を形成する。
次いで、図８（ｂ）に示すように、第２の金属膜２３上に配線パターンのマスク（図示せず）を形成した後、このマスクを用いたＲＩＥにより、第２の金属膜２３、触媒金属層１４、及び第１の金属膜１３を選択エッチングする。
続いて、マスクを残したまま、ウェット又はドライエッチングで触媒金属層１４をサイドエッチングする。これにより、触媒金属層１４の幅を第１の金属膜１３の幅よりも狭くする。また、このとき、第２の金属膜２３は、触媒金属層１４ほどではないがサイドエッチングされ、第１の金属膜１３よりも幅が細くなっても構わない。
次いで、マスクを除去した後に、ＣＶＤ法でグラフェン層１５を成長する。ソースガスや成長条件等は第１の実施形態と同様である。これにより、図８（ｃ）に示すように、触媒金属層１４の側面からグラフェンが成長し、触媒金属層１４及び第２の金属膜２３を囲むようにロール状にグラフェン層１５が形成される。
これ以降は、表面保護絶縁膜１６及び配線層絶縁膜１７を形成し、更にコンタクト層１８を形成することにより、前記図７に示す構造が完成する。上層配線と接続する必要のない場合はコンタクト層１８は不要である。
このように本実施形態によれば、触媒金属層１４上に第２の金属膜２３を形成し、これらを取り囲むようにグラフェン層１５を形成しているので、第１の実施形態以上にグラフェン層１５の厚み（高さ）が高くなる。このため、グラフェンシートのＮ数を更に多く所有することが可能となり、グラフェン配線の更なる低抵抗化をはかることができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
グラフェンを成長させるための触媒金属層、触媒下地層（第１の金属膜）、更には第２の金属膜の材料等は、実施形態で説明したものに限らず、仕様に応じて適宜変更可能である。さらに、触媒金属層の厚さは、必要なグラフェン層の層数に応じて定めればよい。
また、実施形態で説明した製造方法は一例に過ぎないものであり、適宜変更可能である。例えば、グラフェン層を成膜するための温度やソースガス等の条件は、実施形態で説明したものに限定されるものではなく、仕様に応じて適宜変更可能である。その他の膜の成膜方法も何ら限定されるものではない。つまり、本発明は最終的に作製された構造に特徴があり、製造方法には何ら限定されない。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…半導体基板
１１…層間絶縁膜
１２…コンタクト層
１３…触媒下地層（第１の金属膜）
１４…触媒金属層
１５…グラフェン層
１６…表面保護絶縁膜
１７…配線層絶縁膜
１８…コンタクト層
１９…グラフェン層に添加された元素
２０…グラフェン配線
２３…第２の金属膜
１１…層間絶縁膜
１２…コンタクト層
１３…触媒下地層（第１の金属膜）
１４…触媒金属層
１５…グラフェン層
１６…表面保護絶縁膜
１７…配線層絶縁膜
１８…コンタクト層
１９…グラフェン層に添加された元素
２０…グラフェン配線
２３…第２の金属膜
Claims (7)
- 半導体素子が形成された基板上に、配線パターンに合わせて形成された触媒下地層と、
前記触媒下地層上に該触媒下地層よりも狭い幅に形成され、上面の幅と下面の幅が異なるテーパ形状であり、表面（１１１）配向を有し側面にファセットが形成された触媒金属層と、
前記触媒金属層のファセットを成長基点にして平面方向に成長し、前記触媒金属層を取り囲むようにロール状に形成されたグラフェン層と、
を具備したことを特徴とする半導体装置。 - 半導体素子が形成された基板上に、配線パターンに合わせて形成された触媒下地層と、
前記触媒下地層上に形成された、該触媒下地層よりも幅の狭い触媒金属層と、
前記触媒金属層の側面を成長基点にして平面方向に成長し、前記触媒金属層を取り囲むように形成されたグラフェン層と、
を具備したことを特徴とする半導体装置。 - 半導体素子が形成された基板上に、配線パターンに合わせて形成された第１の金属膜と、
前記第１の金属膜上に形成された、該金属膜よりも幅の狭い触媒金属層と、
前記触媒金属層上に形成された第２の金属膜と、
前記触媒金属層の側面を成長基点として成長し、前記触媒金属層及び前記第２の金属膜を取り囲むように形成されたグラフェン層と、
を具備したことを特徴とする半導体装置。 - 前記触媒金属層の側面にファセットが形成され、前記グラフェン層は、前記触媒金属層のファセットを成長起点として成長していることを特徴とする請求項２又は３に記載の半導体装置。
- 前記触媒金属層は、上面の幅と下面の幅が異なるテーパ形状であり、表面（１１１）配向を有することを特徴とする請求項４記載の半導体装置。
- 前記グラフェン層は、ロール状に形成されていることを特徴とする請求項２〜５の何れかに記載の半導体装置。
- 前記第２の金属膜は、前記第１の金属膜よりも幅が狭く、前記触媒金属層よりも幅が広いことを特徴とする請求項３記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012208669A JP5972735B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置 |
| US13/846,850 US9117851B2 (en) | 2012-09-21 | 2013-03-18 | Semiconductor device comprising a graphene wire |
| US14/803,751 US9437716B2 (en) | 2012-09-21 | 2015-07-20 | Semiconductor device comprising a graphene wire |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012208669A JP5972735B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014063912A true JP2014063912A (ja) | 2014-04-10 |
| JP5972735B2 JP5972735B2 (ja) | 2016-08-17 |
Family
ID=50337975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012208669A Expired - Fee Related JP5972735B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9117851B2 (ja) |
| JP (1) | JP5972735B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6077076B1 (ja) * | 2015-09-11 | 2017-02-08 | 株式会社東芝 | グラフェン配線構造及びグラフェン配線構造の作製方法 |
| US9761530B2 (en) | 2014-09-18 | 2017-09-12 | Kabushiki Kaisha Toshiba | Graphene wiring and method for manufacturing the same |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5583236B1 (ja) | 2013-03-19 | 2014-09-03 | 株式会社東芝 | グラフェン配線 |
| US9431346B2 (en) * | 2013-04-30 | 2016-08-30 | GlobalFoundries, Inc. | Graphene-metal E-fuse |
| JP2015050305A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2015126139A1 (en) * | 2014-02-19 | 2015-08-27 | Samsung Electronics Co., Ltd. | Wiring structure and electronic device employing the same |
| US10050104B2 (en) | 2014-08-20 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same |
| JP2017050503A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置とその製造方法 |
| US9640430B2 (en) * | 2015-09-17 | 2017-05-02 | Nxp Usa, Inc. | Semiconductor device with graphene encapsulated metal and method therefor |
| JP2017168505A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
| US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
| US10256188B2 (en) | 2016-11-26 | 2019-04-09 | Texas Instruments Incorporated | Interconnect via with grown graphitic material |
| US10529641B2 (en) | 2016-11-26 | 2020-01-07 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure over interconnect region |
| US10811334B2 (en) | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
| US11004680B2 (en) | 2016-11-26 | 2021-05-11 | Texas Instruments Incorporated | Semiconductor device package thermal conduit |
| US9947660B1 (en) | 2017-04-18 | 2018-04-17 | International Business Machines Corporation | Two dimension material fin sidewall |
| KR102554839B1 (ko) | 2018-08-11 | 2023-07-11 | 어플라이드 머티어리얼스, 인코포레이티드 | 그래핀 확산 장벽 |
| US11640940B2 (en) * | 2021-05-07 | 2023-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming interconnection structure including conductive graphene layers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023420A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| WO2011058651A1 (ja) * | 2009-11-13 | 2011-05-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2013115143A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 配線及び半導体装置 |
| JP2013201373A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 配線及び半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63297134A (ja) | 1987-05-29 | 1988-12-05 | Wako Kogyo Kk | 車両用昇降装置 |
| WO2002063693A1 (fr) | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Dispositif electronique et source d'electronsavec nanotube de carbone |
| JP5055695B2 (ja) | 2003-12-18 | 2012-10-24 | 凸版印刷株式会社 | 反射防止積層体 |
| US7652098B2 (en) | 2004-02-04 | 2010-01-26 | Osaka Gas Co., Ltd | Resin composition for GHz-band electronic component and GHz-band electronic component |
| JP5054896B2 (ja) | 2005-03-28 | 2012-10-24 | 勝 堀 | カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス |
| DE102005028951B4 (de) * | 2005-06-22 | 2018-05-30 | Infineon Technologies Ag | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung |
| KR101443222B1 (ko) * | 2007-09-18 | 2014-09-19 | 삼성전자주식회사 | 그라펜 패턴 및 그의 형성방법 |
| WO2010146657A1 (ja) * | 2009-06-16 | 2010-12-23 | 富士通株式会社 | グラファイト構造体、電子部品及び電子部品の製造方法 |
| JP5439120B2 (ja) | 2009-11-02 | 2014-03-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5242643B2 (ja) | 2010-08-31 | 2013-07-24 | 株式会社東芝 | 半導体装置 |
| US9593014B2 (en) * | 2011-09-07 | 2017-03-14 | The Board Of Trustees Of The Leland Stanford Junior University | Methods of establishing low-resistance electrical contact to carbon nanostructures with graphitic interfacial layer |
| US20130140058A1 (en) * | 2011-12-05 | 2013-06-06 | Ki II Kim | Graphene electrical wire and a method for manufacturing thereof |
| US8633055B2 (en) * | 2011-12-13 | 2014-01-21 | International Business Machines Corporation | Graphene field effect transistor |
| US8372741B1 (en) * | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
-
2012
- 2012-09-21 JP JP2012208669A patent/JP5972735B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-18 US US13/846,850 patent/US9117851B2/en not_active Expired - Fee Related
-
2015
- 2015-07-20 US US14/803,751 patent/US9437716B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023420A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Corp | 半導体装置 |
| WO2011058651A1 (ja) * | 2009-11-13 | 2011-05-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2013115143A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 配線及び半導体装置 |
| JP2013201373A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 配線及び半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761530B2 (en) | 2014-09-18 | 2017-09-12 | Kabushiki Kaisha Toshiba | Graphene wiring and method for manufacturing the same |
| JP6077076B1 (ja) * | 2015-09-11 | 2017-02-08 | 株式会社東芝 | グラフェン配線構造及びグラフェン配線構造の作製方法 |
| US9924593B2 (en) | 2015-09-11 | 2018-03-20 | Kabushiki Kaisha Toshiba | Graphene wiring structure and method for manufacturing graphene wiring structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5972735B2 (ja) | 2016-08-17 |
| US20140084250A1 (en) | 2014-03-27 |
| US9437716B2 (en) | 2016-09-06 |
| US20150325524A1 (en) | 2015-11-12 |
| US9117851B2 (en) | 2015-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5972735B2 (ja) | 半導体装置 | |
| US9117885B2 (en) | Graphene interconnection and method of manufacturing the same | |
| JP5242643B2 (ja) | 半導体装置 | |
| JP5813678B2 (ja) | 半導体装置 | |
| JP5550515B2 (ja) | グラフェン配線およびその製造方法 | |
| US8482126B2 (en) | Semiconductor device | |
| JP5353009B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5783529B2 (ja) | グラフェン素材の製造方法 | |
| JP5755618B2 (ja) | 半導体装置 | |
| US20150056807A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2012017533A1 (ja) | 半導体装置の製造方法 | |
| JP5671896B2 (ja) | 半導体装置及びその製造方法 | |
| JP2015050305A (ja) | 半導体装置及びその製造方法 | |
| JP2006202942A (ja) | ナノチューブ配線を備えた電子デバイス及びその製造方法 | |
| JP2015050209A (ja) | 半導体装置及びその製造方法 | |
| JP5813682B2 (ja) | 半導体装置及びその製造方法 | |
| JP5921475B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160713 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5972735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |