JP2006202942A - ナノチューブ配線を備えた電子デバイス及びその製造方法 - Google Patents
ナノチューブ配線を備えた電子デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2006202942A JP2006202942A JP2005012375A JP2005012375A JP2006202942A JP 2006202942 A JP2006202942 A JP 2006202942A JP 2005012375 A JP2005012375 A JP 2005012375A JP 2005012375 A JP2005012375 A JP 2005012375A JP 2006202942 A JP2006202942 A JP 2006202942A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- growth
- catalyst
- nanotube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 底面を除く全面が触媒4で覆われた導電体ブロック2のナノチューブ配線が延在しない方向において触媒4と導電体ブロック2との間に成長抑制マスク3を設ける。
【選択図】 図1
Description
なお、図における符号1は、層間絶縁膜等の下地絶縁膜である。
図1参照
上記課題を解決するために、本発明は、ナノチューブ配線を備えた電子デバイスにおいて、底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、ナノチューブ配線が延在しない方向において触媒4と導電体ブロック2との間に成長抑制マスク3が設けられていることを特徴とする。
なお、本発明におけるナノチューブとはカーボンナノチューブが典型的なものであるが、純粋なカーボンナノチューブに限られるものではなく、不純物等が含まれたカーボンナノチューブも含むものである。
また、成長抑制マスク3の材料としては、Moが好適である。
この場合、成長方向の膜厚依存性を有する下地としては、Tiが典型的なものである。 因に、TiNは成長方向の膜厚依存性は見られない。
なお、層間絶縁膜上の触媒微粒子からは下地依存性によりナノチューブは形成されないため、特に除去する必要はない。
なお、各図において断面図と平面図を同時に図示する場合もある(以下同じ)。
図2参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、レジストパターン15をマスクとしてイオンミリングを施すことによって配線を形成する方向の幅が20nm以下、例えば、10nmで、配線を形成しない方向の幅が50nm以上、例えば、50nmのTiブロック16を形成する。
次いで、レジストパターン15を除去したのち、スパッタリング法を用いて全面に触媒となる厚さが、例えば、1〜3nmのCo膜17を全面に蒸着し、次いで、Tiブロック16の近傍のみを被覆するようにエッチングする。
この場合のカーボンナノチューブ18,19は、触媒の状態にもよるが、概ね5〜30nmの直径を有する多層カーボンナノチューブとなる。
図4参照
図4は、下地をTi膜とし、その上に2.5nmのCo膜を設けて540℃の成長温度で10分間カーボンナノチューブを成長させた場合のカーボンナノチューブの長さのTi膜膜厚依存性を示す図であり、この条件下ではカーボンナノチューブの長さはTi膜の膜厚が厚くなるにしたがって短くなり、20nmを超えると成長しなくなる。
図5参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、レジストパターン20をマスクとしてイオンミリングを施すことによって例えば、10nm×10nmのTiブロック21を形成する。
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜22をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜22を残存させた場合を示す。 なお、Mo膜を頂面だけに残存させる場合は、予めTi膜上全面にMo膜を形成してブロックを形成することにより、後者のパターニング及びイオンミリングによる除去を省略することができる。
また、成長抑制膜は任意の箇所で除去可能であるので、一つのTiブロック21から互いに直交する方向に延在するカーボンナノチューブ配線を同時に形成することができる。
図7参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTiN膜26及び厚さが、例えば、5nmのMo膜27を順次堆積させる。
次いで、レジストパターン28を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのCo膜31を蒸着し、次いで、TiNブロック29の近傍のみを被覆するようにパターニングする。
また、比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であるので、電源ラインをカーボンナノチューブで形成する場合に有効となる。
図9参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜41をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜41を残存させた場合を示す。
また、直接成長下地となるのは厚さが、例えば、5nmのTiN膜であるので比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であり、電源ラインをカーボンナノチューブで形成する場合に有効となる。
図11参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、スパッタリング法を用いて全面に厚さが、例えば、5nmのMo膜48を順次堆積させたのち、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜48をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜48を残存させた場合を示す。
図13参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
次いで、レジストパターン37を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのTa膜58、厚さが、例えば、5nmのTiN膜59、及び、厚さが、例えば、5nmのMo膜60を順次堆積させる。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜61を全面に蒸着し、次いで、Cuブロック52〜57の近傍のみを被覆するようにパターニングする。
図16参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
ここでは、Cuブロック38の頂面と、互いに隣接する2つの側壁面からMo膜41を除去した場合を示す。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜42を全面に蒸着し、次いで、Cuブロック38の近傍のみを被覆するようにパターニングする。
因に、Niを触媒として用いた場合には、Coを用いた場合に比べて下地となるTi膜を厚く形成してもカーボンナノチューブの成長が可能になる。
再び、図1参照
(付記1) 底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在しない方向において前記触媒4と前記導電体ブロック2との間に成長抑制マスク3が設けられていることを特徴とするナノチューブ配線を備えた電子デバイス。
(付記2) 上記導電体ブロック2の少なくとも底面を除く表面が、TiまたはTiNで構成されるとともに、上記成長抑制マスク3がMoで構成されることを特徴とする付記1記載のナノチューブ配線を備えた電子デバイス。
(付記3) 底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在する方向の導電体ブロック2の幅が、前記ナノチューブ配線が延在しない方向の導電体ブロック2の幅より狭いことを特徴とするナノチューブ配線を備えた電子デバイス。
(付記4) 上記導電体ブロック2がTiで構成されることを特徴とする付記3記載のナノチューブ配線を備えた電子デバイス。
(付記5) 上記触媒4が層状であることを特徴とする付記1乃至4のいずれか1に記載のナノチューブ配線を備えた電子デバイス。
(付記6) 上記触媒4が粒子状であることを特徴とする付記1乃至4のいずれか1に記載のナノチューブ配線を備えた電子デバイス。
(付記7) 導電体ブロック2の所定の表面に成長抑制マスク3を形成したのち、底面を除く全面を触媒4で覆う工程、電界を印加しない状態でナノチューブ5,6を成長させることによって、前記成長抑制マスク3を形成しない面を起点にしてナノチューブ5,6を選択的に成長させる工程とを有することを特徴とするナノチューブ配線を備えた電子デバイスの製造方法。
(付記8) 上記成長抑制マスク3は、上記導電体ブロック2を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、前記導電体ブロック2の形成工程において同時に形成されることを特徴とする付記7記載のナノチューブ配線を備えた電子デバイスの製造方法。
(付記9) 上記成長抑制マスク3は、上記導電体ブロック2の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成されることを特徴とする付記7記載のナノチューブ配線を備えた電子デバイスの製造方法。
(付記10) 一方向の幅が他方向の幅より狭い導電体ブロック2の底面を除く全面を触媒4で覆う工程、電界を印加しない状態でナノチューブ5,6を成長させることによって、前記幅の狭い方向に沿ってナノチューブ5,6を選択的に成長させる工程とを有することを特徴とするナノチューブ配線を備えた電子デバイスの製造方法。
2 導電体ブロック
3 成長抑制マスク
4 触媒
5 ナノチューブ
6 ナノチューブ
11 下層電極
12 ビア配線
13 層間絶縁膜
14 Ti膜
15 レジストパターン
16 Tiブロック
17 Co膜
18 カーボンナノチューブ
19 カーボンナノチューブ
20 レジストパターン
21 Tiブロック
22 Mo膜
23 Co膜
24 カーボンナノチューブ
25 カーボンナノチューブ
26 TiN膜
27 Mo膜
28 レジストパターン
29 TiNブロック
30 Moマスク
31 Co膜
32〜35 カーボンナノチューブ
36 Cu膜
37 レジストパターン
38 Cuブロック
39 Ta膜
40 TiN膜
41 Mo膜
42 Co膜
43 カーボンナノチューブ
44 カーボンナノチューブ
45 レジストパターン
46 Tiブロック
47 TiN膜
48 Mo膜
49 Co膜
50 カーボンナノチューブ
51 カーボンナノチューブ
52〜57 Cuブロック
58 Ta膜
59 TiN膜
60 Mo膜
61 Co膜
62 カーボンナノチューブ配線
63 カーボンナノチューブ
Claims (5)
- 底面を除く全面が触媒で覆われた導電体ブロックから所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在しない方向において前記触媒と前記導電体ブロックとの間に成長抑制マスクが設けられていることを特徴とするナノチューブを備えた電子デバイス。
- 底面を除く全面が触媒で覆われた導電体ブロックから所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在する方向の導電体ブロックの幅が、前記ナノチューブ配線が延在しない方向の導電体ブロックの幅より狭いことを特徴とするナノチューブを備えた電子デバイス。
- 上記導電体ブロックがTiで構成されることを特徴とする請求項2記載のナノチューブを備えた電子デバイス。
- 導電体ブロックの所定の表面に成長抑制マスクを形成したのち、底面を除く全面を触媒で覆う工程、電界を印加しない状態でナノチューブを成長させることによって、前記成長抑制マスクを形成しない面を起点にしてナノチューブを選択的に成長させる工程とを有することを特徴とするナノチューブを備えた電子デバイスの製造方法。
- 一方向の幅が他方向の幅より狭い導電体ブロックの底面を除く全面を触媒で覆う工程、電界を印加しない状態でナノチューブを成長させることによって、前記幅の狭い方向に沿ってナノチューブを選択的に成長させる工程とを有することを特徴とするナノチューブを備えた電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012375A JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005012375A JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006202942A true JP2006202942A (ja) | 2006-08-03 |
JP4555695B2 JP4555695B2 (ja) | 2010-10-06 |
Family
ID=36960668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005012375A Expired - Fee Related JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4555695B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166756A (ja) * | 2006-12-21 | 2008-07-17 | Commiss Energ Atom | カーボンナノチューブに基づく層間配線要素 |
JP2008192706A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
EP1975999A1 (en) | 2007-03-30 | 2008-10-01 | Fujitsu Limited | Electronic device and method of manufacturing the same |
JP2008258184A (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
JP2012501079A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スルホールビアのための炭素ベース材質を備えた半導体デバイス |
JP2013115143A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 配線及び半導体装置 |
US8533945B2 (en) | 2007-03-29 | 2013-09-17 | Fujitsu Semiconductor Limited | Wiring structure and method of forming the same |
JP2015050305A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118248A (ja) * | 2000-07-18 | 2002-04-19 | Lg Electronics Inc | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ |
JP2003165713A (ja) * | 2001-11-26 | 2003-06-10 | Fujitsu Ltd | 炭素元素円筒型構造体の製造方法 |
JP2004241572A (ja) * | 2003-02-05 | 2004-08-26 | Sony Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-01-20 JP JP2005012375A patent/JP4555695B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118248A (ja) * | 2000-07-18 | 2002-04-19 | Lg Electronics Inc | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ |
JP2003165713A (ja) * | 2001-11-26 | 2003-06-10 | Fujitsu Ltd | 炭素元素円筒型構造体の製造方法 |
JP2004241572A (ja) * | 2003-02-05 | 2004-08-26 | Sony Corp | 半導体装置及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166756A (ja) * | 2006-12-21 | 2008-07-17 | Commiss Energ Atom | カーボンナノチューブに基づく層間配線要素 |
JP2008192706A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US8533945B2 (en) | 2007-03-29 | 2013-09-17 | Fujitsu Semiconductor Limited | Wiring structure and method of forming the same |
EP1975999A1 (en) | 2007-03-30 | 2008-10-01 | Fujitsu Limited | Electronic device and method of manufacturing the same |
JP2008258184A (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Ltd | 電子デバイス及びその製造方法 |
US7960277B2 (en) | 2007-03-30 | 2011-06-14 | Fujitsu Semiconductor Limited | Electronic device and method of manufacturing the same |
JP2012501079A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スルホールビアのための炭素ベース材質を備えた半導体デバイス |
JP2013115143A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 配線及び半導体装置 |
JP2015050305A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
US9209125B2 (en) | 2013-08-30 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP4555695B2 (ja) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4555695B2 (ja) | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 | |
JP5353009B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5242643B2 (ja) | 半導体装置 | |
US20140205763A1 (en) | Growth of graphene films and graphene patterns | |
JP5972735B2 (ja) | 半導体装置 | |
JP4648807B2 (ja) | カーボンナノチューブエミッタ及びその製造方法とそれを応用した電界放出素子及びその製造方法 | |
JP2002329723A (ja) | 集積回路装置及び集積回路装置製造方法 | |
US20130056873A1 (en) | Semiconductor device | |
JP2009070911A (ja) | 配線構造体、半導体装置および配線構造体の製造方法 | |
JP2008016849A (ja) | カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法 | |
JP2008177580A (ja) | 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ | |
KR100858453B1 (ko) | 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치 | |
US7696512B2 (en) | Electron device and process of manufacturing thereof | |
JP2006130647A (ja) | パターニングされたALDZnOシード層を用いたZnOのナノ構造の選択的な成長 | |
JP5590125B2 (ja) | 半導体装置の製造方法 | |
JP2007142197A (ja) | 機能素子及びその製造方法 | |
JP2016127238A (ja) | 電子装置及び電子装置の製造方法 | |
Lee et al. | Direct nanowiring of carbon nanotubes for highly integrated electronic and spintronic devices | |
JP2005272271A (ja) | カーボンナノチューブの製造方法及び半導体装置の製造方法 | |
JP5685987B2 (ja) | 電子装置およびその製造方法 | |
Jang et al. | Lateral growth of aligned mutilwalled carbon nanotubes under electric field | |
JP2009032819A (ja) | 電子装置の製造方法及びそれを用いた電子装置 | |
KR101399347B1 (ko) | 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물 | |
JP2010052961A (ja) | カーボンナノチューブの製造方法及びカーボンナノチューブ | |
JP6077076B1 (ja) | グラフェン配線構造及びグラフェン配線構造の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |