JP2006202942A - ナノチューブ配線を備えた電子デバイス及びその製造方法 - Google Patents

ナノチューブ配線を備えた電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2006202942A
JP2006202942A JP2005012375A JP2005012375A JP2006202942A JP 2006202942 A JP2006202942 A JP 2006202942A JP 2005012375 A JP2005012375 A JP 2005012375A JP 2005012375 A JP2005012375 A JP 2005012375A JP 2006202942 A JP2006202942 A JP 2006202942A
Authority
JP
Japan
Prior art keywords
film
wiring
growth
catalyst
nanotube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005012375A
Other languages
English (en)
Other versions
JP4555695B2 (ja
Inventor
Mari Obuchi
真理 大淵
Daiyu Kondo
大雄 近藤
Mizuhisa Nihei
瑞久 二瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005012375A priority Critical patent/JP4555695B2/ja
Publication of JP2006202942A publication Critical patent/JP2006202942A/ja
Application granted granted Critical
Publication of JP4555695B2 publication Critical patent/JP4555695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ナノチューブ配線を備えた電子デバイス及びその製造方法に関し、製造工程を複雑化することなく、カーボンナノチューブ配線を任意の成長方向に成長させる。
【解決手段】 底面を除く全面が触媒4で覆われた導電体ブロック2のナノチューブ配線が延在しない方向において触媒4と導電体ブロック2との間に成長抑制マスク3を設ける。
【選択図】 図1

Description

本発明はナノチューブ配線を備えた電子デバイス及びその製造方法に関するものであり、特に、カーボンナノチューブ等のナノチューブ配線を電界を印加することなく且つ製造工程を複雑化することなく任意の方向に選択的に成長させるための構成に特徴のあるナノチューブ配線を備えた電子デバイス及びその製造方法に関するものである。
近年、ナノテクノロジーが注目を集めているが、そのうちでも、炭素系自己組織的線状構造体のカーボンナノチューブ(Carbon Nano Tube :CNT)が、その魅力的な物性から注目を集めており、このカーボンナノチューブのエレクトロニクスへの応用としては、半導体集積回路装置における配線が挙げられる。
このカーボンナノチューブは、直径がおおよそサブナノ乃至数10nmのサイズであり、長さは数100μm程度まで成長が可能である。
カーボンナノチューブは形状異方性に起因する一次元電子的性質からバリスティク伝導によって電子が流れ、最大電流密度は106 A/cm2 とCuよりも単位面積当たり100倍以上の電流を流すことができるほどエレクトロマイグレーション耐性が大きくという特徴がある。
したがって、デバイス構造及び配線の微細化にともなって、配線を流れる電流密度は大きくなるが、この様なカーボンナノチューブを配線として用いることによって、従来のCu配線における限界を大きく超えることが可能になる。
具体的には、カーボンナノチューブでビア配線を形成したり、或いは、成長方向を制御するために成長時に電界を印加して電界の方向にカーボンナノチューブを成長させて横方向配線層を形成することが提案されている(例えば、特許文献1参照)。
特開2002−329723号公報
しかし、電界印加による横方向配線の形成方法においては、電界印加手段が必要になるとともに一度の成長においては一方向に延在する配線しか形成できず、複雑なパターンの配線を形成するためには複数回の工程が必要になるとともに、電界印加方向をその都度変更する必要があり、製造工程が複雑化するという問題がある。
また、所定の箇所にカーボンナノチューブを選択成長させるためには、触媒パターンを形成する必要があるため、この点でも製造工程が複雑化すると同時に、触媒金属が汚染されカーボンナノチューブの成長に甚大な影響を与えるという問題がある。
したがって、本発明は、製造工程を複雑化することなく、カーボンナノチューブ配線を任意の成長方向に成長させることを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号1は、層間絶縁膜等の下地絶縁膜である。
図1参照
上記課題を解決するために、本発明は、ナノチューブ配線を備えた電子デバイスにおいて、底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、ナノチューブ配線が延在しない方向において触媒4と導電体ブロック2との間に成長抑制マスク3が設けられていることを特徴とする。
この様に、成長抑制マスク3を触媒4と導電体との間に設けることによって、触媒4をパターン加工することなく且つ成長時に電界を印加することなく、任意の方向にナノチューブ配線を成長させることができ、微細化に伴う高電流密度化に対応することが可能になる。
なお、本発明におけるナノチューブとはカーボンナノチューブが典型的なものであるが、純粋なカーボンナノチューブに限られるものではなく、不純物等が含まれたカーボンナノチューブも含むものである。
この場合、導電体ブロック2は、全体がTi或いはTiNでも良いが、例えば、Cuからなる導電体ブロック2の少なくとも底面を除く表面にTiまたはTiNを設けても良いものであり、それによって、低抵抗の大きな導電体ブロック2を用いたナノチューブ配線の形成が可能になる。
また、成長抑制マスク3の材料としては、Moが好適である。
或いは、成長方向の下地膜厚依存性を利用することによって、成長抑制マスク3を用いることなくナノチューブ配線の延在する方向を導電体ブロック2の幅が狭い方向にすることができる。
この場合、成長方向の膜厚依存性を有する下地としては、Tiが典型的なものである。 因に、TiNは成長方向の膜厚依存性は見られない。
また、いずれの場合においても、触媒4は薄く成膜した後に加熱することによって表面張力によって粒子状(島状)にしても良く、或いは、最初から粒子状の触媒4を塗布・散布しても良い。
また、製造方法としては、導電体ブロック2の所定の表面に成長抑制マスク3を形成したのち、底面を除く全面を触媒4で覆い、電界を印加しない状態でナノチューブ5,6を成長させるだけで良い。
なお、層間絶縁膜上の触媒微粒子からは下地依存性によりナノチューブは形成されないため、特に除去する必要はない。
この場合の成長抑制マスク3は、導電体ブロック2を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、導電体ブロック2の形成工程において同時に形成しても良いし、或いは、導電体ブロック2の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成しても良い。
或いは、一方向の幅が他方向の幅より狭い導電体ブロック2の底面を除く全面を触媒4で覆い、電界を印加しない状態でナノチューブ5,6を成長させても良いものであり、成長方向の下地膜厚依存性によって、幅が狭い方向に沿ってカーボンナノチューブ5,6を選択成長させることができ、成長抑制マスク3を設ける工程を省略することができる。
本発明では、カーボンナノチューブの成長方向の下地依存性を利用して、成長抑制マスク或いは膜厚依存性を利用することによって、電界を印加することなく且つ触媒をパターン化することなく、カーボンナノチューブを任意の方向に成長させることができ、製造工程の簡素化と任意形状の配線パターンの形成が容易になる。
本発明は、Ti等の導電体材料からなる導電体ブロックの所定の表面にMo等の金属からなる成長抑制マスクを形成したのち、底面を除く全面をCo等の触媒で覆い、電界を印加しない状態でCVD法、好適には熱CVD法によってカーボンナノチューブを成長抑制マスクを設けなかった面から成長させるものである。
或いは、一方向の幅が他方向の幅より狭いTi等の導電体材料からなる導電体ブロックの底面を除く全面をCo等の触媒で覆い、カーボンナノチューブの成長方向の下地膜厚依存性を利用して電界を印加しない状態でカーボンナノチューブを幅が狭い方向に沿って選択的に成長させるものである。
ここで、図2及び図3を参照して、本発明の実施例1のカーボンナノチューブ配線の形成方法を説明する。
なお、各図において断面図と平面図を同時に図示する場合もある(以下同じ)。
図2参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、レジストパターン15をマスクとしてイオンミリングを施すことによって配線を形成する方向の幅が20nm以下、例えば、10nmで、配線を形成しない方向の幅が50nm以上、例えば、50nmのTiブロック16を形成する。
図3参照
次いで、レジストパターン15を除去したのち、スパッタリング法を用いて全面に触媒となる厚さが、例えば、1〜3nmのCo膜17を全面に蒸着し、次いで、Tiブロック16の近傍のみを被覆するようにエッチングする。
次いで、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりTiブロック16を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、幅が10nmの方向に沿ってTiブロック16からカーボンナノチューブ18,19が成長し、このカーボンナノチューブ18,19の長さは成長時間によって決まる。
この場合のカーボンナノチューブ18,19は、触媒の状態にもよるが、概ね5〜30nmの直径を有する多層カーボンナノチューブとなる。
ここで、図4を参照してカーボンナノチューブの成長方向の下地導電体の膜厚依存性を簡単に説明する。
図4参照
図4は、下地をTi膜とし、その上に2.5nmのCo膜を設けて540℃の成長温度で10分間カーボンナノチューブを成長させた場合のカーボンナノチューブの長さのTi膜膜厚依存性を示す図であり、この条件下ではカーボンナノチューブの長さはTi膜の膜厚が厚くなるにしたがって短くなり、20nmを超えると成長しなくなる。
この様なカーボンナノチューブの成長方向の下地導電体の膜厚依存性は、下地導電体の種類によって異なり、Tiの場合には顕著に表れるが、TiNの場合にはカーボンナノチューブの成長方向にTiN膜の膜厚依存性は見られない。
このように、本発明の実施例1においては、カーボンナノチューブの成長方向の下地導電体の膜厚依存性を利用しているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
したがって、幅の狭い方向が異なる複数のTiブロックを設けておくことによって、一度の成長工程において、複数の異なった方向に延在するカーボンナノチューブ配線を同時に形成することができる。
次に、図5及び図6を参照して、本発明の実施例2のカーボンナノチューブ配線の形成方法を説明する。
図5参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、レジストパターン20をマスクとしてイオンミリングを施すことによって例えば、10nm×10nmのTiブロック21を形成する。
次いで、レジストパターン20を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmの成長抑制膜となるMo膜22を形成する。
図6参照
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜22をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜22を残存させた場合を示す。 なお、Mo膜を頂面だけに残存させる場合は、予めTi膜上全面にMo膜を形成してブロックを形成することにより、後者のパターニング及びイオンミリングによる除去を省略することができる。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜23を全面に蒸着し、次いで、Tiブロック21の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりTiブロック21を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、Mo膜22が下地に残存する面からの成長は抑制されて、Tiブロック21のMo膜22を除去した面からカーボンナノチューブ24,25が成長し、このカーボンナノチューブ24,25の長さは成長時間によって決まる。
このように、本発明の実施例2においては、成長抑制膜を選択的に設けているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
また、成長抑制膜は任意の箇所で除去可能であるので、一つのTiブロック21から互いに直交する方向に延在するカーボンナノチューブ配線を同時に形成することができる。
次に、図7及び図8を参照して、本発明の実施例3のカーボンナノチューブ配線の形成方法を説明する。
図7参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTiN膜26及び厚さが、例えば、5nmのMo膜27を順次堆積させる。
次いで、レジストパターン28をマスクとしてイオンミリングを施すことによって例えば、100nm×100nmのTiNブロック29とその上のMoマスク30を形成する。
図8参照
次いで、レジストパターン28を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのCo膜31を蒸着し、次いで、TiNブロック29の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりTiNブロック29を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、Moマスク30が存在する頂面からの成長は抑制されて、TiNブロック29の4つの側壁面からカーボンナノチューブ32〜35が成長し、このカーボンナノチューブ32〜35の長さは成長時間によって決まる。
このように、本発明の実施例3においても、成長抑制膜を選択的に設けているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
また、TiNには成長方向の膜厚依存性はないので、TiNブロック29を長方形状に形成しても、4方向に同じ成長速度でカーボンナノチューブ32〜35が成長することになる。
また、比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であるので、電源ラインをカーボンナノチューブで形成する場合に有効となる。
次に、図9及び図10を参照して、本発明の実施例4のカーボンナノチューブ配線の形成方法を説明する。
図9参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
次いで、レジストパターン37をマスクとしてイオンミリングを施すことによって例えば、100nm×100nmのCuブロック38を形成する。
次いで、レジストパターン37を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのTa膜39、厚さが、例えば、5nmのTiN膜40、及び、厚さが、例えば、5nmのMo膜41を順次堆積させる。
図10参照
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜41をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜41を残存させた場合を示す。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜42を全面に蒸着し、次いで、Cuブロック38の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりCuブロック38を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、Mo膜41が残存する面からの成長は抑制されて、Mo膜41が除去された2つの側壁面からカーボンナノチューブ43,44が成長し、このカーボンナノチューブ43,44の長さは成長時間によって決まる。
このように、本発明の実施例4においては、導電体ブロックとして、Ti等より比抵抗の小さなCuを用いているので、配線全体の抵抗を低減することができる。
また、直接成長下地となるのは厚さが、例えば、5nmのTiN膜であるので比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であり、電源ラインをカーボンナノチューブで形成する場合に有効となる。
次に、図11及び図12を参照して、本発明の実施例5のカーボンナノチューブ配線の形成方法を説明する。
図11参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのTi膜14を堆積させる。
次いで、レジストパターン45をマスクとしてイオンミリングを施すことによって例えば、100nm×100nmのTiブロック46を形成する。
次いで、レジストパターン45を除去したのち、N2 ガス中で熱窒化を行うことによってTiブロック46の表面に厚さが、例えば、5nmのTiN膜47を形成する。
図12参照
次いで、スパッタリング法を用いて全面に厚さが、例えば、5nmのMo膜48を順次堆積させたのち、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜48をイオンミリング法によって選択的に除去する。
ここでは、互いに接する2つの側壁面及び頂面にMo膜48を残存させた場合を示す。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜49を全面に蒸着し、次いで、Tiブロック46の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりTiブロック46を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン:Ar=1:9の流量比の混合ガスを流し、総圧1kPaとした状態で、基板温度を540℃として成長を行うと、Mo膜48が残存する面からの成長は抑制されて、Mo膜48が除去された2つの側壁面からカーボンナノチューブ50,51が成長し、このカーボンナノチューブ50,51の長さは成長時間によって決まる。
このように、本発明の実施例5においては、導電体ブロックとして、Tiを用いているが、表面にTiN膜を設けているので、直接成長下地となるのは厚さが、例えば、5nmのTiN膜であり、比較的大きなTiブロックを形成してもTiの有する成長方向の膜厚依存性を考慮することなくカーボンナノチューブの成長が可能になる。
次に、図13乃至図15を参照して、本発明の実施例6のカーボンナノチューブ配線の形成方法を説明する。
図13参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
次いで、レジストパターン37をマスクとしてイオンミリングを施すことによって例えば、100nm×100nmのCuブロック52〜57を略等間隔に形成する。
図14参照
次いで、レジストパターン37を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのTa膜58、厚さが、例えば、5nmのTiN膜59、及び、厚さが、例えば、5nmのMo膜60を順次堆積させる。
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜60をイオンミリング法によって選択的に除去する。
図15参照
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜61を全面に蒸着し、次いで、Cuブロック52〜57の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりCuブロック52〜57を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行うことによって、各Cuブロック52〜57を中継点とした一連のカーボンナノチューブ配線62が形成される。
このように、本発明の実施例6においては、複数のCuブロック52〜57を略等間隔に形成することによって、複雑で長い配線を短時間で形成することが可能になる。
次に、図16及び図17を参照して、本発明の実施例7のカーボンナノチューブ配線の形成方法を説明する。
図16参照
まず、下層電極11と接続するビア配線12を埋め込んだ層間絶縁膜13の全面にスパッタリング法を用いて厚さが、例えば、100nmのCu膜36を堆積させる。
次いで、レジストパターン37をマスクとしてイオンミリングを施すことによって例えば、100nm×100nmのCuブロック38を形成する。
次いで、レジストパターン37を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、5nmのTa膜39、厚さが、例えば、5nmのTiN膜40、及び、厚さが、例えば、5nmのMo膜41を順次堆積させる。
次いで、新たなレジストパターン(図示を省略)をマスクとして成長させたい方向の面に付着しているMo膜41をイオンミリング法によって選択的に除去する。
ここでは、Cuブロック38の頂面と、互いに隣接する2つの側壁面からMo膜41を除去した場合を示す。
図17参照
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、1〜3nmのCo膜42を全面に蒸着し、次いで、Cuブロック38の近傍のみを被覆するようにパターニングする。
以降は上記の実施例1と全く同様に、内部を1×10-3Pa程度の高真空にしたチャンバー内で、例えば、510℃においてH2 によりCuブロック38を形成した基板をクリーニングしたのち、ホットフィラメントCVD法を用いてカーボンナノチューブの成長を行うことによって、Cuブロック38の2つの側壁にカーボンナノチューブ43,44を成長させてカーボンナノチューブ配線にするとともに、Cuブロック38の頂面にもカーボンナノチューブ63を成長させてビア配線とする。
このように、本発明の実施例7においては、横方向配線をビア配線を同時に形成しているので、多層配線構造の製造工程が簡素化される。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく、各種の変更が可能であり、触媒はCoに限られるものではなく、Ni或いはFe等の他の金属を用いても良いものである。
因に、Niを触媒として用いた場合には、Coを用いた場合に比べて下地となるTi膜を厚く形成してもカーボンナノチューブの成長が可能になる。
また、上記の各実施例においては、触媒となるCoを1〜3nmの厚さに成膜し熱処理をすることにより表面張力によって粒子状(島状)の触媒としているが、最初から微粒子状の触媒を塗布・散布しても良いものであり、さらには、触媒粒子を有機溶媒に分散した分散液を塗布或いは噴霧によって導電体ブロックの表面に付着させても良いものである。
また、上記の各実施例においては、触媒をスパッタリング法で堆積しているが、スパッタリング法に限られるものではなく、MBE(モレキュラー・ビームエピタキシャル成長)法、EB(電子ビーム)成長法、或いは、微粒子法を用いても良いものである。
また、上記の実施例5においては、Tiブロックの表面に設けるTiN膜を熱窒化によって形成しているが、TiN膜は熱窒化膜に限られるものではなく、スパッタリング法等によって成膜しても良いものである。
また、上記の実施例4においては、Cuブロックの表面をTiN膜で被覆しているが、TiN膜に限られるものではなく、Ti膜で被覆しても良いものであり、その場合には、Ti膜の成長方向依存性を考慮して膜厚は20nm以下、好適には10nm以下にすることが望ましい。
また、上記の各実施例においては、導電体ブロックをTi、TiN、或いは、Cuによって構成しているが、これらの材料に限られるものではなく、実施例4のように表面をTiN等で覆う場合には、どのような導電体を用いても良いものである。
また、上記の各実施例においては、導電体ブロックを形成するための導電体層をスパッタリング法で形成しているが、スパッタリング法に限られるものではなく、EB法、MBE法或いはメッキ法によって成膜しても良いものである。
また、上記の各実施例においては、成長抑制膜をMoで構成しているが、Mo膜に限られるものではなく、20nm以上の膜厚のTi膜を成長抑制膜として用いても良いものである。
また、上記の各実施例においては、カーボンナノチューブの成長方法としてホットフィラメントCVD法を用いているが、必ずしもホットフィラメントCVD法である必要はなく、通常の熱CVD法或いはプラズマCVD法を用いても良いものである。
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) 底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在しない方向において前記触媒4と前記導電体ブロック2との間に成長抑制マスク3が設けられていることを特徴とするナノチューブ配線を備えた電子デバイス。
(付記2) 上記導電体ブロック2の少なくとも底面を除く表面が、TiまたはTiNで構成されるとともに、上記成長抑制マスク3がMoで構成されることを特徴とする付記1記載のナノチューブ配線を備えた電子デバイス。
(付記3) 底面を除く全面が触媒4で覆われた導電体ブロック2から所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在する方向の導電体ブロック2の幅が、前記ナノチューブ配線が延在しない方向の導電体ブロック2の幅より狭いことを特徴とするナノチューブ配線を備えた電子デバイス。
(付記4) 上記導電体ブロック2がTiで構成されることを特徴とする付記3記載のナノチューブ配線を備えた電子デバイス。
(付記5) 上記触媒4が層状であることを特徴とする付記1乃至4のいずれか1に記載のナノチューブ配線を備えた電子デバイス。
(付記6) 上記触媒4が粒子状であることを特徴とする付記1乃至4のいずれか1に記載のナノチューブ配線を備えた電子デバイス。
(付記7) 導電体ブロック2の所定の表面に成長抑制マスク3を形成したのち、底面を除く全面を触媒4で覆う工程、電界を印加しない状態でナノチューブ5,6を成長させることによって、前記成長抑制マスク3を形成しない面を起点にしてナノチューブ5,6を選択的に成長させる工程とを有することを特徴とするナノチューブ配線を備えた電子デバイスの製造方法。
(付記8) 上記成長抑制マスク3は、上記導電体ブロック2を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、前記導電体ブロック2の形成工程において同時に形成されることを特徴とする付記7記載のナノチューブ配線を備えた電子デバイスの製造方法。
(付記9) 上記成長抑制マスク3は、上記導電体ブロック2の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成されることを特徴とする付記7記載のナノチューブ配線を備えた電子デバイスの製造方法。
(付記10) 一方向の幅が他方向の幅より狭い導電体ブロック2の底面を除く全面を触媒4で覆う工程、電界を印加しない状態でナノチューブ5,6を成長させることによって、前記幅の狭い方向に沿ってナノチューブ5,6を選択的に成長させる工程とを有することを特徴とするナノチューブ配線を備えた電子デバイスの製造方法。
本発明の活用例としては、半導体集積回路装置における多層配線構造が典型的なものであるが、半導体集積回路装置に限られるものではなく、液晶表示装置或いは強誘電体を用いた光デバイス等の他の電子デバイスの配線構造にも適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例1のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例1のカーボンナノチューブ配線の図2以降の形成工程の説明図である。 カーボンナノチューブの成長の下地膜厚依存性の説明図である。 本発明の実施例2のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例2のカーボンナノチューブ配線の図5以降の形成工程の説明図である。 本発明の実施例3のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例3のカーボンナノチューブ配線の図7以降の形成工程の説明図である。 本発明の実施例4のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例4のカーボンナノチューブ配線の図9以降の形成工程の説明図である。 本発明の実施例5のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例5のカーボンナノチューブ配線の図11以降の形成工程の説明図である。 本発明の実施例6のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例6のカーボンナノチューブ配線の図13以降の途中までの形成工程の説明図である。 本発明の実施例6のカーボンナノチューブ配線の図14以降の形成工程の説明図である。 本発明の実施例7のカーボンナノチューブ配線の途中までの形成工程の説明図である。 本発明の実施例7のカーボンナノチューブ配線の図16以降の形成工程の説明図である。
符号の説明
1 下地絶縁膜
2 導電体ブロック
3 成長抑制マスク
4 触媒
5 ナノチューブ
6 ナノチューブ
11 下層電極
12 ビア配線
13 層間絶縁膜
14 Ti膜
15 レジストパターン
16 Tiブロック
17 Co膜
18 カーボンナノチューブ
19 カーボンナノチューブ
20 レジストパターン
21 Tiブロック
22 Mo膜
23 Co膜
24 カーボンナノチューブ
25 カーボンナノチューブ
26 TiN膜
27 Mo膜
28 レジストパターン
29 TiNブロック
30 Moマスク
31 Co膜
32〜35 カーボンナノチューブ
36 Cu膜
37 レジストパターン
38 Cuブロック
39 Ta膜
40 TiN膜
41 Mo膜
42 Co膜
43 カーボンナノチューブ
44 カーボンナノチューブ
45 レジストパターン
46 Tiブロック
47 TiN膜
48 Mo膜
49 Co膜
50 カーボンナノチューブ
51 カーボンナノチューブ
52〜57 Cuブロック
58 Ta膜
59 TiN膜
60 Mo膜
61 Co膜
62 カーボンナノチューブ配線
63 カーボンナノチューブ

Claims (5)

  1. 底面を除く全面が触媒で覆われた導電体ブロックから所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在しない方向において前記触媒と前記導電体ブロックとの間に成長抑制マスクが設けられていることを特徴とするナノチューブを備えた電子デバイス。
  2. 底面を除く全面が触媒で覆われた導電体ブロックから所定の方向のみに成長するナノチューブ配線を備えた電子デバイスにおいて、前記ナノチューブ配線が延在する方向の導電体ブロックの幅が、前記ナノチューブ配線が延在しない方向の導電体ブロックの幅より狭いことを特徴とするナノチューブを備えた電子デバイス。
  3. 上記導電体ブロックがTiで構成されることを特徴とする請求項2記載のナノチューブを備えた電子デバイス。
  4. 導電体ブロックの所定の表面に成長抑制マスクを形成したのち、底面を除く全面を触媒で覆う工程、電界を印加しない状態でナノチューブを成長させることによって、前記成長抑制マスクを形成しない面を起点にしてナノチューブを選択的に成長させる工程とを有することを特徴とするナノチューブを備えた電子デバイスの製造方法。
  5. 一方向の幅が他方向の幅より狭い導電体ブロックの底面を除く全面を触媒で覆う工程、電界を印加しない状態でナノチューブを成長させることによって、前記幅の狭い方向に沿ってナノチューブを選択的に成長させる工程とを有することを特徴とするナノチューブを備えた電子デバイスの製造方法。
JP2005012375A 2005-01-20 2005-01-20 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 Expired - Fee Related JP4555695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005012375A JP4555695B2 (ja) 2005-01-20 2005-01-20 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012375A JP4555695B2 (ja) 2005-01-20 2005-01-20 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006202942A true JP2006202942A (ja) 2006-08-03
JP4555695B2 JP4555695B2 (ja) 2010-10-06

Family

ID=36960668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012375A Expired - Fee Related JP4555695B2 (ja) 2005-01-20 2005-01-20 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP4555695B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
EP1975999A1 (en) 2007-03-30 2008-10-01 Fujitsu Limited Electronic device and method of manufacturing the same
JP2008258184A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法
JP2012501079A (ja) * 2008-08-29 2012-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルホールビアのための炭素ベース材質を備えた半導体デバイス
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
US8533945B2 (en) 2007-03-29 2013-09-17 Fujitsu Semiconductor Limited Wiring structure and method of forming the same
JP2015050305A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118248A (ja) * 2000-07-18 2002-04-19 Lg Electronics Inc カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
JP2003165713A (ja) * 2001-11-26 2003-06-10 Fujitsu Ltd 炭素元素円筒型構造体の製造方法
JP2004241572A (ja) * 2003-02-05 2004-08-26 Sony Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118248A (ja) * 2000-07-18 2002-04-19 Lg Electronics Inc カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
JP2003165713A (ja) * 2001-11-26 2003-06-10 Fujitsu Ltd 炭素元素円筒型構造体の製造方法
JP2004241572A (ja) * 2003-02-05 2004-08-26 Sony Corp 半導体装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
US8533945B2 (en) 2007-03-29 2013-09-17 Fujitsu Semiconductor Limited Wiring structure and method of forming the same
EP1975999A1 (en) 2007-03-30 2008-10-01 Fujitsu Limited Electronic device and method of manufacturing the same
JP2008258184A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法
US7960277B2 (en) 2007-03-30 2011-06-14 Fujitsu Semiconductor Limited Electronic device and method of manufacturing the same
JP2012501079A (ja) * 2008-08-29 2012-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルホールビアのための炭素ベース材質を備えた半導体デバイス
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
JP2015050305A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
US9209125B2 (en) 2013-08-30 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP4555695B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
JP4555695B2 (ja) カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
JP5242643B2 (ja) 半導体装置
US20140205763A1 (en) Growth of graphene films and graphene patterns
JP5972735B2 (ja) 半導体装置
JP4648807B2 (ja) カーボンナノチューブエミッタ及びその製造方法とそれを応用した電界放出素子及びその製造方法
JP2002329723A (ja) 集積回路装置及び集積回路装置製造方法
US20130056873A1 (en) Semiconductor device
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
JP2008177580A (ja) 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ
KR100858453B1 (ko) 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치
US7696512B2 (en) Electron device and process of manufacturing thereof
JP2006130647A (ja) パターニングされたALDZnOシード層を用いたZnOのナノ構造の選択的な成長
JP5590125B2 (ja) 半導体装置の製造方法
JP2007142197A (ja) 機能素子及びその製造方法
JP2016127238A (ja) 電子装置及び電子装置の製造方法
Lee et al. Direct nanowiring of carbon nanotubes for highly integrated electronic and spintronic devices
JP2005272271A (ja) カーボンナノチューブの製造方法及び半導体装置の製造方法
JP5685987B2 (ja) 電子装置およびその製造方法
Jang et al. Lateral growth of aligned mutilwalled carbon nanotubes under electric field
JP2009032819A (ja) 電子装置の製造方法及びそれを用いた電子装置
KR101399347B1 (ko) 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물
JP2010052961A (ja) カーボンナノチューブの製造方法及びカーボンナノチューブ
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees