JP2008177580A - 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ - Google Patents

低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ Download PDF

Info

Publication number
JP2008177580A
JP2008177580A JP2008010974A JP2008010974A JP2008177580A JP 2008177580 A JP2008177580 A JP 2008177580A JP 2008010974 A JP2008010974 A JP 2008010974A JP 2008010974 A JP2008010974 A JP 2008010974A JP 2008177580 A JP2008177580 A JP 2008177580A
Authority
JP
Japan
Prior art keywords
carbon nanotube
source
drain
gap
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008010974A
Other languages
English (en)
Inventor
Shinobu Fujita
忍 藤田
Bipul C Paul
バイプル・シー・ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2008177580A publication Critical patent/JP2008177580A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/17Memory cell being a nanowire transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタを提供する。
【解決手段】CNTトランジスタは、ソース延出部36a及びドレイン延出部36bを有し、この延出部36a、36bは、電気的に導電性を備え、ソース電極22及びドレイン電極24に電気的に接続される。延出部は夫々ギャップ部分35a、35bを架橋している。ナノチューブ20は半導体の単一ウオール・カーボンナノチューブであり、延出部36a、36bは、ナノチューブ20を同軸的に囲む金属導体ナノチューブから構成される。ナノチューブ20及び延出部36a、36bは、多層ナノチューブからゲート電極の近くの領域において外側のナノチューブを選択的に削除して作られている。
【選択図】図2

Description

この発明は、ナノスケール電子デバイスに関する。特に、好ましい実施例は、ソース電極及びドレイン電極に近接されているカーボンナノチューブ(CNT)の部分が高導電性材料(例えば、金属導体ナノチューブ)で被覆されているカーボンナノチューブ・トランジスタに関する。この導体材料は、ナノチューブ・トランジスタの電気抵抗を減少させている。
近年、カーボンナノチューブ(CNT)で作られていたナノスケール・トランジスタが注目されている。CNTトランジスタは、電子デバイスのサイズ、コスト及び動作電力を大きく減少させるポテンシャルを備えている。図1には、典型的な従来のCNTトランジスタが示されている。このトランジスタは、ソース電極22とドレイン電極24の間に電気的に接続されたカーボンナノチューブ20を備えている。CNTの上に配置されたゲート電極26がCNTを介して流れる電流を制御している。ゲート絶縁被膜27(例えば、SiOで構成される膜)は、CNT20とゲート電極の間に配置されている。CNTは単一の壁半導体のナノチューブ(SWNT)で構成される。例えば、ソース電極、ドレイン電極及びゲート電極は、金属或いはドープされたポリシリコンで構成することがきる。CNTトランジスタの性能は、ゲート・ソース電極間のフリンジキャパシタンス(フリンジ容量)28及びドレイン・ゲート電極間のフリンジキャパシタンス30によって大きく影響される。これらのフリンジキャパシタンス28、30は、不所望にトランジスタのスイッチング速度を減少する。フリンジキャパシタンス28、30は、ゲート電極、ソース電極及びドレイン電極の形状及びこれらの間の空間形状に大きく依存している。CNTトランジスタ・デバイスにおいては、ゲート電極、ソース電極及びドレイン電極が極めて近接配置されていることから、フリンジキャパシタンスが非常に大きい傾向がある。例えば、仮に、カーボンナノチューブ10がシリコンより内在的に高い電子及び正孔移動度を有していても、カーボンナノチューブ・トランジスタの電気性能は、フリンジキャパシタンス28、30のためにシリコン・トランジスタより悪化する傾向がある。従って、シリコン・デバイスに比較して優れた性能がCNTトランジスタに与えられる(経済性のためのベンチマーク)為には、フリンジキャパシタンスを減少しなければならないことなる。
図1に示されるデバイスに関する他の問題には、CNT20がゲート電極26によって覆われない、ギャップ領域に比較的高い抵抗値を持っているということである。このギャップ領域32の高抵抗値は、さらにトランジスタのスイッチング速度を減少する傾向がある。CNTの抵抗は、ギャップ32の幅を減少させることにより減少する。しかしながら、これは、さらにフリンジキャパシタンスを増加させる傾向がある。従って、トランジスタ速度の一層の改良を妨げるフリンジキャパシタンス及びCNT抵抗との間に性能上のトレードオフが存在する。実際上、スイッチング速度は、フリンジキャパシタンス及びナノチューブ抵抗によって殆ど決定されるRC時定数に反比例する傾向がある。CNTトランジスタ及びナノスケール電子デバイスの分野において、フリンジキャパシタンス及びCNT抵抗との間で上述したトレードオフを回避するCNTトランジスタ構造を提供する開発がある。そのようなデバイスは、フリンジキャパシタンス及びCNT抵抗のいずれをも低い値として例外的に速いスイッチング速度及び高性能を実現する可能性がある。また、そのようなデバイスは、シリコン・トランジスタの性能特性を超える可能性がある。
本発明の好ましい実施例によれば、ソース電極及びドレイン電極並びにソース電極及びドレイン電極間に接続されている半導体CNTを有するカーボンナノチューブ(CNT)・トランジスタが提供される。ゲート電極が抵抗を調整するために半導体CNTに近接して配置されている。このゲート電極がソース電極及びドレイン電極から分離されて配置され、ソース電極及びゲート電極が第1のギャップを定め、また、ドレイン電極及びゲート電極が第2のギャップを定める。半導体CNTは両ギャップに跨って配置されている。この発明においては、トランジスタは、ソース電極から延出するソース延出部、及び/又は、ドレイン電極から延出するドレイン延出部を有している。延出部は、ギャップの少なくとも一部分を亘っている。(例えば、ギャップの少なくとも1/2の経路を横切っている)。この延長部は、電気的な導体であって半導体CNTから電流を分流している。延出部は、現行のトランジスタのソース-ドレイン抵抗を減少し、ソース電極とドレイン電極とをゲート電極から分離させて、それによって、フリンジキャパシタンスを減少させている。
延出部は、好ましくは、半導体CNTを同軸的に取り囲む金属の導電性カーボンナノチューブから構成される。半導体CNTは、単層カーボンナノチューブ(SWNT:単一壁(ウオール)構造のCNT)で構成され、延出部は、例えば、半導体CNTに同軸の1から30層のナノチューブから構成することができる。
延出部は、また、銅、アルミニウムのような溶着金属(ディポジット金属:deposited metal)で構成される。
好ましくは、延出部は、半導体CNTに直交するする方向(即ち、図2に示されるようにY方向)に狭い。例えば、延出部は、半導体CNTの幅の2倍或いは5倍未満である。
様々な実施例の上述した観点及び又は他の観点、特徴及び又は利点は、添付した図面に関連した下記の記載に鑑み、さらに評価されるべきである。適用可能なところで、様々な実施例は、異なる観点、特徴及び又は利点を含み、かつ/または、除外することができる。
さらに、適用可能なところで、様々な実施例は、他の実施例の1つ以上の概念或いは特徴を組み合わせることができる。特有な実施例の観点、特徴及び/又は利点の記述は、他の実施例或いは請求項の制限として解釈されるべきでない。
この発明によれば、低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタが提供される。
本発明は様々な異なる形態で具体化されていても良いが、多くの図示した実施例は、理解の為にここに記載されて現開示が発明の主題の例を提供することとなるものであると考慮されるべきであり、このような例は、発明を好ましい実施例に制限するようには意図するものではないことを明記しておく。
好ましい実施例においては、次の技術用語が用いられている。
カーボンナノチューブ(Carbon nanotube:CNT):1本以上の同軸のグラファイトがチューブ状になったものから構成される概略一次元とみなされるナノ構造体である。本発明中のカーボンナノチューブは、約1−100ナノメーターの直径及び1から50層のグラファイト層を持つことができる。カーボンナノチューブのグラファイト層の直径及び数は、その範囲外であってもよい。また、現在のトランジスタ構造の中のカーボンナノチューブは複数或いは多くの並列配置(即ち、非同軸的配置)のカーボンナノチューブ(即ち、ナノチューブ・ロープ)を含んでも良い。
以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るカーボンナノチューブ(CNT)トランジスタを説明する。
本発明の好ましい実施例によれば、比較的低いフリンジキャパシタンス(即ち、ゲート・ソース間キャパシタンス及びゲート・ドレイン間キャパシタンス)及びソース・ドレイン間抵抗(即ち、CNT抵抗)を備えてCNTトランジスタが提供される。
現在のトランジスタ構造は、ソース電極及びドレイン電極並びにソース及びドレイン間に接続されるカーボンナノチューブ(CNT)を有している。この分野で知られているように、ゲート(ゲート電極)は、CNTに近接して配置され、CNTの抵抗を制御している。好ましいこの発明のトランジスタ構造では、ゲート及びソース間並びにゲート及びドレイン間にギャップが設けられている。CNTは、両ギャップに跨って配置されている。ギャップ領域においては、CNTは、ソース或いはドレイン(ソース延出部及びドレイン延出部)から延出される導電性の延出部(例えば、付加的なカーボンナノチューブ)で覆われている。ソース及びドレインの延出部は、電流を分流し、フリンジキャパシタンスを著しく増加させずに、ギャップ領域のCNTにおける電気抵抗を減少させている。従って、このCNTトランジスタ構造は、例外的に両フリンジキャパシタンスの容量が低く、また、電気抵抗が低い値となっている。
図2は、この発明のCNTトランジスタ構造の斜視図を示し、また、図3は、トランジスタ構造の断面図を示している。トランジスタは半導体CNT20、ソース電極22、ドレイン電極24、ゲート電極26及びゲート絶縁体27を備えている。フリンジキャパシタンス28、30は、ソース、ゲート及びドレインの電極間にあり、デバイスの最大動作速度を減少させる傾向がある。しかしながら、現在のトランジスタ設計では、フリンジキャパシタンス28、30は、図1に示されている従来のCNTトランジスタと比較してより低い値を有している。トランジスタ20は基板21上に製造され、基板は、シリコン、サファイア、セラミック或いは他の適切な基板材料で作ることができる。
好ましいこの発明のトランジスタ構造では、第1ギャップ35a及び第2ギャップ35bは、従来の装置に比べて比較的大きく、低いフリンジキャパシタンスに28、30の値を与えている。一例として、ギャップは、X方向において、約0.1ミクロン或いはこれよりも小さい。この発明では、ソース延出部36aは、ソース(ソース電極)22から延出されて、第1ギャップ35aの中のCNT20の部分を覆い、また、ドレイン延出部36bは、ドレイン(ドレイン電極)24から延出され、第2のギャップ35bの中のCNT20の部分を覆っている。延出部36a、36bは、夫々、電気的導電性を有し、ソース及びドレインに電気的に接続されている。
延出部36a、36bは、10金属のカーボンナノチューブのような高導電性体材料或いはチタン(Ti)、タングステン(W)又はプラチナ(Pt)のようなスパッタリング金属又は電気メッキ金属で作られている。好ましい実施例では、延出部36a、36bは、半導体CNT20に同軸的に多層カーボンナノチューブ(マルチウオール・カーボンナノチューブ)で構成されている。換言すれば、半導体CNT20は、延出部36a、36bの中心から延出される中央の単層(単一壁(ウオール)構造の)のナノチューブとすることができる。CNT20は、N形ドーパント或いはP型のドーパントがドープされた単一ウォール・ナノチューブ15にすることができ、その結果、延出部36a、36b及びCNT20の間コンタクトがオーミック接触される。この場合、半導体CNT20は、延出部36a、36bよりより少ない数のナノチューブ壁を有している。延出部36a、36bが金属であり、CNT20が半導体であることから、延出部36a、36bは、CNT20よりは十分に低い単位長さ当たりの抵抗を有することとなる。例えば、延出部36a、36bは、CNT20の単位長さ当たりの抵抗の1/50、1/100、或いは1/500よりも小さな単位長さ当たりの抵抗を有することとなる。例えば、延出部36a、36bは、夫々約50−500オームの抵抗を有することができ、また、延出部間の半導体CNTは、約10k―30kの抵抗を有することとなる。
延出部36a、36bは、少なくとも部分的にギャップ35a、35bの中のCNTを覆うこととなる。好ましくは、延出部36a、36bは、ギャップ35a、35bの幅の少なくとも1/4、1/2或いは2/3の幅を覆うこととなる。延出部35a、35bがゲート電極26に触れていなければ、延出部36a、36bはギャップ35a、35bの全長に亘って延出することができる。しかしながら、延出部をゲート電極へ非常に近接しているようにしてフリンジキャパシタンスを不所望のレベルにまで増加させても良い。ソース及びドレイン延出部36a、36bがあれば、従来のトランジスタに比して、キャパシタンス及び抵抗間でのトレードオフは緩和されるが、フリンジキャパシタンス及びCNT抵抗の間でトレードオフが依然存在する。
延出部は、必ず幅が(即ち、Y方向での長さ)制限される。好ましくは、延出部36a、36bは、CNT20の幅の2.5或いは10倍未満の幅となる。延出部幅(Y方向中の長さ)を増加させると、フリンジキャパシタンス28、30が増加されることとなる。また、延出部幅を減少させると、フリンジキャパシタンス28、30が減少されることとなる。例えば、延出部36a、36bがソース及びドレインと同じ幅であれば、延出部36a、36bによってフリンジキャパシタンスが減少されないこととなる。従って、延出部36a、36bがソース22或いはドレインの幅(Y方向の長さ)の1/2、1/4、1/10未満の幅を有することが好ましい。一般に、延出部36a、36bは、Y方向において、できるだけ狭くあるべきである。
トランジスタの作動中においては、半導体CNT20の導電性は、従来知られているように、ゲート電極26に加えられた電圧によってコントロールされる。ソースとドレインの間に流れる電流は、典型的にはCNT20より低抵抗を有することとなる延出部36a、36bによって分流される。また、延出部36a、36bがY方向に非常に狭いので、フリンジキャパシタンスは、非常に減少される。従って、この発明のCNTトランジスタ構造は、例外的に、フリンジキャパシタンス及び抵抗の両方が低い値を持っている。
従来知られているように、基板をバックゲート電極として使用することができることを明記しておく。
図4a〜4dは、多層カーボンナノチューブからこの発明のCNTトランジスタを作る好ましい方法が示されている。製造工程は、次の通りである。
図4aに示されるように、マルチウォール・カーボンナノチューブ40が基板上表面に配置される。ここで、基板は、例えば、酸化物または窒化物のコーティングと共に、シリコンウェーハを含むことができる。ソース22及びドレイン24電極が作られ、多層ナノチューブがソースとドレインの間で電気的に接続される。ソースとドレインは、例えば、スパッタリングした金属或いは電気メッキした金属で作ることができる。多層ナノチューブは、一例として、ソース及びドレインに埋め込むことができる。
多層ナノチューブ40は、例えば、中央の半導体CNT20を囲む2〜30層の或いはそれ以上の同軸のカーボンナノチューブで構成することができる。既に知られているように、典型的な例では、多層ナノチューブ40は、触媒のプロセス、或いは炭素アーク放電によって作られても良い。多層ナノチューブは、溶剤担体によって基板に堆積(ディポジション)して、基板上に触媒成長されて、或いは既知の他の方法で形成することができる。
図4aには、個々のカーボン(黒鉛状炭素)チューブ42を示す多層カーボンナノチューブの拡大図も示されている。中央の半導体CNT20(SWNT)も示されている。
図4bでは、マスク44a、44bがディポジットされ、パターンニングされている。マスク44a、44bのサイズは、延出部36a、36bの長さを決定している。多層カーボンナノチューブ40の中央の部分45が露出される。マスクは、フォトレジスト及びSiOまたは金属(メタル)のような硬質のマスク材料を含む任意の従来のマスク材料で作ることができる。硬質のマスク材料は、下記のオーム加熱ステップにおいて生ずる高温により耐えることができる。
図4cでは、ソース22及びドレイン24の電極が多層ナノチューブ40を介して電流を供給する電源46に接続されている。また、同時に、多層ナノチューブは酸素雰囲気48に晒される。この酸素雰囲気48は、純酸素、或いは、他のガスが混合された酸素を含むことができる。電源46からの電流は、多層ナノチューブ40に抵抗加熱作用を生じさせ、多層ナノチューブの最外周のチューブを酸素によって酸化させることとなる。時間の経過と共に、原多層ナノチューブの外管は、玉ねぎの層のように一枚ずつ剥がされることとなる。典型的な例では、多層ナノチューブ40は約5−30個の同心状のナノチューブを持つことができる。
また、好ましくは、電源46はほぼ一定の電圧を供給する。定電圧が選定された場合には、金属導体ナノチューブのオーム加熱及び酸化のために適切な電流が供給されるが、半導体ナノチューブのオーム加熱及び酸化のためには、不十分な電流となる。多層カーボンナノチューブでは、大径であれば、外側のナノチューブは、ほとんど常に金属導体であることを明記しておく。従って、外側のナノチューブは、オーム加熱及びオーム加熱に伴う酸化により最も影響を受け易いこととなる。最も内側の単体のナノチューブ20は、半導体である可能性がよりあり、従って、その単体のナノチューブ20は、電源46によって与えられる定電圧によって加熱されないこととなる。また、いくつかの多層ナノチューブでは、1つ或いはそれ以上の外管が半導体のままとなっている。この場合、望ましくない半導体ナノチューブは、電源46からの印加電圧を一時的に増加させることによって酸化して酸化されないナノチューブを除くことができる。
図4cに拡大されて示された図は、マスク44aの端に一致するカーボン・チューブの腐食された端を示している。マスク44aの下の酸化していないナノチューブはソース延出部36aを含んでいる。同様に、マスク44bの下の酸化されないナノチューブはドレイン延出部36bを含んでいる。残る酸化されないナノチューブ20は、単層半導体カーボンナノチューブ(ウオール半導体カーボンナノチューブ)となる。
もし、中央のカーボンナノチューブが導電性金属特性を有しているならば、そのカーボンナノチューブは、オーム加熱され、酸化され、破壊され、完全に除去されることとなる。この場合において、ソース22及びドレイン24の電極間が電気的に接続されることはない。(但し、多数の並列ナノチューブが設けられていないことを前提している。)CNTトランジスタにおいて、金属のナノチューブが非作動であるから、このことは、望ましい作用となる。しかしながら、この場合、もし単一のナノチューブがあれば、トランジスタが非動作になる。この理由で、それは各々トランジスタが並列に接続された多数のナノチューブを有することが好ましいこととなる。もし、1つのナノチューブが導電性金属性の中央ナノチューブであれば、他は、並列の半導体のナノチューブとして残存していることとなる。
多層ナノチューブ40の抵抗は加熱中にモニターされるべきである。抵抗の突然のステップ状の増加が最も外側のカーボンナノチューブを破壊することとなる。酸素雰囲気中におけるオーム加熱による多層カーボンナノチューブの直径が減少される上述したプロセスは、P.コリンズらによる"Engineering Carbon Nanotubes and Nanotube Circuits Using Electrical Breakdown"の中で説明されている。この記載の説明は、明細書の一部をなすものとする。
図4dにおいては、マスク44a、44bが除去されている。ゲート絶縁体27及びゲート電極26は、既知のディポジション、エッチング及びマスク工程によってCNT20の上に設けられる。ナノチューブは、典型的には、図示されるように基板に向けて湾曲され、ファン・デル・ワールス力によって基板に付着される。
ここで、ナノチューブ・トランジスタがソースとドレインの電極間に接続されている図示されるように1つのナノチューブ或いは複数のナノチューブ(並列に配置されている)を接続することができることを明記しておく。複数のナノチューブを有するトランジスタの組立てプロセスは、図4a〜図4dに示されたと同様のプロセスとなる。複数のナノチューブが酸素雰囲気に晒されている間、電流が複数のナノチューブに同時に流される。もし、1つのカーボンナノチューブが金属性の中央ナノチューブを有している場合には、そのカーボンナノチューブには、電源46から電圧が印加されることによって除去され、また、このカーボンナノチューブは、トランジスタ中に短絡回路を生じさせないこととなる。したがって、上記の直径を減少させる手法は、金属導体である中央CNTを必ず除去することとなる。
変形例として、酸素以外の酸化ガスは外周のカーボンナノチューブを除くために用いることができる。例えば、外周のカーボンナノチューブを除くことができると知られている塩素、フッ素、水蒸気或いは他のガスを使用することができる。
他の変形例として、延出部は、ディポジション金属(例えば、電気溶着された金属或いはスパッタリングされた金属)から構成される。この場合、金属は、半導体のカーボンナノチューブの頂部面にのみ配置されてもよい。このナノチューブ・トランジスタは、金属を溶着して延出部36a、36bを形成して製造することができる。
図5a〜図5eは、溶着金属から構成される延出部を備えたナノチューブ・トランジスタを作る好ましい方法を示している。組立てステップは、以下の通りである。
図5aに示されるように、半導体CNT20は基板21上にディポジットされる。また、ソース22及びドレイン24電極もディポジットされ、CNT20に電気的に接続される。CNT20は、触媒的作用で基板21上に成長させることができ、或いは、他の場所に成長させ、例えば、溶媒キャリアで基板に搬送させることができる。半導体CNT20は単層カーボンナノチューブ(単一ウオールカーボンナノチューブ)とされる。
図5b及び図5cは、同様の工程の断面図及び上面図を示している。CNT20の中央の部分はマスク48で覆われている。マスク48はゲート電極26よりわずかに広くなっている。マスク48は、フォトレジストのような任意の既知のマスキング材料で作ることができる。
図5dに示されるように、金属50は、延出部36a、36bが形成されることが望まれる領域の半導体CNTにディポジットされる。例えば、金属は、スパッタリング、化学蒸着法、電着或いは他の蒸着工程によってディポジットさせることができる。いくつかの実施例の中では、金属50は、例えば、Ti、W、Ni、Co、Cr、Ta、V、Fe、Al、Cu、Pt或いはこれらの合金とすることができる。好ましくは、マスク48が成形されて金属が極めて制限された幅(Y方向に沿った方向)を有する領域にディポジットされる。この金属の外観が図5cの平面図に示されている。金属が電着され場合には、その金属は、単にCNT20の露出した部分にのみディポジットされる。付加的に、マスク40が除かれた後に、基板は数百℃に加熱される。従って、金属がディポジットされたCNT20は、非常に安定し、耐久力のある金属カーバイドに改変される。金属カーバイド外周の金属は、化学的に、例えば、HF液によって、除去可能であり、延出部が金属カーバイドのみで組成させることができる。金属カーバイドが改変されることによって確実に延出部が制限された幅とされる。
図5eにおいては、マスク48が除去されている。ゲート絶縁体27及びゲート電極26が溶着(ディポジィション)、エッチング及びマスキング・ステップによってCNT20の上にディポジットされる。延出部、36a、36bは、蒸着金属で構成される。
この発明の好ましい実施例によれば、フリンジキャパシタンスを減少させ、従来に比べて「チャンネル」抵抗を減少させたカーボンナノチューブ・トランジスタが提供される。延出部、36a、36b、トランジスタのソース・ドレイン抵抗を減少し、同時にフリンジキャパシタンスを減少する。当然に、フリンジキャパシタンスがより大きくなることを許容することにより、ソース・ドレイン抵抗をより減少させることができ、また、その逆に、フリンジキャパシタンスをより小さくすることにより、ソース・ドレイン抵抗をより減少させることができる。
好ましいこのトランジスタ構造は、記憶回路、マイクロプロセッサー等のような、広範囲のマイクロ電子回路及びデバイスに使用することができる。
このようなデバイスでは、同様の多層ナノチューブはトランジスタを作り上げる為に用いることができ、同様の電源46からの印加電圧は全てのトランジスタにおける外周のカーボンナノチューブを取り除くために使用することができる。
いくつかの応用分野において、各トランジスタが並列接続された多数の半導体のカーボンナノチューブを有していることが望ましいことなる。図6には、例えば、並列接続された4つの半導体CNT20を備える本発明に基づいたCNTトランジスタの上面図が示されている。各半導体CNTは夫々ソース及びドレイン延出部36a、36bを有している。多数のナノチューブを持っているという利点は、導電性金属中央のナノチューブによる製造歩留まり損失が減少させることとなることにある。何百万ものカーボンナノチューブ・トランジスタを備えるマイクロ電子デバイスにおいては、すべてのトランジスタが酸素中においてナノチューブを焼き取るステップにおいて適切な印加電圧を与えることを保証することは重要となる。それぞれのトランジスタに適切な電圧を与えることを保証する為に、ソース及びドレインが夫々デバイスの製造プロセスに先だって作られた試験用電圧供給ネットワークに接続しても良い。試験用の電圧を供給するネットワークは、従来の大規模な集積回路の電圧供給ネットワークに実質的に同一なものである。デバイスの製造後に、試験用電圧源のネットワークは、従来のエッチング工程によって部分的に或いは完全に一度除去することができる。さらに、欠陥トランジスタ・デバイスの影響を軽減するために冗長回路設計を採用することもできる。
発明の広範な概念:
発明の実例となる実施例は、ここに記述されているが、本発明は様々な好ましい実施例に制限されるものではなく、ここに記述したが、この開示に基づいた技術分野によって評価される改造、省略、組み合わせ(例えば、様々な実施例に亘る概念)、編成及びまたは変更がある全ての実施例を含むものである。請求項における限定は、請求項で使用された言語に基づいて広く解釈され、現明細書に記載され或いは出願の手続きで開示される例に限定されるものではなく、例示が排他的なものとして解釈されないことを明記しておく。例えば、現在の開示では、「好ましい」との用語は、排他的でなく、「単に好ましく、しかしもこれに制限されない」ことを意味している。機能的手段(ミーンズ・プラス・ファンクション)或いは機能的ステップ(ステップ・プラス・ファンクション)の限定は、特定の請求項の限定為に次の状況の全てとして限定があることを付け加えておく。即ち、「a)「為の手段」或いは「為のステップ」(のステップではない)は、積極的列挙であり、b)対応する機能は積極的な列挙であり、また、構造をサポートする構造、材料或いは作用が列挙されていない。」ことを意味している。この開示では、及びこの出願の遂行中に、用語、「本発明」或いは「発明」は、現在の開示内の1つ以上の概念への言及として使用される。この発明における言語或いは発明は、臨界を定めるものとして不適当に解釈されず、全ての概念或いは実施例に亘って不適切に解釈されるべきでなく、即ち、本発明が多く概念及び実施例を持っていると理解されるべきであり、また、出願または請求項の範囲を制限するものとして不適切に解釈されるべきでないものである。この開示及びこの出願の遂行中における、用語「実施例」は、いずれの概念、特徴、或いは、プロセス、これらの任意の組み合わせ及び又はいずれの任意の部分を記述するために用いられている。いくつかの例において、様々な実施例は特徴をオーバーラップさせることを含んでいてもよい。
フリンジキャパシタンス及びソース・ドレイン抵抗が比較的高い値を有し、従って、遅い動作速度で動作される従来のCNTトランジスタの斜視図を示している。(従来技術) この発明の実施例に係るCNTトランジスタを示す斜視図である。 図2に示したCNTトランジスタを破線に沿って直線的に切断して示す断面図である。 重ね合わされたカーボンナノチューブからのCNTトランジスタを作り上げる好適な方法を示す断面図である。 重ね合わされたカーボンナノチューブからのCNTトランジスタを作り上げる好適な方法を示す断面図である。 重ね合わされたカーボンナノチューブからのCNTトランジスタを作り上げる好適な方法を示す断面図である。 重ね合わされたカーボンナノチューブからのCNTトランジスタを作り上げる好適な方法を示す断面図である。 金属で作られる延出部を備えたCNTトランジスタを製造する方法を示す断面図である。 金属で作られる延出部を備えたCNTトランジスタを製造する方法を示す断面図である。 金属で作られる延出部を備えたCNTトランジスタを製造する方法を示す断面図である。 金属で作られる延出部を備えたCNTトランジスタを製造する方法を示す断面図である。 金属で作られる延出部を備えたCNTトランジスタを製造する方法を示す断面図である。 ソースとドレインとの間に4つのナノチューブを並列接続しているCNTトランジスタを示す平面図である。
符号の説明
15...単一ウォール・ナノチューブ、20...半導体CNT、21...基板、22...ソース電極、24...ドレイン電極、26...ゲート電極、27...ゲート絶縁体、28、30...周辺キャパシタ、35a...第1ギャップ、35b...第2ギャップ、36a...ソース延出部、36b...ドレイン延出部、40...多層カーボンナノチューブ、42...カーボンナノチューブ、44a、44b...マスク、46...電源、48...酸素雰囲気、50...金属(メタル)

Claims (16)

  1. (a) 基板に設けられた導電性のソース電極と、
    (b) このソース電極から間隔を空けて前記基板に設けられた導電性のドレイン電極と、
    (c) 前記ソース電極及び前記ドレイン電極の間に電気的に接続される可変抵抗を有する半導体カーボンナノチューブと、
    (d) 前記半導体カーボンナノチューブに近接して設けられ、前記カーボンナノチューブの抵抗を制御する導電性のゲート電極であって、
    (1)前記ゲート電極及び前記ソース電極の間に第1ギャップが設けられ、
    (2)前記ゲート電極及び前記ドレイン電極の間に第2ギャップが設けられ、
    前記半導体カーボンナノチューブが前記第1及び第2ギャップに架け渡されている導電性のゲート電極と、
    を備え、前記カーボンナノチューブ・トランジスタが
    (e) 前記ソース電極から前記第1ギャップ内に延出され、少なくとも部分的に前記カーボンナノチューブを覆っている導電性のソース拡張部、
    (f) 前記ドレイン電極から前記第2ギャップに延出され、少なくとも部分的に前記カーボンナノチューブを覆っている導電性のドレイン拡張部、
    の少なくとも1つを含むことを特徴とするカーボンナノチューブ・トランジスタ。
  2. 前記ソース延出部及び前記ドレイン延出部は、夫々前記第1ギャップ及び前記第2のギャップを横切って前記第1ギャップ及び前記第2のギャップの少なくとも途中まで延出される請求項1のカーボンナノチューブ・トランジスタ。
  3. 前記ソース延出部及び前記ドレイン延出部は、金属を含む請求項1のカーボンナノチューブ・トランジスタ。
  4. 前記ソース延出部及び前記ドレイン延出部は、金属カーバイドを含む請求項1のカーボンナノチューブ・トランジスタ。
  5. 前記ソース延出部及び前記ドレイン延出部は、前記半導体カーボンナノチューブを同軸的に取り囲む金属カーボンナノチューブから構成される請求項1のカーボンナノチューブ・トランジスタ。
  6. 前記ソース延出部及び前記ドレイン延出部は、前記半導体カーボンナノチューブを同軸的に取り囲む1から30層の金属カーボンナノチューブから構成される請求項5のカーボンナノチューブ・トランジスタ。
  7. 前記ソース延出部及び前記ドレイン延出部は、前記CNTの幅の5倍未満のY方向に沿った幅を有する請求項1のカーボンナノチューブ・トランジスタ。
  8. 前記ソース延出部及び前記ドレイン延出部は、前記カーボンナノチューブの幅の2倍未満のY方向に沿った幅を有する請求項1のカーボンナノチューブ・トランジスタ。
  9. (a) 基板に配置された導電性のソース電極と、
    (b) 基板に配置された導電性のドレイン電極と、
    (c) 前記ソース電極及び前記ドレイン電極間に電気的に接続された可変抵抗を有する半導体カーボンナノチューブ;
    (d) 前記半導体カーボンナノチューブに近接して設けられ、前記カーボンナノチューブの抵抗を制御する導電性のゲート電極であって、
    (1)前記ゲート及び前記ソースの間に第1ギャップがあり、
    (2)前記ゲート及び前記ドレインの間に第2ギャップがあり、
    前記半導体カーボンナノチューブが前記第1及び第2ギャップに架け渡されているゲート電極と、
    を備え、前記カーボンナノチューブ・トランジスタが
    (e) 前記ソース電極から前記第1ギャップ内に延出され、少なくとも部分的に前記カーボンナノチューブを覆っている導電性のソース拡張部、
    (f) 前記ドレイン電極から前記第2ギャップに延出され、少なくとも部分的に前記カーボンナノチューブを覆っている導電性のドレイン拡張部、
    の少なくとも1つを含み、
    前記拡張部が前記半導体カーボンナノチューブを同軸的に取り囲む金属カーボンナノチューブで構成されていることを特徴とするカーボンナノチューブ・トランジスタ。
  10. 前記ソース延出部及び前記ドレイン延出部は、前記半導体カーボンナノチューブを同軸的に取り囲む1から30層の金属カーボンナノチューブで構成されることを特徴とする請求項9のカーボンナノチューブ・トランジスタ。
  11. 前記ソース延出部及び前記ドレイン延出部は、夫々前記第1ギャップ及び前記第2のギャップを横切って前記第1ギャップ及び前記第2のギャップの少なくとも途中まで延出される請求項9のカーボンナノチューブ・トランジスタ。
  12. (a)ソース電極及びドレイン電極間に電気的に接続されている半導体カーボンナノチューブと、
    (b) 前記半導体カーボンナノチューブに近接して設けられ、前記カーボンナノチューブの抵抗に作用するゲート電極であって、前記ソース電極及び前記ドレイン電極から第1及び第2のギャップで分離されているゲート電極と、
    (c) 前記第1ギャップに前記ソースから延出されている導電性のソース延出部と、
    (d) 前記第2のギャップに前記ドレインから延出されている導電性のドレイン延出部と、
    を備え、前記延出部は、前記半導体カーボンナノチューブを同軸的に囲む導電性金属カーボンナノチューブから構成されることを特徴とするカーボンナノチューブ・トランジスタ。
  13. 前記ソース延出部及び前記ドレイン延出部は、夫々前記第1ギャップ及び前記第2のギャップを横切って前記第1ギャップ及び前記第2のギャップの少なくとも途中まで延出されることを特徴とする請求項12のカーボンナノチューブ・トランジスタ。
  14. 前記ソース延出部及びドレイン延出部は、前記カーボンナノチューブの幅の5倍未満のY方向の幅を有することを特徴とする請求項12のカーボンナノチューブ・トランジスタ。
  15. 前記ソース延出部及びドレイン延出部は、前記カーボンナノチューブの幅の2倍未満のY方向の幅を有することを特徴とする請求項12のカーボンナノチューブ・トランジスタ。
  16. 前記ソース延出部及びドレイン延出部は、前記半導体カーボンナノチューブを同軸的に取り囲む1〜30層の金属カーボンナノチューブから構成されることを特徴とする請求項12のカーボンナノチューブ・トランジスタ。
JP2008010974A 2007-01-20 2008-01-21 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ Withdrawn JP2008177580A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/625,307 US20080173864A1 (en) 2007-01-20 2007-01-20 Carbon nanotube transistor having low fringe capacitance and low channel resistance

Publications (1)

Publication Number Publication Date
JP2008177580A true JP2008177580A (ja) 2008-07-31

Family

ID=39640351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010974A Withdrawn JP2008177580A (ja) 2007-01-20 2008-01-21 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ

Country Status (2)

Country Link
US (1) US20080173864A1 (ja)
JP (1) JP2008177580A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113518A1 (ja) * 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
JP2016038367A (ja) * 2014-08-07 2016-03-22 渡辺 浩志 半導体バイオセンサー

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582448B (zh) * 2008-05-14 2012-09-19 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582446B (zh) 2008-05-14 2011-02-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN101582447B (zh) 2008-05-14 2010-09-29 清华大学 薄膜晶体管
CN101582382B (zh) * 2008-05-14 2011-03-23 鸿富锦精密工业(深圳)有限公司 薄膜晶体管的制备方法
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101587839B (zh) 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582444A (zh) 2008-05-14 2009-11-18 清华大学 薄膜晶体管
US8354291B2 (en) 2008-11-24 2013-01-15 University Of Southern California Integrated circuits based on aligned nanotubes
US8692230B2 (en) * 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
US8803129B2 (en) 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
US8629010B2 (en) * 2011-10-21 2014-01-14 International Business Machines Corporation Carbon nanotube transistor employing embedded electrodes
CN102544069B (zh) * 2012-02-16 2014-04-09 清华大学 具有水平准同轴电缆结构的隧穿晶体管及其形成方法
KR101365457B1 (ko) * 2012-03-15 2014-02-21 한국기계연구원 니켈 코팅 나노카본의 제조 방법
US8786018B2 (en) * 2012-09-11 2014-07-22 International Business Machines Corporation Self-aligned carbon nanostructure field effect transistors using selective dielectric deposition
US9379327B1 (en) 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
KR102335772B1 (ko) 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
US9698363B1 (en) * 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
US11538905B2 (en) 2016-09-30 2022-12-27 Intel Corporation Nanowire transistors employing carbon-based layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4251268B2 (ja) * 2002-11-20 2009-04-08 ソニー株式会社 電子素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113518A1 (ja) * 2009-04-01 2010-10-07 国立大学法人北海道大学 電界効果トランジスタ
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
JP2016038367A (ja) * 2014-08-07 2016-03-22 渡辺 浩志 半導体バイオセンサー

Also Published As

Publication number Publication date
US20080173864A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
JP2008177580A (ja) 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ
US8482126B2 (en) Semiconductor device
JP5029600B2 (ja) カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
JP4212258B2 (ja) 集積回路装置及び集積回路装置製造方法
JP5150690B2 (ja) 半導体装置及び半導体装置の製造方法
TWI482290B (zh) 半導體裝置
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
JP4627188B2 (ja) 電界効果トランジスタ及びその製造方法
US20060226551A1 (en) Integrated circuit device and method of producing the same
JP2012080006A (ja) グラフェン配線およびその製造方法
JP4984498B2 (ja) 機能素子及びその製造方法
US7696512B2 (en) Electron device and process of manufacturing thereof
JP2006114912A (ja) キャリヤトラッピング物質を含む単極性ナノチューブトランジスタ及びその製造方法
JP4225716B2 (ja) 円筒状多層構造体による半導体装置
JP4555695B2 (ja) カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
JP4071601B2 (ja) 半導体装置
KR20050071636A (ko) 전자소자 및 그 제조 방법
JP4611228B2 (ja) 電界電子放出装置およびその製造方法
JP2005116618A (ja) 半導体装置およびその製造方法
JP2009032819A (ja) 電子装置の製造方法及びそれを用いた電子装置
US20080149970A1 (en) Multi-gated carbon nanotube field effect transistor
KR100829573B1 (ko) 전자소자 및 전계효과 트랜지스터와 그 제조방법
KR101033301B1 (ko) 나노스위치
JP2012038888A (ja) 半導体装置およびその製造方法
US11322702B1 (en) Electrical devices having radiofrequency field effect transistors and the manufacture thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405