JP5029600B2 - カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ - Google Patents

カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ Download PDF

Info

Publication number
JP5029600B2
JP5029600B2 JP2008502628A JP2008502628A JP5029600B2 JP 5029600 B2 JP5029600 B2 JP 5029600B2 JP 2008502628 A JP2008502628 A JP 2008502628A JP 2008502628 A JP2008502628 A JP 2008502628A JP 5029600 B2 JP5029600 B2 JP 5029600B2
Authority
JP
Japan
Prior art keywords
inner layer
carbon nanotube
insulating film
outer layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502628A
Other languages
English (en)
Other versions
JPWO2007099642A1 (ja
Inventor
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007099642A1 publication Critical patent/JPWO2007099642A1/ja
Application granted granted Critical
Publication of JP5029600B2 publication Critical patent/JP5029600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs
    • Y10S977/752Multi-walled

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は,カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びバイオセンサに関し,特に,有効なパッシベーション構造を有する電界効果トランジスタとその製造方法及びセンサに関する。
カーボンナノチューブ(Carbon Nano-Tube : CNT)を用いた電子素子の研究が盛んに行われている。カーボンナノチューブは,炭素原子の六角形の網目構造のグラフェンシートを円筒状に丸めた構造を基本とするもので,単層カーボンナノチューブや多層カーボンナノチューブが存在する。そして,カーボンナノチューブは,半導体と同様の広いバンドギャップを有することができ,半導体デバイスに利用できる電子材料となりうる。未だに基礎的な研究段階ではあるが,カーボンナノチューブの電子デバイスへの適用例が種々報告されている。
例えば,特許文献1では,多層カーボンナノチューブに電気的に接続される電極の構造が提案されている。これによれば,電極を形成する直前にカーボンナノチューブを切削し,炭素原子と強い化学結合をする金属を切削したカーボンナノチューブ上に形成して電極を形成する。それにより,電極とカーボンナノチューブとの接触抵抗を低減して電子デバイスへの適用を試みている。
また,特許文献2では,2層カーボンナノチューブの金属性の内層をゲート電極にし,半導体性の外層をチャネルにした電界効果トランジスタが提案されている。また,特許文献2には先行技術として,2層のカーボンナノチューブの半導体性の内層をチャネル領域にし,金属性の外層をゲート電極とした電界効果トランジスタも開示されている。
WO 02/063693A1 特開2004−171903号公報
一般にカーボンナノチューブをチャネル領域にした電界効果トランジスタは,キャリアが無散乱で移動するバリスティック伝導距離が長く,高速スイッチングが可能で高周波応答特性が向上するなどの優位性を有している。
しかしながら,カーボンナノチューブは最内層で0.4nm程度と極めて細いため,その表面に形成される表面順位の影響を受けやすいという課題がある。つまり,表面に付着した不純物等による順位(トラップ)とカーボンナノチューブとの間で電荷の移動が繰り返されることに伴って,カーボンナノチューブでの電気伝導が影響を受け,トランジスタのIV特性にノイズが重畳される。カーボンナノチューブの表面にパッシベーション膜を形成することが考えられるが,パッシベーション膜中またはその膜とカーボンナノチューブとの界面の順位(トラップ)を完全になくすことはできない。このようなトラップの存在は,カーボンナノチューブを利用したトランジスタの高速スイッチング特性,高周波特性,低雑音特性の優位性を失わせてしまう。
シリコン半導体を利用したMOSトランジスタではチャネル領域が面状であるので,多少の表面順位(トラップ)が存在していてもチャネル内の電界の移動への影響は少ない。しかし,1次元チャネル構造であるカーボンナノチューブの電界効果トランジスタでは,表面順位の影響は深刻である。したがって,カーボンナノチューブをチャネルに利用した電界効果トランジスタでは,その表面順位や界面順位の問題を解決することが必要になる。
そこで,本発明の目的は,電気伝導特性に影響を与えるトラップの発生をなくすことができるカーボンナノチューブを利用した電界効果トランジスタとその製造方法及びセンサを提供することにある。
上記の目的を達成するために,本発明の第1の側面によれば,内層と外層を有する2層以上のカーボンナノチューブと,前記カーボンナノチューブの両側に形成されたソース及びドレイン電極と,前記カーボンナノチューブのゲート形成領域に形成されたゲート電極とを有し,前記ゲート形成領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に前記ゲート電極が形成され,前記ソース及びドレイン電極とゲート電極との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とする電界効果トランジスタが提供される。
上記に第1の側面において,好ましい態様によれば,前記ソース及びドレイン電極は前記内層と外層とに接続されていることを特徴とする。
上記の目的を達成するために,本発明の第2の側面によれば,内層と外層を有する2層以上のカーボンナノチューブと,前記カーボンナノチューブの両側に形成されたソース及びドレイン電極と,前記カーボンナノチューブのゲート形成領域に形成されたゲート電極とを有し,前記ゲート形成領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に絶縁膜が形成され,前記露出された内層上に前記絶縁膜を介して又はショットキー接合を介して前記ゲート電極が形成され,前記ソース及びドレイン電極が前記外層と内層とに接触して形成され,前記ソース及びドレイン電極と前記絶縁膜との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とする電界効果トランジスタが提供される。
上記の目的を達成するために,本発明の第3の側面によれば,カーボンナノチューブを有する電界効果トランジスタの製造方法において,
基板上に内層と外層を有する2層以上のカーボンナノチューブを形成する工程と,
前記カーボンナノチューブのゲート形成領域における前記外層を除去して内層を露出する工程と,
前記露出された内層上に絶縁膜を介してまたはショットキー接合を介してゲート電極を形成する工程と,
前記カーボンナノチューブの両側にソース及びドレイン電極を形成する工程とを有することを特徴とする。
上記第3の側面において,好ましい態様によれば,更に,前記露出された内層上に前記絶縁膜を形成する工程を有し,前記絶縁膜が前記露出された内層の全て又は一部を被覆し,更に前記外層上に延在するように形成されることを特徴とする。
上記の目的を達成するために,本発明の第4の側面によれば,内層と外層を有する2層以上のカーボンナノチューブと,前記カーボンナノチューブの両側に形成された第1及び第2の電極と,前記カーボンナノチューブの前記第1及び第2の電極間の領域に形成された絶縁膜と,前記絶縁膜上に形成された被検出物を吸着する吸着物質層とを有し,前記電極間領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に前記絶縁膜が形成され,前記第1及び第2の電極と前記絶縁膜との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とするセンサが提供される。
上記の発明によれば,カーボンナノチューブをチャネルに利用した電界効果トランジスタやセンサのパッシベーションを有効に行うことができ,高速動作,高周波応答特性の向上を図ることができる。
本実施の形態における電界効果トランジスタの構成図である。 電界効果トランジスタの製造方法を示す断面図である。 電界効果トランジスタの製造方法を示す断面図である。 ショットキーゲート電極構造の電界効果トランジスタの構造断面図である。 本実施の形態におけるセンサの構成を示す断面図である。
符号の説明
1:基板 2:絶縁膜 3:多層カーボンナノチューブ
3a:外層チューブ 3b:内層チューブ 5:ゲート絶縁膜
6:ゲート電極 7,8:ソース,ドレイン電極
以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。
カーボンナノチューブを利用した電界効果トランジスタは,カーボンナノチューブをチャネルに利用して高速動作,高電流密度動作などを可能にする。カーボンナノチューブを利用することで,第1に,キャリアが無散乱で移動するバリスティック伝導距離が長くなり,キャリアの平均速度を高くすることができる。つまり,バリスティック伝導ではフォノン散乱や不純物散乱などによる運動量緩和作用がなく,キャリアの平均速度が高くなる。キャリア速度の最大値はバンドの傾きの最大値で決まり,約5〜8×107cm/sに達し,シリコン半導体のMOSトランジスタの反転層内のキャリア速度に比べて1桁高い。このような高速キャリアの発生は,トランジスタの高速スイッチング動作や高周波応答性能の向上につながる。第2に,カーボンナノチューブではエレクトロマイグレーションによる問題がないので,高い電流密度が実現でき,金属の約100倍から1000倍の電流密度が期待できる。第3に,基板の制約が少ない。つまり,従来の半導体材料では欠陥の少ない結晶基板が必要であったが,カーボンナノチューブは自己組織的に形成される材料であり,どのような基板上でもCVD法などにより形成することができる。よって,基板を安価なものにすることができる。第4に,カーボンナノチューブの非常に細い構造により一次元チャンネル構造が可能になり,短ゲート化に適している。つまり,一次元チャネル構造の周囲を取り囲むサラウンドゲート構造にすることができるので,従来の二次元チャネル構造のFETが持つショートチャネル効果,つまりゲート長が短くなるとゲート効果が弱まる効果が生じない。
このように,カーボンナノチューブを利用した電界効果トランジスタは,高速動作可能で,高周波応答性能が高いが,カーボンナノチューブ自体がごく細い構造であるので,表面のトラップによる影響を受けやすい。
[電界効果トランジスタの構造]
図1は,本実施の形態における電界効果トランジスタの構成図である。図1には,電界トランジスタの断面図と,その断面図の破線部分の拡大斜視図とが示されている。この斜視図に示されるとおり,本実施の形態の電界効果トランジスタは,2層以上の多層カーボンナノチューブ3を用いている。多層のカーボンナノチューブ3は,例えば,1層からなる内層3bと1層からなる外層3aの2層ナノチューブ(Double Wall Nano Tube : DWNT)を使用する。ただし,内層及び外層のいずれか一方または両方が多層であっても良い。但し,カーボンナノチューブの層数をあまり増やすとバンドギャップが狭くなり半金属性を有することになるので,半導体性が得られる広いバンドギャップになる程度の少ない層数に限定される必要がある。
本実施の形態では,DWNT3の内層3bをチャネルに用い,外層3aをパッシベーション膜に用いるのが特徴である。そして,DWNT3の外層3aをゲート電極形成領域9で除去して内層のチューブ3bを露出させ,その露出された内層チューブ3bにゲート電極6をゲート絶縁膜5を介して形成する。つまり,ゲート形成領域9では,内層のカーボンナノチューブ3bと,ゲート絶縁膜5と,ゲート電極6の積層構造になっている。また,DWNT3の両側では,外層3aが一部除去され,外層3aと露出された内層3bとの上にソース電極7とドレイン電極8が形成されオーミック接触が形成されている。したがって,ソース及びドレイン電極7,8とゲート電極6との間は,チャネルになる内層チューブ3bが外層チューブ3aにより被覆されている。より詳細に言えば,ゲート絶縁膜5が,ゲート形成領域9で露出された内層チューブ3b上と外層チューブ3aの一部を被覆している。それにより,内層チューブ3bは,外層チューブ3aにより完全に被覆されている。
2層カーボンナノチューブ3は,内層3bに対して外層3aが等距離(約0.32nm)の空間領域を隔ててほぼ完全に包み込むように形成される。したがって,外層のチューブ3aは,内層チューブ3bに対して理想的なパッシベーション膜となりうる。断面図に示されるとおり,内層チューブ3bは,ソース及びドレイン電極7,8とゲート絶縁膜5との間で,完全に外層3aにより被覆される。そして,カーボンナノチューブ内には電荷が存在し半導体もしくは金属的な電気導電性を有するので,外層チューブ3aの表面にトラップが形成されても,外層チューブ3a内の電荷が移動してトラップに捕捉される。その結果,内層チューブ3b内を移動する電荷に対してトラップが影響を与えることは少なく,内層チューブのチャネルの電気伝導特性に影響を与えることはない。
それに加えて,断面図に示されるとおり,ソース及びドレイン電極7,8とゲート電極直下の実効的なチャネルまでの間には,チャネルとなる内層チューブ3bに加えて外層チューブ3aが存在する。ソース及びドレイン電極7,8と実効チャネル領域との間の電荷の移動が,内層チューブ3bに加えて外層チューブ3aでも可能になるので,ソース,ドレイン抵抗を下げることができる。ソース電極から注入された電荷は,外層チューブ内も移動しながら空間領域をトンネル通過して内層チューブに移動する。実効チャネルからドレイン電極への電荷も同様にして移動する。したがって,外層チューブが存在することで電極間の寄生抵抗を下げることができる。
[製造方法]
次に,本実施の形態における電界効果トランジスタの製造方法について説明する。
図2,図3は,電界効果トランジスタの製造方法を示す断面図である。図2(a)に示されるように,シリコン基板2の表面にシリコン酸化膜などの絶縁膜2を形成し,その絶縁膜2の上に2層カーボンナノチューブ(DWNT)3を形成する。DWNT3の形成は,例えば,触媒金属を利用したCVD法によりDWNTを成長し,それを有機溶媒内に混合し,スピンコート法により基板表面に塗布する塗布法により行われる。または,DWNT3の形成は,絶縁膜2上にニッケルやコバルト,鉄などの遷移金属材料またはこれらを含む合金材料などの触媒金属を形成し所望の形状にパターンニングし,成長ガス(炭化水素系またはアルコール系)によるCVD法により触媒金属上にDWNTを成長させることによる。この成長で,P型の半導体性のDWNTが形成される。後者の方法によれば,DWNTを基板上の所望の位置に所望の個数形成することができ,量産には適している。図2(a)の状態は,絶縁膜2上に所定の長さのDWNT3が形成されている。DWNT3は,内層チューブ3bと外層チューブ3aとが均一な空間領域を隔てて同軸円筒形に成長している。
次に,図2(b)に示されるとおり,基板1,2とDWNT3上にレジスト層4をコーティングし,露光,現像工程を経てゲート電極形成領域(または実効チャネル領域)9に開口10を形成する。この開口10は,望ましくは,レジスト層4の上面側で長さL1に下面側で長さL2(>L1)になるように逆T字型にする。そのための方法としては,下面側のレジスト層を塗布して第1の条件でベーキングし,その上に上面側のレジスト層を塗布して第1の条件とは異なる第2の条件でベーキングする。そして,ゲート電極形成領域9に対応したマスクパターンにより露光し,現像を行う。第1のベーキング条件では,露光感度が高く現像後の開口長さL2が大きくなり,第2のベーキング条件では,露光感度が低く現像後の開口長さL1がL2より小さくなるように,両ベーキング条件が設定される。
次に,図2(c)に示されるとおり,レジスト層4をマスクにしてDWNT3のゲート電極形成領域9の外層チューブ3aを除去する。このパターンニング工程では,弱い酸化プロセス,例えば,オゾン雰囲気中で遠紫外線(VUV:Very Ultra Violet)をレジスト層4の開口10を介してDWNT3に照射することで,外層チューブ3aを除去する。さらに,DWNT3の両端に電圧を加えて過電流を流しながら,上記の弱酸化雰囲気にすることで,開口10の長さL1に対応した位置のみ最外層3aを除去してもよい。この工程により,ゲート電極形成領域9において,内層チューブ3bを露出することができる。望ましくは,内層チューブ3bは全周囲にわたって露出される。
そして,図3(d)に示されるとおり,レジスト層4をマスクにしてゲート絶縁膜5を形成して,内層チューブ3bを全て被覆しさらに外層チューブ3aの一部までも被覆する。ゲート絶縁膜の形成方法は,例えば,成長ガスが酸化ハフニウムのCVD法であり,トンネル現象が生じない程度の膜厚,例えば3〜5nmの膜厚に形成する。CVD法によれば,レジスト層4の開口長さL2をマスクにしてゲート絶縁膜5が成長するので,外層チューブ3aの一部にまで延在して成長させることができる。このゲート絶縁膜5は,露出された内層チューブ3bの全外周にわたり成長されることが望ましい。
さらに,レジスト層4をマスクにしてゲート絶縁膜5の上にゲート電極6を形成する。ゲート電極6の形成方法は,例えば,タングステンなどのメタルのスパッタリング法により行われ,例えば500nmの膜厚に形成する。これによれば,レジスト層の開口長さL1をマスクにしてゲート電極6が形成されるので,露出された内層チューブ3b上にゲート電極をセルフアラインにより形成することができる。また,ゲート電極6は,露出された内層チューブ3bの全外周にわたり形成されることが望ましい。ただし,図面には示されていない。
次に,図3(e)に示されるとおり,レジスト層4を露光,現像によりパターニングして,ソース電極及びドレイン電極形成領域を露出する。そして,図3(f)に示されるように,その露出されたDWNT3の外層チューブ3aを前述の弱い酸化プロセス等により除去して,内層チューブ3bを露出する。
そして最後に,図3(g)に示されるとおり,レジスト層4をマスクにして,DWNTの内層チューブ3bと外層チューブ3a上にソース電極7,ドレイン電極8を形成する。このソース及びドレイン電極7,8は,チタンとその上の金による積層構造になるようにスパッタリング法により,例えば500nmの膜厚に形成される。下層のチタンとDWNTのカーボンとが反応してチタンカーバイド化し,オーミックコンタクトが形成される。
[ショットキーゲートの例]
上記の実施の形態では,チャネル上にゲート絶縁膜を介してゲート電極を形成した電界効果トランジスタを説明した。その変形例として,チャネルの内層チューブ上にショットキー接合を介してゲート電極を形成した例を説明する。
図4は,ショットキーゲート電極構造の電界効果トランジスタの構造断面図である。図1の断面図と異なるところは,絶縁膜5が部分的に除去されて内層チューブ3bが露出され,ゲート電極6がその露出された内層チューブ3bに直接形成されている。このゲート電極6は,前述と同様に,タングステン金属層であり,内層チューブ3bとの界面にはショットキー接合が形成される。それ以外は,図1と同じ構造である。また,図2,図3に示した工程において,図3(d)にて絶縁膜5の一部を除去するパターニング工程が追加されることで,同様にして製造することができる。
図4のショットキー電極構造の場合も,ゲート電極6とソース及びドレイン電極7,8との間のDWNTには,外層チューブ3aが存在し,パッシベーション膜としてチャネルの内層チューブ3bを保護する。さらに,外層チューブが存在することで,ソース,ドレイン寄生抵抗を低減することができる。なお,絶縁膜5を形成することで,ゲート電極6とチャネルの内層チューブ3bとの間にのみショットキー接合を形成し,そこでゲートアクションを生じさせることができる。
[センサ]
図5は,本実施の形態におけるセンサの構成を示す断面図である。このセンサの構成は,図1のゲート絶縁膜を有する電界効果トランジスタのゲート電極6に代えて,被検出物質を吸着する吸着物質層16を絶縁膜5の上に有する。それ以外の構成は,図1と同じである。
吸着物質層16は,絶縁膜5の表面に吸着物質を塗布することで形成される。例えば,水素ガスを被検出物質とする場合は,吸着物質は,白金やパラジウムなどである。また,特定のバイオ物質を被検出物質とする場合は,これを吸着する物質であり,例えば,吸着物質が抗原のタンパク質で被検出物質が抗体のタンパク質である。
このようなセンサでは,吸着物質層16に被検出物質が吸着するとそれに伴って吸着物質層16内の電荷量が変化し,その変化が第1及び第2の電極7,8間のカーボンナノチューブ3の電気伝導度の変化を誘発し,それが電気信号として検出可能になる。かかるセンサにおいても,本実施の形態では,DWNT3の外層チューブをパッシベーション膜に利用して表面のトラップによる影響を抑え,検出感度を高めることができる。
また,上記の実施の形態では,2層カーボンナノチューブを例にして説明したが,半導体性を有する限度において,内層チューブが2層以上,または外層チューブが2層以上であってもよい。
本発明によれば,カーボンナノチューブをチャネルに利用した電界効果トランジスタ及びセンサのパッシベーションを有効に行うことができ,高速動作,高周波応答特性の向上を図ることができる。

Claims (10)

  1. 内層と外層を有する2層以上のカーボンナノチューブと,
    前記カーボンナノチューブの両側に形成されたソース及びドレイン電極と,
    前記カーボンナノチューブのゲート形成領域に形成されたゲート電極とを有し,
    前記ゲート形成領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に前記ゲート電極が形成され,前記ソース及びドレイン電極とゲート電極との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とする電界効果トランジスタ。
  2. 請求項1において,前記露出された内層の少なくとも一部又は全部を被覆する絶縁膜が形成されていることを特徴とする電界効果トランジスタ。
  3. 請求項1において,前記露出された内層の少なくとも一部または全部を被覆し,更に前記外層上に延在する絶縁膜が形成されていることを特徴とする電界効果トランジスタ。
  4. 請求項2又は3において,前記ゲート電極が前記絶縁膜上に形成され,前記外層及び内層と電気的に絶縁されていることを特徴とする電界効果トランジスタ。
  5. 請求項2又は3において,前記絶縁膜が前記ゲート形成領域で一部除去されて前記内層が露出され,当該絶縁膜が一部除去された内層上にショットキー接合を介して前記ゲート電極が形成されていることを特徴とする電界効果トランジスタ。
  6. 請求項1において,前記ソース及びドレイン電極は前記内層と外層とに接続されていることを特徴とする電界効果トランジスタ。
  7. 内層と外層を有する2層以上のカーボンナノチューブと,
    前記カーボンナノチューブの両側に形成されたソース及びドレイン電極と,
    前記カーボンナノチューブのゲート形成領域に形成されたゲート電極とを有し,
    前記ゲート形成領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に絶縁膜が形成され,前記露出された内層上に前記絶縁膜を介して又はショットキー接合を介して前記ゲート電極が形成され,前記ソース及びドレイン電極が前記外層と内層とに接触して形成され,前記ソース及びドレイン電極と前記絶縁膜との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とする電界効果トランジスタ。
  8. カーボンナノチューブを有する電界効果トランジスタの製造方法において,
    基板上に内層と外層を有する2層以上のカーボンナノチューブを形成する工程と,
    前記カーボンナノチューブのゲート電極形成領域とソース及びドレイン電極形成領域との間の領域における前記外層を除去することなく,前記ゲート電極形成領域における前記外層を除去して内層を露出する工程と,
    前記露出された内層上に絶縁膜を介してまたはショットキー接合を介してゲート電極を形成する工程と,
    前記カーボンナノチューブの両側の前記ソース及びドレイン電極形成領域にソース及びドレイン電極を形成する工程とを有することを特徴とする電界効果トランジスタの製造方法。
  9. 請求項8において,
    さらに,前記カーボンナノチューブ上に前記ゲート形成領域に開口を有するマスク膜を形成する工程を有し,
    前記外層の除去工程と,前記ゲート電極形成工程とが前記マスク膜を用いて行われることを特徴とする電界効果トランジスタの製造方法。
  10. 内層と外層を有する2層以上のカーボンナノチューブと,
    前記カーボンナノチューブの両側に形成された第1及び第2の電極と,
    前記カーボンナノチューブの前記第1及び第2の電極間の領域に形成された絶縁膜と,
    前記絶縁膜上に形成された被検出物を吸着する吸着物質層とを有し,
    前記電極間領域で前記カーボンナノチューブの前記外層が除去されて前記内層が露出され,当該露出された内層上に前記絶縁膜が形成され,前記第1及び第2の電極と前記絶縁膜との間の前記カーボンナノチューブは前記外層により被覆されていることを特徴とするセンサ。
JP2008502628A 2006-03-03 2006-03-03 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ Expired - Fee Related JP5029600B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304145 WO2007099642A1 (ja) 2006-03-03 2006-03-03 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ

Publications (2)

Publication Number Publication Date
JPWO2007099642A1 JPWO2007099642A1 (ja) 2009-07-16
JP5029600B2 true JP5029600B2 (ja) 2012-09-19

Family

ID=38458767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502628A Expired - Fee Related JP5029600B2 (ja) 2006-03-03 2006-03-03 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ

Country Status (3)

Country Link
US (1) US7755115B2 (ja)
JP (1) JP5029600B2 (ja)
WO (1) WO2007099642A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454295B2 (en) 1998-12-17 2008-11-18 The Watereye Corporation Anti-terrorism water quality monitoring system
US9056783B2 (en) 1998-12-17 2015-06-16 Hach Company System for monitoring discharges into a waste water collection system
US8958917B2 (en) 1998-12-17 2015-02-17 Hach Company Method and system for remote monitoring of fluid quality and treatment
JP4251268B2 (ja) * 2002-11-20 2009-04-08 ソニー株式会社 電子素子及びその製造方法
US8920619B2 (en) 2003-03-19 2014-12-30 Hach Company Carbon nanotube sensor
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
US8297351B2 (en) * 2007-12-27 2012-10-30 Schlumberger Technology Corporation Downhole sensing system using carbon nanotube FET
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582451A (zh) * 2008-05-16 2009-11-18 清华大学 薄膜晶体管
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
CN101593699B (zh) * 2008-05-30 2010-11-10 清华大学 薄膜晶体管的制备方法
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101582446B (zh) * 2008-05-14 2011-02-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
EP2289106A4 (en) * 2008-06-13 2014-05-21 Qunano Ab CAPACITOR MOS NANOSTRUCTURE
US8963118B2 (en) 2009-07-31 2015-02-24 Agency For Science, Technology And Research Transistor arrangement and a method of forming a transistor arrangement
US8497499B2 (en) * 2009-10-12 2013-07-30 Georgia Tech Research Corporation Method to modify the conductivity of graphene
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
FR2980918B1 (fr) * 2011-10-04 2014-03-07 Univ Granada Point memoire ram a un transistor
US9501738B1 (en) * 2012-08-16 2016-11-22 Sandia Corporation Cellular computational platform and neurally inspired elements thereof
CN104143513B (zh) * 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法
US9203041B2 (en) * 2014-01-31 2015-12-01 International Business Machines Corporation Carbon nanotube transistor having extended contacts
CN105097913B (zh) * 2014-05-05 2018-12-04 中芯国际集成电路制造(上海)有限公司 场效应晶体管及其制造方法
CN105097904B (zh) 2014-05-05 2019-01-25 中芯国际集成电路制造(上海)有限公司 隧穿碳纳米管场效应晶体管及其制造方法
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9401488B2 (en) 2014-12-18 2016-07-26 Northrop Grumman Systems Corporation Cobalt-carbon eutectic metal alloy ohmic contact for carbon nanotube field effect transistors
CN105810734B (zh) * 2014-12-29 2018-09-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP2016225354A (ja) * 2015-05-27 2016-12-28 猛英 白土 半導体装置及びその製造方法
CN106910771B (zh) * 2015-12-23 2019-11-26 上海新昇半导体科技有限公司 全密封真空纳米管场效应晶体管及其制造方法
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336151B (zh) * 2017-01-20 2020-12-04 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
JP6538892B2 (ja) * 2017-01-20 2019-07-03 ツィンファ ユニバーシティ ショットキーダイオード、ショットキーダイオードアレイ及びショットキーダイオードの製造方法
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN112786755B (zh) * 2019-11-08 2023-03-17 清华大学 发光二极管
CN112786715B (zh) * 2019-11-08 2022-11-22 清华大学 太阳能电池
CN112786714B (zh) * 2019-11-08 2022-11-22 清华大学 光电探测器
CN113223961B (zh) * 2020-01-21 2023-03-24 中芯国际集成电路制造(天津)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086796A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 円筒状多層構造体による半導体装置
JP2005064452A (ja) * 2003-08-19 2005-03-10 Hitachi Ltd ナノチューブトランジスタデバイスおよびその製造方法
JP2005116618A (ja) * 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
JP4512176B2 (ja) 2001-02-08 2010-07-28 株式会社日立製作所 カーボンナノチューブ電子素子および電子源
JP3731486B2 (ja) * 2001-03-16 2006-01-05 富士ゼロックス株式会社 トランジスタ
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP4251268B2 (ja) * 2002-11-20 2009-04-08 ソニー株式会社 電子素子及びその製造方法
US7180107B2 (en) * 2004-05-25 2007-02-20 International Business Machines Corporation Method of fabricating a tunneling nanotube field effect transistor
KR100682925B1 (ko) * 2005-01-26 2007-02-15 삼성전자주식회사 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR20070015260A (ko) * 2005-07-30 2007-02-02 삼성전자주식회사 선형나노선재의 제조방법 및 이에 의한 선형나노선재그리고 선형나노선재를 이용한 박막트랜지스터 기판
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
KR100668355B1 (ko) * 2006-02-16 2007-01-12 삼성전자주식회사 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086796A (ja) * 2001-09-11 2003-03-20 Fujitsu Ltd 円筒状多層構造体による半導体装置
JP2005064452A (ja) * 2003-08-19 2005-03-10 Hitachi Ltd ナノチューブトランジスタデバイスおよびその製造方法
JP2005116618A (ja) * 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2007099642A1 (ja) 2007-09-07
JPWO2007099642A1 (ja) 2009-07-16
US20090072223A1 (en) 2009-03-19
US7755115B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
JP5029600B2 (ja) カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
Franklin et al. Variability in carbon nanotube transistors: Improving device-to-device consistency
Chai et al. Low-resistance electrical contact to carbon nanotubes with graphitic interfacial layer
Zhang et al. Mechanism of NO2 detection in carbon nanotube field effect transistor chemical sensors
Wind et al. Fabrication and electrical characterization of top gate single-wall carbon nanotube field-effect transistors
JP5371453B2 (ja) 電界効果トランジスタおよびその製造方法
JP4493344B2 (ja) カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法
JP2006114912A (ja) キャリヤトラッピング物質を含む単極性ナノチューブトランジスタ及びその製造方法
WO2012119125A2 (en) High performance graphene transistors and fabrication processes thereof
US9735362B2 (en) Tunneling nanotube field effect transistor and manufacturing method thereof
Ghodrati et al. Carbon nanotube field effect transistors–based gas sensors
Won Lee et al. Passivation effect on gate-bias stress instability of carbon nanotube thin film transistors
JP4501339B2 (ja) pn接合素子の製造方法
Ramaraj et al. Carbon molecular sieve-functionalized graphene sensors for highly sensitive detection of ethanol
Aïssa et al. The channel length effect on the electrical performance of suspended-single-wall-carbon-nanotube-based field effect transistors
Liu et al. Study of random telegraph signals in single-walled carbon nanotube field effect transistors
Passi et al. Contact resistance Study of “edge-contacted” metal-graphene interfaces
US20080149970A1 (en) Multi-gated carbon nanotube field effect transistor
JP4935808B2 (ja) カーボンナノチューブデバイス及びその製造方法
KR100873800B1 (ko) 탄소나노튜브를 이용한 반도체 소자의 실리사이드 형성방법
Lee et al. Ammonia Gas Sensing Properties of 6, 13-Bis (tri-Isopropylsilyethynyl) Pentacene Based Field-Effect Transistor
Sato Application of graphene to electronic devices
JP5706077B2 (ja) 半導体素子とその製造及び動作方法
El-Naggar et al. Comparative review of carbon nanotube FETs
JP4488815B2 (ja) 素子、集積回路及びそれらの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees