CN113223961B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113223961B CN113223961B CN202010071747.1A CN202010071747A CN113223961B CN 113223961 B CN113223961 B CN 113223961B CN 202010071747 A CN202010071747 A CN 202010071747A CN 113223961 B CN113223961 B CN 113223961B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- channel
- substrate
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 120
- 239000002135 nanosheet Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 230000008569 process Effects 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 14
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 10
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000002064 nanoplatelet Substances 0.000 claims 5
- 238000000059 patterning Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 238000005530 etching Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002055 nanoplate Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构及其形成方法，所述方法包括：提供基底；在所述基底上形成悬空的纳米片结构；在所述纳米片结构上形成包裹所述纳米片结构的沟道材料层；去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层，从而提升了沟道层的散热能力，提升了器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越小，而晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应、抑制漏电流，三维晶体管技术得到了发展，其中，纳米片场效应晶体管(NanoSheet FET)能够在减小晶体管尺寸的同时，克服短沟道效应，抑制漏电流。
然而，现有技术制备的纳米片器件的性能仍有待提高。
发明内容
本发明实施例提供一种半导体结构及其形成方法，以改善器件性能以及性能均一性。
本发明实施例提供一种半导体结构的形成方法，包括：
提供基底；
在所述基底上形成悬空的纳米片结构；
在所述纳米片结构上形成包裹所述纳米片结构的沟道材料层；
去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层。
相应的，本发明实施例还提供一种半导体结构，包括：
基底；
位于所述基底上的沟道层，且所述沟道层为空心结构。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明实施例中，在形成悬空的纳米片结构后，还进一步形成包裹所述纳米片结构的沟道材料层，并去除所述沟道材料层内的纳米片结构，进而形成具有空心结构的沟道层，从而提升了沟道层的散热能力，提升了器件的性能。
附图说明
图1为一种半导体结构的结构图；
图2至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图15至图20是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术制备的纳米片器件的性能。现结合一种半导体结构的形成方法分析器件性能有待提高的原因。
具体的，在形成悬空的纳米片结构后，会继续形成栅极全包围(gate-all-around，GAA)结构，使形成的栅极完全包围纳米片结构，并以被栅极包围的纳米片结构作为器件的沟道层，进而通过栅极及沟道层进行器件控制，然而，由于沟道层被栅极包围，使其对应的散热能力极其有限，因而容易造成沟道层的传输和控制能力下降，使得器件性能对应下降。
例如，参考图1，纳米片结构101作为器件的沟道层，被栅极102包围，并与源漏掺杂层103相接，发明人发现，这种结构的器件，由于沟道层(纳米片结构101)被包围在栅极102之内，其本身的热量不易散发，而在通过对栅极102通电进行沟道层的载流子的控制时，栅极102本身即会产生热量，进而使得被栅极102包围的沟道层(纳米片结构101)进一步受热而容易造成沟道层的传输和控制能力下降，使得器件性能对应下降。
基于此，在本发明实施例中，在形成悬空的纳米片结构后，还进一步形成包裹所述纳米片结构的沟道材料层，并去除所述沟道材料层内的纳米片结构，进而形成具有空心结构的沟道层，从而提升了沟道层的散热能力，从而提升了器件的性能。
其中，需要说明的是，发明人研究发现，在进行器件控制过程中，沟道层实质起作用的是沟道层表面，因此，形成空心结构的沟道层，在提升沟道层的散热能力的同时，并不会降低器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2，提供基底；
所述基底用于为后续形成器件提供工艺基础。
本实施例中，所述基底可以包括衬底200和位于所述衬底上的掩埋氧化物(BOX)层210，所述掩埋氧化物层210用于在后续工艺隔离所述衬底和后续形成的纳米片结构。
所述衬底200的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底，本领域技术人员可以根据实际需要进行选取。
所述掩埋氧化物层210可以为氧化硅。在其他实施例中，所述掩埋氧化物层还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
参考图3至图6，在所述基底上形成悬空的纳米片结构223；
所述纳米片结构223用于在后续步骤中为形成沟道材料层提供工艺基础。
其中，与现有技术形成的纳米片结构的作用不同，本发明实施例中的纳米片结构并不在后续步骤中作为形成沟道层的基础结构，而是在后续步骤中用于作为框架，以形成包裹在所述纳米片结构外侧的沟道材料层，并使沟道材料层在后续步骤中作为形成沟道层的基础结构。
在本实施例中，所述纳米片结构223形成在所述掩埋氧化物层210上。
具体的，所述基底可以包括支撑区和器件区，在所述基底上形成悬空的纳米片结构的具体流程可以包括：
参考图3至图5，图3为本步骤中半导体结构的俯视图，图4为沿直线BB’的剖视图，图5为沿直线AA’的剖视图，在所述基底的支撑区和器件区上形成堆叠层220。
所述堆叠层220包括交替堆叠的牺牲层221和纳米片层222，其中，位于支撑区II的牺牲层221内具有掺杂离子，用于与所述器件区I内的牺牲层221具有一定的选择刻蚀比，避免在刻蚀器件区I内的牺牲层221的同时支撑区II内起支撑作用的牺牲层221也被刻蚀。
其中，所述堆叠层220在所述支撑区II用于形成支撑后续形成的纳米片结构的支撑结构，所述堆叠层220在所述器件区I用于形成纳米片结构，所述支撑区II位于所述器件区I的两侧，以使得后续形成的支撑结构能够支撑后续在器件区I内形成的纳米片结构。
所述堆叠层在所述基底的投影可以为长方形或“工”字形，其中，所述堆叠层在所述基底的投影为长方形时，所述支撑区可以位于长方形的两端，所述器件区为两支撑区之间的部分；所述堆叠层在所述基底的投影为“工”字形时，所述支撑区可以为“工”字形的上下两横的区域，所述器件区可以为“工”字形的竖线区域。在本实施例中，以所述堆叠层为长方形为例进行说明。
具体的，形成所述堆叠层220的过程可以包括：在所述基底上形成堆叠材料层(图中未示出)，所述堆叠材料层包括交替堆叠的牺牲材料层和纳米片材料层，其中，在形成堆叠材料层的过程中，还对支撑区域的牺牲材料层进行离子注入，以与所述器件区内的牺牲层具有一定的选择刻蚀比；在所述堆叠材料层上形成具有预设图形的掩膜层，所述掩膜层覆盖用于形成堆叠层的区域，暴露其他区域，以所述掩膜层为掩膜，去除暴露出的堆叠材料层，形成堆叠层。
在形成堆叠材料层时，可以采用外延工艺形成所述堆叠材料层，采用外延生长工艺不易破坏本身的晶格结构，使得后续形成的半导体结构不易漏电。
牺牲材料层的材料可以为锗化硅。本实施例中，采用外延生长工艺(EpitaxialGrowth)形成牺牲材料层。采用外延生长工艺不易破坏结构本身的晶格结构，使得后续形成的半导体结构不易漏电。
本实施例中，纳米片材料层的材料可以为硅。其他实施例中，纳米片材料层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
其中，在所述基底上形成堆叠材料层时，所述纳米材料层为多个，所述纳米片材料层的厚度由下到上逐层递减，即越靠近所述基底，所述纳米片材料层的厚度越大。所述牺牲层的厚度可以相等，也可以由本领域技术人员依情况而定，在此不做限制。所述纳米片材料层的厚度限定最终形成的纳米片结构的尺寸，使最终形成的纳米片结构的厚度由下到上逐渐降低，从而降低形成在下层纳米片结构位置处的沟道层的电阻，使每层纳米片结构外最终形成的沟道层与接触孔之间的串联电阻一致。所述牺牲材料层的厚度限定了后续形成的相邻纳米片结构之间的垂直距离。
在去除暴露的堆叠材料层的过程中，所述纳米材料层为多个，则本步骤可以形成多个纳米片层。其中，在形成多个纳米片层时，可以形成具有相同尺寸的多个纳米片层，也可以形成具有不同尺寸的纳米片层。在本实施例中，可以采用各向异性的干法刻蚀，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。较佳地，通过干法刻蚀形成阶梯型的堆叠层，从而形成越靠近所述基底，所述纳米片层的宽度越大的结构(参考图5)，进一步缩小下层纳米片层位置处的沟道层的电阻。
参考图6，去除所述器件区内的牺牲层，形成悬空的纳米片结构223。
其中，由于支撑区II的牺牲层与器件区I的牺牲层具有一定的选择刻蚀比，在本步骤中，仅刻蚀去除器件区I内的牺牲层，而并不去除支撑区II内的牺牲层。经过本步骤后，剩余在所述器件区内的为悬空的纳米片结构223，剩余在所述支撑区II内的为与所述纳米片结构223相连的支撑结构224。
具体的，在本步骤中，可以采用干法刻蚀、湿法刻蚀或两种方式的结合实现去除所述器件区内的牺牲层。在本发明实施例中，可以采用湿法刻蚀工艺进行器件区内的牺牲层的去除。
参考图7，在所述纳米片结构223上形成包裹所述纳米片结构的沟道材料层225。
所述沟道材料层225用于后续步骤为形成沟道层提供工艺基础。其中，通过形成包裹所述纳米片结构223的沟道材料层225，以及后续步骤去除沟道材料层225内的纳米片结构223，以形成空心结构的沟道层，从而提升沟道层的散热能力，提高器件的性能。
所述沟道材料层225的厚度不易过大，也不以过小，过大容易造成散热提升效果不明显，过小则容易造成器件容易损坏，进而影响器件的性能，在本发明实施例中，所述沟道材料层的厚度为1nm～10nm。
在本实施例中，所述沟道材料层225的材料可以为砷化镓，在本申请的其他实施例中，所述沟道材料层的材料还可以硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，并且，需要说明的是，所述沟道材料层225的材料为与所述纳米片结构223不同的材料。
在本发明实施例中，可以采用外延工艺在所述纳米片结构223上形成包裹所述纳米片结构223的沟道材料层225，从而不易破坏结构本身的晶格结构，使得后续形成的半导体结构不易漏电。
参考图8至图13，去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层。
其中，通过形成空心结构的沟道层，从而提升沟道层的散热能力，提高器件的性能。
在本发明实施例中，可以通过形成固定所述纳米片结构的中间结构，并去除中间结构侧面的沟道材料层和纳米片结构，在所述中间结构的侧面暴露所述沟道材料层的截面，并以该截面为切入口，去除沟道材料层内的纳米片结构。或者，在其他实施例中，还可以在形成堆叠材料层时，在支撑区的纳米片材料层中进行部分区域的离子注入，从而使得离子注入后的纳米片材料层与其他区域的纳米片材料层具有一定的刻蚀选择比，进而在本步骤中，直接以支撑区内未被离子注入区域的纳米片材料层为切入口，刻蚀去除沟道材料层内的纳米片结构，并使被离子注入区域的纳米片材料层被保留作为剩余的支撑结构。
在本发明实施例中，以形成中间结构为例进行说明，具体的，去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层的流程可以包括：
参考图8和图9，其中，图8为本步骤中半导体结构的剖面图，图9为沿直线BB’的剖面图，在基底上形成固定所述纳米片结构223的中间结构230，所述纳米片结构223横穿所述中间结构230的两侧；
其中，所述中间结构230固定所述纳米片结构223，以形成去除所述纳米片结构223的切入口。
所述中间结构230可以为伪栅层或伪栅结构，所述伪栅结构包括所述伪栅层和位于所述伪栅层侧壁的侧墙，本实施例以所述中间结构230为伪栅层231为例进行说明。
具体的，形成所述伪栅层231的过程可以包括，形成完全覆盖所述纳米片结构的伪栅材料层(图中未示出)，在所述伪栅材料层上形成图形化的掩膜层232，所述掩膜层232的延伸方向与所述纳米片结构223的延伸方向垂直交叉；以所述掩膜层232为掩膜，去除所述掩膜层232覆盖区域以外的伪栅材料层，形成伪栅层231。
所述伪栅层231的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等材料。
参考图10，以所述中间结构230为掩膜，去除所述中间结构230侧面的纳米片结构223及包裹所述纳米片结构223的沟道材料层225。
去除所述中间结构230侧面的纳米片结构223及包裹所述纳米片结构的沟道材料层225，用于在所述中间结构230侧面暴露所述沟道材料层225的截面，从而使后续步骤可以以该截面为切入口，进行纳米片结构223的去除。
其中，可以采用干法刻蚀、湿法刻蚀或两刻蚀方式结合的方式刻蚀去除所述中间结构230侧面的纳米片结构及包裹所述纳米片结构的沟道材料层。
在本实施例中，还可以在本步骤中同时去除所述纳米片结构223两侧的支撑结构，以为后续步骤形成源漏掺杂层提供工艺空间。
参考图11，去除部分所述伪栅层231的侧壁，以使所述伪栅层231侧部露出部分所述沟道材料层225。
去除所述伪栅层231的侧壁，用于为后续在所述伪栅层231的侧壁形成侧墙提供工艺空间。
其中，可以采用干法刻蚀、湿法刻蚀或两刻蚀方式结合的方式刻蚀去除伪栅层231侧部露出部分所述沟道材料层225。
参考图12，形成覆盖所述伪栅层231的侧壁的侧墙233。
其中，所述侧墙233至少暴露所述沟道材料层225的截面，所述伪栅层231和位于所述伪栅层231侧壁的侧墙233为伪栅结构。
具体的，可以通过原子沉积工艺形成保形覆盖所述伪栅层的侧墙材料层(图中未示出)，其中，所述侧墙材料层的厚度大于去除的伪栅层侧壁的厚度，并通过刻蚀工艺去除部分所述侧墙材料层，直至剩余的侧墙材料层露出所述沟道材料层截面，并以剩余的侧墙材料层为侧墙。具体的，所述刻蚀工艺可以为湿法刻蚀工艺。
所述侧墙233的材料可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
参考图13，以暴露是所述沟道材料层的截面为切入口，去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层226。
具体的，本步骤可以采用湿法刻蚀工艺去除所述沟道材料层内的纳米片结构。
通过形成空心结构的沟道层226，可以提升沟道层的散热能力，提高器件的性能。
参考图14，在所述伪栅结构的两侧形成源漏掺杂层240，所述源漏掺杂层240与所述沟道层226相接。
具体的，可以采用外延工艺在所述伪栅结构的两侧形成源漏掺杂层226，为保证器件的电学连接，所述源漏掺杂层240与所述沟道层226相接。
需要说明的是，本发明实施例可以采用原位掺杂的工艺形成具有特定电学特性(例如N型或P型)的源漏掺杂层，本发明在此不再赘述。
在本发明的另一实施例中，参考图15至图20，还提供了一种半导体结构的形成方法，所述方法以中间结构为伪栅结构为例进行说明。
参考图15至图18，在所述中间结构330为伪栅结构时，所述在基底上形成固定所述纳米片结构的中间结构的步骤，包括：
参考图15，在所述基底上形成覆盖所述纳米片结构的伪栅材料层350；
具体的，可以采用外延工艺在所述基底上形成覆盖所述纳米片结构的伪栅材料层350。
所述伪栅材料层350的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等材料。
参考图16至图17，图形化所述伪栅材料层，形成延伸方向与所述纳米片结构323的延伸方向交叉且垂直的伪栅层331。
具体的，形成所述伪栅层331的过程可以包括，在所述伪栅材料层上形成图形化的掩膜层332，所述掩膜层332的延伸方向与所述纳米片结构323的延伸方向交叉且垂直；以所述掩膜层332为掩膜，去除所述掩膜层332覆盖区域以外的伪栅材料层，形成伪栅层331。
其中，在本实施例中，采用湿法刻蚀去除所述掩膜层覆盖区域以外的伪栅材料层。
参考图18，在所述伪栅层331两侧形成覆盖所述伪栅层331侧壁的侧墙333。
其中，所述伪栅层331和所述侧墙333为所述伪栅结构，即本发明实施例中的中间结构330。
具体的，可以通过原子沉积工艺形成保形覆盖所述伪栅层的侧墙材料层，并进一步通过刻蚀工艺去除所述伪栅层顶部和所述基底上的侧墙材料层，保留位于所述伪栅层侧壁的侧墙材料层为所述侧墙。
参考图19，以所述中间结构330为掩膜，去除所述中间结构330侧面的纳米片结构及包裹所述纳米片结构的沟道材料层，在所述中间结构侧面暴露所述沟道材料层325的截面；
参考图20，以暴露的所述沟道材料层的截面为切入口，去除所述沟道材料层325内的纳米片结构，形成具有空心结构的沟道层326。
在本发明的另一实施例中，还提供了一种半导体结构，参考图14，所述半导体结构包括：
基底；
位于所述基底上的沟道层226，且所述沟道层226为空心结构。
其中，所述基底可以包括衬底200和位于所述衬底上的掩埋氧化物(BOX)层210，所述掩埋氧化物层210用于在后续工艺隔离所述衬底和后续形成的纳米片结构。
所述衬底200的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底，本领域技术人员可以根据实际需要进行选取。
所述掩埋氧化物层210可以为氧化硅。在其他实施例中，所述掩埋氧化物层还可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
所述沟道层226的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
其中，所述沟道层226为多个，且所述沟道层226沿背离所述基底表面的方向依序排布，其中，越靠近所述基底，所述沟道层226内的空间的厚度越大。
所述沟道层226为多个，且所述沟道层226沿背离所述基底表面的方向依序排布，其中，越靠近所述基底，所述沟道层226内的空间的宽度越大。
在本实施例中，所述半导体结构还包括位于所述基底上的中间结构，所述中间结构包裹所述沟道层226，所述沟道层226横穿所述中间结构的两侧。具体的，在本实施例中，所述中间结构为伪栅结构，所述伪栅结构包括所述伪栅层231和位于所述伪栅层侧壁的侧墙233。
所述伪栅层231的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等材料。
所述侧墙233的材料可以为无定型锗、氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅或碳氮氧化硅中的一种或多种。
在所述伪栅结构的两侧，还包括位于所述伪栅结构两侧的源漏掺杂层240，所述源漏掺杂层240与所述沟道层226相接。
在本发明实施例中，所述沟道层具有空心结构，从而提升了沟道层的散热能力，提升了器件的性能。
其中，所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成悬空的纳米片结构，其中，所述纳米片结构用于作为形成沟道材料层的框架；
在所述纳米片结构上形成包裹所述纳米片结构的沟道材料层；
去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层，所述空心结构在后续工艺中不被填充。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟道材料层的厚度为1nm~10nm。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层，包括：
在基底上形成固定所述纳米片结构的中间结构，所述纳米片结构横穿所述中间结构的两侧；
以所述中间结构为掩膜，去除所述中间结构侧面的纳米片结构及包裹所述纳米片结构的沟道材料层，在所述中间结构侧面暴露所述沟道材料层的截面；
以暴露的所述沟道材料层的截面为切入口，去除所述沟道材料层内的纳米片结构，形成具有空心结构的沟道层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述中间结构为伪栅层；或所述中间结构为伪栅结构，所述伪栅结构包括伪栅层和位于所述伪栅层侧壁的侧墙。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述中间结构为伪栅层，所述去除所述中间结构侧面的纳米片结构及包裹所述纳米片结构的沟道材料层的步骤之后，所述去除所述沟道材料层内的纳米片结构的步骤之前，还包括：
去除部分所述伪栅层的侧壁，以使所述伪栅层侧面露出部分所述沟道材料层；
形成覆盖所述伪栅层的侧壁的侧墙，其中，所述侧墙至少暴露所述沟道材料层的截面，所述伪栅层和位于所述伪栅层侧壁的侧墙为伪栅结构。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述中间结构为伪栅结构，所述在基底上形成固定所述纳米片结构的中间结构的步骤，包括：
在所述基底上形成覆盖所述纳米片结构的伪栅材料层；
图形化所述伪栅材料层，形成延伸方向与所述纳米片结构的延伸方向交叉且垂直的伪栅层；
在所述伪栅层两侧形成覆盖所述伪栅层侧壁的侧墙，以所述伪栅层和所述侧墙为所述中间结构。
7.如权利要求5或6所述的半导体结构的形成方法，其特征在于，所述形成具有空心结构的沟道层的步骤之后，还包括：
在所述伪栅结构的两侧形成源漏掺杂层，所述源漏掺杂层与所述沟道层相接。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括支撑区和器件区，所述在所述基底上形成悬空的纳米片结构，包括：
在所述基底的支撑区和器件区上形成堆叠层，所述堆叠层包括交替堆叠的牺牲层和纳米片层，其中，位于支撑区域的牺牲层内具有掺杂离子；
去除所述器件区内的牺牲层，形成悬空的纳米片结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述在所述基底的支撑区和器件区上形成堆叠层的步骤中，形成有多个纳米片层，其中，越靠近所述基底，所述纳米片层的厚度越大。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述在所述基底的支撑区和器件区上形成堆叠层的步骤中，形成有多个纳米片层，其中，越靠近所述基底，所述纳米片层的宽度越大。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用外延工艺在所述纳米片结构上形成包裹所述纳米片结构的沟道材料层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟道材料层的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
13.一种半导体结构，其特征在于，采用如权利要求1所述的半导体结构的形成方法生成，包括：
基底；
位于所述基底上的沟道层，且所述沟道层为空心结构。
14.如权利要求13所述的半导体结构，其特征在于，还包括位于所述基底上的中间结构，所述沟道层横穿所述中间结构的两侧。
15.如权利要求14所述的半导体结构，其特征在于，所述中间结构为伪栅结构，所述伪栅结构包括伪栅层和位于所述伪栅层侧壁的侧墙。
16.如权利要求15所述的半导体结构，其特征在于，还包括位于所述伪栅结构两侧的源漏掺杂层，所述源漏掺杂层与所述沟道层相接。
17.如权利要求13所述的半导体结构，其特征在于，所述沟道层为多个，且所述沟道层沿背离所述基底表面的方向依序排布，其中，越靠近所述基底，所述沟道层内的空间的厚度越大。
18.如权利要求13所述的半导体结构，其特征在于，所述沟道层为多个，且所述沟道层沿背离所述基底表面的方向依序排布，其中，越靠近所述基底，所述沟道层内的空间的宽度越大。
19.如权利要求13所述的半导体结构，其特征在于，所述沟道层的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010071747.1A CN113223961B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010071747.1A CN113223961B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113223961A CN113223961A (zh) | 2021-08-06 |
| CN113223961B true CN113223961B (zh) | 2023-03-24 |
Family
ID=77085248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010071747.1A Active CN113223961B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113223961B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336917A (en) * | 1991-12-06 | 1994-08-09 | Kabushiki Kaisha Toshiba | Dynamic memory cell using hollow post shape channel thin-film transistor |
| CN101794789A (zh) * | 2009-02-02 | 2010-08-04 | 三星电子株式会社 | 三维存储器器件 |
| CN102714179A (zh) * | 2009-12-30 | 2012-10-03 | 英特尔公司 | 多栅iii-v量子阱结构 |
| CN103915484A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法 |
| CN103915483A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法 |
| CN104979388A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体装置及其制造方法 |
| US9177966B1 (en) * | 2014-07-08 | 2015-11-03 | Sandisk Technologies Inc. | Three dimensional NAND devices with air gap or low-k core |
| US9935014B1 (en) * | 2017-01-12 | 2018-04-03 | International Business Machines Corporation | Nanosheet transistors having different gate dielectric thicknesses on the same chip |
| CN207909882U (zh) * | 2018-03-20 | 2018-09-25 | 昆山国显光电有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| US10170638B1 (en) * | 2018-01-23 | 2019-01-01 | International Business Machines Corporation | Nanosheet substrate isolated source/drain epitaxy by dual bottom spacer |
| CN109411352A (zh) * | 2017-08-18 | 2019-03-01 | 格芯公司 | 纳米片场效应晶体管中的内间隙壁形成 |
| US10332809B1 (en) * | 2018-06-21 | 2019-06-25 | International Business Machines Corporation | Method and structure to introduce strain in stack nanosheet field effect transistor |
| US10347657B1 (en) * | 2018-01-11 | 2019-07-09 | International Business Machines Corporation | Semiconductor circuit including nanosheets and fins on the same wafer |
| US10424639B1 (en) * | 2018-04-19 | 2019-09-24 | International Business Machines Corporation | Nanosheet transistor with high-mobility channel |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5029600B2 (ja) * | 2006-03-03 | 2012-09-19 | 富士通株式会社 | カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ |
-
2020
- 2020-01-21 CN CN202010071747.1A patent/CN113223961B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5336917A (en) * | 1991-12-06 | 1994-08-09 | Kabushiki Kaisha Toshiba | Dynamic memory cell using hollow post shape channel thin-film transistor |
| CN101794789A (zh) * | 2009-02-02 | 2010-08-04 | 三星电子株式会社 | 三维存储器器件 |
| CN102714179A (zh) * | 2009-12-30 | 2012-10-03 | 英特尔公司 | 多栅iii-v量子阱结构 |
| CN103915484A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以用于背栅偏置的沟道芯部的场效应晶体管及制作方法 |
| CN103915483A (zh) * | 2012-12-28 | 2014-07-09 | 瑞萨电子株式会社 | 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法 |
| CN104979388A (zh) * | 2014-04-01 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体装置及其制造方法 |
| US9177966B1 (en) * | 2014-07-08 | 2015-11-03 | Sandisk Technologies Inc. | Three dimensional NAND devices with air gap or low-k core |
| US9935014B1 (en) * | 2017-01-12 | 2018-04-03 | International Business Machines Corporation | Nanosheet transistors having different gate dielectric thicknesses on the same chip |
| CN109411352A (zh) * | 2017-08-18 | 2019-03-01 | 格芯公司 | 纳米片场效应晶体管中的内间隙壁形成 |
| US10347657B1 (en) * | 2018-01-11 | 2019-07-09 | International Business Machines Corporation | Semiconductor circuit including nanosheets and fins on the same wafer |
| US10170638B1 (en) * | 2018-01-23 | 2019-01-01 | International Business Machines Corporation | Nanosheet substrate isolated source/drain epitaxy by dual bottom spacer |
| CN207909882U (zh) * | 2018-03-20 | 2018-09-25 | 昆山国显光电有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| US10424639B1 (en) * | 2018-04-19 | 2019-09-24 | International Business Machines Corporation | Nanosheet transistor with high-mobility channel |
| US10332809B1 (en) * | 2018-06-21 | 2019-06-25 | International Business Machines Corporation | Method and structure to introduce strain in stack nanosheet field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113223961A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784167B2 (en) | Isolation components for transistors formed on fin features of semiconductor substrates | |
| KR100471189B1 (ko) | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | |
| US7141456B2 (en) | Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers | |
| US7394116B2 (en) | Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same | |
| KR100828030B1 (ko) | 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 | |
| CN104810402A (zh) | 半导体器件及其制造方法 | |
| KR20100028910A (ko) | 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법 | |
| US8586449B1 (en) | Raised isolation structure self-aligned to fin structures | |
| US11075265B2 (en) | Trigate device with full silicided epi-less source/drain for high density access transistor applications | |
| CN111106176B (zh) | 半导体器件及其制造方法及包括该半导体器件的电子设备 | |
| KR100620446B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
| CN111223779A (zh) | 半导体结构及其形成方法 | |
| KR100618827B1 (ko) | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법 | |
| KR102246280B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US10608082B2 (en) | Field-effect transistors including multiple gate lengths | |
| US6969659B1 (en) | FinFETs (Fin Field Effect Transistors) | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| US20140087526A1 (en) | Multi-gate field effect transistor devices | |
| KR101110736B1 (ko) | 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법 | |
| CN113223961B (zh) | 半导体结构及其形成方法 | |
| CN111383994B (zh) | 半导体结构及其形成方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 | |
| US20050110074A1 (en) | Transistor and method of fabricating the same | |
| KR20090081603A (ko) | 3차원 트랜지스터의 자기정렬 제조방법 | |
| CN113964036B (zh) | 半导体结构的制作方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |