CN104143513B - 纳米真空场效应电子管及其形成方法 - Google Patents

纳米真空场效应电子管及其形成方法 Download PDF

Info

Publication number
CN104143513B
CN104143513B CN201310170430.3A CN201310170430A CN104143513B CN 104143513 B CN104143513 B CN 104143513B CN 201310170430 A CN201310170430 A CN 201310170430A CN 104143513 B CN104143513 B CN 104143513B
Authority
CN
China
Prior art keywords
field effect
victim line
layer
forming method
effect electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310170430.3A
Other languages
English (en)
Other versions
CN104143513A (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310170430.3A priority Critical patent/CN104143513B/zh
Priority to US14/020,965 priority patent/US9029211B2/en
Publication of CN104143513A publication Critical patent/CN104143513A/zh
Priority to US14/684,044 priority patent/US9093508B1/en
Application granted granted Critical
Publication of CN104143513B publication Critical patent/CN104143513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00—Vacuum tubes
    • H01J21/02—Tubes with a single discharge path
    • H01J21/06—Tubes with a single discharge path having electrostatic control means only
    • H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种纳米真空场效应电子管及其形成方法，所述纳米真空场效应电子管的形成方法包括：提供衬底，衬底表面具有绝缘层和所述绝缘层表面的牺牲层；形成牺牲线和连接牺牲线两端的源漏牺牲层；在绝缘层内形成凹槽，使牺牲线悬空；在牺牲线表面形成介质层；在绝缘层表面形成金属层，金属层填充满所述凹槽并覆盖牺牲线，暴露出连接所述牺牲线两端的源漏牺牲层；去除源漏牺牲层，暴露出牺牲线及介质层的两端侧壁；去除牺牲线，形成通孔；在金属层表面形成隔离层；在金属层两侧的绝缘层表面形成源极和漏极，将所述通孔两端密封。所述方法工艺简单，容易与现有集成电路集成，并且能够提高纳米真空场效应电子管的性能。

Description

纳米真空场效应电子管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种纳米真空场效应电子管及其形成方法。
背景技术
真空电子管，是一种最早期的电信号放大器件。早期应用于电视机、收音机扩音机等电子产品中，目前在一些高保真的音响器材中，仍然使用低噪声、稳定系数高的真空管作为音频功率放大器件。由于真空管主要采用机械加工制造，不易于集成，而半导体器件具有制作工艺简单，低成本、低功耗、耐用、易于集成等优点，所以真空管逐渐被半导体器件所替代。
虽然如此，但是真空电子管与半导体器件相比，仍然具有很多优势，例如，载流子的运动速率快、输出频率高、极端环境下的工作稳定性好等。
随着技术发展，现有技术将所述真空电子管的尺寸缩小，将其应用于现有的集成电路中，提高电路的性能。
请参考图1，为现有的真空电子管的示意图。
所述真空电子管包括：位于真空电子管底部的衬底10表面的发射极11，所述发射极11呈圆锥形；位于真空电子管顶部的集电极20，所述集电极20为平板电极，与衬底10平行；位于所述衬底10和集电极20之间的真空腔体40，所述真空腔体40与衬底10、集电极20垂直。所述发射极11位于所述真空腔体40内；位于所述衬底10和集电极20之间的栅极30，所述栅极30与衬底平行，环绕所述真空腔体40，部分栅极30位于所述真空腔体40内；所述栅极30与衬底10之间通过第一绝缘层31隔离，所述栅极30和集电极20之间通过第二绝缘层32隔离。
所述发射极11为圆锥形状，而所述集电极20为平面电极。发射极11产生的电子通过真空腔40到达集电极20，通过在栅极30施加电压控制电子在真空腔体40中的运动。
所述真空电子管的性能不够稳定，并且所述真空电子管的制作工艺较为困难，随着器件尺寸的减小，所述真空腔的尺寸也相应减小，直接刻蚀形成所述真空腔的难度提高。
发明内容
本发明解决的问题是提供一种纳米真空场效应电子管及其形成方法，提高纳米真空场效应电子管的性能。
为解决上述问题，本发明的技术方案提供一种纳米真空场效应电子管的形成方法，包括：提供衬底，所述衬底表面形成有绝缘层和位于所述绝缘层表面的牺牲层；刻蚀所述牺牲层，在所述牺牲层内形成牺牲线和连接所述牺牲线两端的源漏牺牲层，暴露出部分绝缘层的表面；在所述绝缘层内形成位于所述牺牲线下方的凹槽，所述凹槽使牺牲线悬空；在所述牺牲线表面形成厚度均匀的介质层；在所述凹槽内形成金属层，所述金属层填充满凹槽并覆盖所述牺牲线和所述牺牲线表面的介质层，并且所述金属层暴露出源漏牺牲层的表面；去除所述源漏牺牲层，暴露出金属层的部分侧壁、牺牲线的两端侧壁以及所述介质层的两端侧壁；去除所述牺牲线，形成通孔；在所述金属层表面形成隔离层；在所述金属层两侧的绝缘层表面形成源极和漏极，所述源极和漏极将所述通孔两端密封。
可选的，所述牺牲层的材料包括：Si、Al、Cr、Mo、W、Fe、Co、Cu、Ga、In、Ti。
可选的，对所述牺牲线进行退火处理，所述退火温度为800℃～1200℃，时间为1min～120min，使牺牲线的横截面呈圆形。
可选的，所述牺牲层的材料为晶面为(100)的单晶硅。
可选的，还包括：在所述牺牲线表面进行选择性外延，使所述牺牲线的横截面呈八边形。
可选的，所述选择性外延的材料为Si或SiGe。
可选的，对所述横截面为八边形的牺牲线表面交替进行氧化和刻蚀处理，使所述牺牲线的横截面呈圆形。
可选的，所述牺牲线的剖面形状为长方形、八边形或圆形。
可选的，所述绝缘层的材料为氧化硅或氮氧化硅。
可选的，所述牺牲线的长度为2nm～100nm。
可选的，采用氧化工艺、氮化工艺或原子层沉积工艺形成所述介质层。
可选的，所述介质层的材料为氧化硅、氮氧化硅、氧化铝或氮化铝。
可选的，采用氧化工艺、氮化工艺或原子层沉积工艺形成所述隔离层。
可选的，所述隔离层的材料为氧化铝或氮化铝。
可选的，所述源极和漏极的材料为亲和势小于100的金属。
可选的，所述源极和漏极的材料包括：Zr、V、Nb、Ta、Cr、Mo、W、Fe、Co、Pd、Cu、Al、Ga、In、Ti、TiN、TaN、金刚石中的一种或几种。
可选的，形成所述源极和漏极之后，所述通孔内的压强为0.1托～50托。
可选的，还包括，形成源极和漏极之后进行退火处理，使所述源极和漏极位于通孔两端的侧壁表面呈圆弧形。
可选的，在H2或N2氛围内进行所述退火处理，退火温度为600℃～1000℃，退火时间为0.1min～100min。
为决上述问题，本发明还提供一种采用上述方法形成的纳米真空场效应电子管，包括：衬底；位于所述衬底表面的绝缘层，所述绝缘层内具有凹槽；填充满所述凹槽的金属层；位于金属层表面的隔离层；位于所述凹槽两侧的绝缘层表面的源极和漏极，所述源极、漏极的表面与金属层的表面齐平；位于所述金属层内的通孔和位于通孔内壁表面的介质层，所述通孔两端被源极和漏极密封。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，形成与传统的MOS晶体管的平面结构类似的纳米真空场效应电子管，工艺步骤简单，容易与现有的集成电路集成，通过所述牺牲线的尺寸来控制后续形成的作为真空沟道区域的通孔的尺寸。并且，本发明的技术方案中，先形成悬空的牺牲线，再在所述牺牲线表面形成介质层和金属层，后续去除所述牺牲线形成通孔之后，所述通孔作为纳米真空场效应电子管的沟道区域，所述沟道区域被介质层和金属层覆盖，所述介质层厚度均匀，呈对称结构，后续金属层上施加栅极电压可以使通孔的内壁电位均匀，通孔内的电场强度也较为均匀。当电子管在工作过程中，电子会受到均匀对称的电场力作用，防止电子偏离迁移方向而透过介质层，从而可以降低纳米真空电子管的漏电流。
进一步，本发明的技术方案可以形成横截面为八边形或圆形的牺牲线，从而使后续去除牺牲线形成的通孔横截面为八边形或圆形，与横截面为长方形的通孔相比，横截面为八边形或圆形的通孔侧壁表面的棱角从直角变为钝角或圆弧形，曲率下降。由于在曲率较大的表面电场线密度较高，形成横截面为八边形或圆形的通孔，可以使得后续在金属层上施加栅极电压之后，通孔侧壁附近的电场强度分布更加均匀，从而提高纳米真空场效应电子管的阈值电压的稳定性。通过对所述牺牲线表面交替进行氧化和刻蚀处理，还可以调整所述牺牲线的尺寸。
进一步的，本发明的技术方案，在形成源极和漏极之后，进行退火处理，是通孔两侧的源极和漏极表面呈圆弧状，使所述源极和漏极表面的曲率提高，从而在施加源漏电压之后，所述源极和漏极表面附近的电场强度提高，电子更容易逸出，可以降低电子管的阈值电压。
附图说明
图1是现有的真空电子管的示意图；
图2至图15为本发明的实施例中纳米真空场效应电子管的形成过程的示意图；
图16为本实施例中形成的纳米真空场效应电子管的能带示意图。
具体实施方式
如背景技术中所述，现有技术形成的真空电子管的结构很难与现有的电路集成，并且制作工艺较为困难，随着器件尺寸的不断缩小，现有真空电子管制作工艺会更难实现。并且现有技术采用圆锥形的发射极，所述圆锥形的发射极附近电场强度较大，虽然容易使电子逸出，但是较强的放电现象容易产生高能量的电弧使发射极表面被破坏，使真空电子管的性能下降。
本发明的技术方案，提供了一种纳米真空场效应电子管及其形成方法，所述纳米真空场效应电子管的形成工艺简单，并且与现有的半导体器件的制作工艺兼容，具有与MOS晶体管类似的平面结构，容易与现有的半导体器件实现集成，并且所述纳米真空场效应电子管的性能较稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供衬底100，所述衬底100表面形成有绝缘层200和位于所述绝缘层200表面的牺牲层300。
所述衬底100的材料为硅、锗、锗化硅、砷化镓等半导体材料。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述绝缘层200的材料为氧化硅或氮氧化硅等绝缘介质材料。所述绝缘层200作为后续形成的真空电子管与衬底100之间的隔离结构。
本实施例中，所述牺牲层300的材料为晶面为(100)的单晶硅层。在本发明的其他所述例中，也可以采用其他晶面的单晶硅层或多晶硅层。
在本发明的其他实施例中，所述牺牲层200的材料还可以是Al、Cr、Mo、W、Fe、Co、Cu、Ga、In、Ti等金属材料。
本实施例中，直接在SOI(绝缘体上硅)上形成所述真空电子管，其中所述SOI结构中，底部硅层作为衬底100，中间的氧化硅埋层作为绝缘层200，而顶部硅层作为牺牲层200。
在本发明的其他实施例中，也可以在衬底上采用外延工艺依次形成所述绝缘层和牺牲层。
请参考图3，刻蚀牺牲层300(请参考图2)，形成牺牲线302和连接所述牺牲线302两端的源漏牺牲层301。
具体的，刻蚀所述牺牲层300(请参考图2)的方法为，在所述牺牲层300表面利用旋涂法形成光刻胶层，通过显影曝光之后将所述光刻胶层图形化。利用图形化光刻胶层作为掩膜，刻蚀所述牺牲层300，形成牺牲线302和连接所述牺牲线302两端的源漏牺牲层301。然后，去除所述图形化光刻胶层。
所述牺牲线302的长度为2nm～100nm，所述牺牲线的厚度为2nm～100nm，所述纳米线302的横截面为长方形。
本实施例中，形成牺牲线302和连接所述牺牲线302两端的源漏牺牲层301之后，继续以所述图形化光刻胶层作为掩膜刻蚀一定厚度的绝缘层200，去除掉部分未被所述牺牲线302和源漏牺牲层301覆盖的部分绝缘层。去除掉部分绝缘层，有助于后续工艺中，在所述绝缘层中形成凹槽使牺牲线悬空。
请参考图4，在所述绝缘层200内形成位于牺牲线302下方的凹槽201，所述凹槽201使牺牲线302悬空。
采用湿法刻蚀工艺，刻蚀所述绝缘层200。具体的，本实施例中，所述湿法刻蚀工艺采用BOE(Buffered Oxide Etchant，缓冲氧化蚀刻剂)溶液，所述BOE溶液为NH4F和HF的混合溶液，其中NH4F和HF的体积比为6:1。刻蚀所述绝缘层200的时间为5s～20s
在本发明的其他实施例中，也可以采用对氧化硅有较高选择性的刻蚀溶液，例如DHF(dilute HF)溶液，所述DHF溶液为HF和H2O的混合溶液，其中HF和H2O的体积比为1:100～1:500。刻蚀时间为10s～100s
由于在图形化所述牺牲层300(请参考图2)的同时，刻蚀部分绝缘层，使所述牺牲线302下方的绝缘层的表面高于所述牺牲线302两侧刻蚀后的未被覆盖的绝缘层的表面。所以，在采用湿法刻蚀工艺刻蚀所述绝缘层时，会在未被覆盖的绝缘层200的纵向和横向同时刻蚀所述绝缘层，从而去除掉牺牲线下方的绝缘层，形成凹槽201，使牺牲线302悬空，所述凹槽201的深度为5nm～100nm。同时，源漏牺牲层301下方的部分绝缘层也会被刻蚀掉，所述凹槽201的宽度大于所述纳米线302的长度。
在本发明的其他实施例中，也可以直接使用湿法刻蚀工艺刻蚀所述绝缘层形成所述凹槽。
请参考图5，在所述牺牲线302(请参考图4)和源漏牺牲层301表面进行选择性外延工艺，形成横截面为八边形的牺牲线302a。
采用选择性外延工艺，在所述牺牲线302(请参考图4)和源漏牺牲层301表面形成外延层。所述外延层的材料可以为Si或SiGe。由于本实施例中，采用的牺牲层的材料为晶面为(100)的硅，所述牺牲线302(请参考图4)的尺寸较小，所以，在所述牺牲线302(请参考图4)表面形成的外延层按照牺牲线302的表面晶格生长，由于不同晶面上外延生长的速度不同，最终形成横截面为八边形的牺牲线302a。而由于源漏牺牲层301的表面积较大，最终形成的外延层比较平整，所述源漏牺牲层301的形貌变化不大。
与所述横截面为长方形的牺牲线302相比，所述牺牲线302a的表面棱角的角度从直角变为钝角，使表面的电场强度降低，可以使后续形成的纳米真空场效应电子管的栅极结构包围的真空沟道区域内的电场更加均匀。
请参考图6，对所述牺牲线302a(请参考图5)和源漏牺牲层301a(请参考图5)进行退火处理，再对所述牺牲线302a(请参考图5)和源漏牺牲层301a交替进行氧化和刻蚀处理，形成源漏牺牲层301b和横截面为圆形的牺牲线302b。所述横截面为圆形的牺牲线302b的直径为2nm～100nm。
具体的，所述退火处理在H2、N2或He等气体氛围中进行，退火温度为800℃～1000℃，时间为1min～120min。所述退火处理，可以进一步使得牺牲线的表面原子的排列重组，将多余的表面能量释放掉，在应力作用下呈低能量排列方式，从而使牺牲线的表面棱角的角度变大趋于平滑。后续通过湿法或干法氧化处理，在所述牺牲线302a表面形成氧化层，再通过HF溶液刻蚀去除所述氧化层，如此交替进行氧化和刻蚀处理，重复1～3次之后，形成横截面为圆形的牺牲线302b，从而进一步提高后续形成的全包围栅金属氧化物纳米真空场效应电子管的真空沟道区域内的电场的均匀性，从而提高电子管的性能。
在进行所述氧化和清洗处理之前，先进行选择性外延工艺和退火处理，可以缩短氧化和刻蚀处理的次数，提高效率。
在本发明的其他实施例中，也可以直接采用氧化和刻蚀交替处理，将牺牲线的横截面从长方形变成圆形。
由于所述牺牲线尺寸较小，并且悬空，所以在氧化和刻蚀过程中，接触到的氧化气体浓度较大，表面形成的氧化层厚度比源漏牺牲层表面的氧化层厚度大，所以在经过所述氧化和刻蚀交替处理之后，所述牺牲线302b的表面低于源漏牺牲层301b的表面。
在本发明的其他实施例中，所述牺牲线302(请参考图4)和源漏牺牲层301(请参考图4)的材料还可以是Al、Cr、Mo、W、Fe、Co、Cu、Ga、In或Ti等金属材料，可以直接采用退火处理，使所述牺牲线302(请参考图4)的横截面从长方形变成圆形，提高后续形成的真空电子管的真空沟道区域的电场均匀性，提高所述真空电子管的性能。所述退火温度为800℃～1200℃，时间为1min～120min，退火处理使牺牲线的晶格发生变化，晶格缺陷降低，表面原子在应力的作用下，以低能量的方式重新排列，将多余的表面能量释放掉使所述牺牲线的横截面变成圆形。
请参考图7，在所述源漏牺牲层301b和牺牲线302b表面形成介质层303。
具体的，本实施例中，采用氧化工艺，在所述源漏牺牲层301b和牺牲线302b表面形成氧化硅层作为介质层303。所述氧化处理可以采用湿法氧化工艺，也可以采用干法氧化工艺。
在本发明的其他实施例中，还可以采用氮化处理，形成所述介质层303，所述介质层303的材料可以是氮氧化硅。
在本发明的其他实施例中，也可以采用化学气相沉积工艺或原子层沉积工艺形成所述介质层。但是，由于所述牺牲线下方的凹槽空间较小，进入的反应气体浓度较低，会造成在所述牺牲线表面形成的介质层的厚度不均匀，使牺牲线底部表面的介质层厚度小于上表面的介质层的厚度，介质层厚度不均匀，会影响后续形成的真空电子管的性能。
在本发明的其他实施例中，所述牺牲线302b和源漏牺牲层301b的材料为Al、Cr、Mo、W、Fe、Co、Cu、Ga、In或Ti等金属材料。可以采用O2或N2O对所述牺牲线302b和源漏牺牲层301b的表面进行离子体处理形成金属氧化物或金属氮化物，以Al作为示例，将所述牺牲线302b和源漏牺牲层301b表面氧化形成Al2O3；或者采用NH3等离子体，使所述牺牲线302b和源漏牺牲层301b表面氮化形成AlN，从而形成介质层303。还可以采用原子层沉积工艺，在所述牺牲线302b和源漏牺牲层301b表面形成Al2O3或AlN等介质材料，作为介质层303。
所述牺牲线302b(请参考图6)表面的介质层303，后续作为电子管的栅介质层。
请参考图8，在所述绝缘层200表面形成金属层400，所述金属层400填充满所述凹槽201(请参考图7)，并覆盖所述牺牲线302b(请参考图6)及其表面的介质层303(请参考图7)，并且所述金属层400暴露出连接所述牺牲线两端的源漏牺牲层301b(请参考图6)和所述源漏牺牲层表面的介质层303。所述金属层400作为后续形成的真空场效应电子管的栅极。
具体的，形成所述金属层400的方法为：采用沉积工艺在所述绝缘层200内的凹槽201(请参考图7)内沉积金属材料，所述金属材料填充满所述凹槽201，并且覆盖所述牺牲线302b(请参考图6)及源漏牺牲层301b；然后通过化学机械研磨工艺，以所述介质层303为研磨停止层，对所述金属材料层进行平坦化形成金属层400，所述金属层400的表面与源漏牺牲层表面的介质层303的表面齐平。在本发明的其他实施例中，也可以在形成所述金属材料层之后，在所述金属材料层表面形成具有开口的掩膜，所述开口位于所述源漏牺牲层上方，沿所述开口刻蚀所述金属材料层，去除位于所述源漏牺牲层上方的金属材料，暴露出所述源漏牺牲层表面的介质层，此时，所述金属层的表面高于所述介质层的表面。
所述沉积工艺可以是化学气相沉积工艺、金属有机化学气相沉积工艺或原子层沉积工艺，所述金属层400的材料可以是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种材料。
请参考图9，去除所述源漏牺牲层301b(请参考图6)及所述源漏牺牲层301b表面的介质层303(请参考图8)，暴露出所述金属层400的部分侧壁、牺牲线302b及所述牺牲线302b表面的介质层303的两端侧壁。
采用干法刻蚀工艺，以所述绝缘层200作为刻蚀停止层，去除所述源漏牺牲层表面的介质层303(请参考图8)和所述源漏牺牲层301b(请参考图6)。
请参考图10，去除所述牺牲线302b(请参考图9)，形成通孔304。
采用湿法刻蚀工艺，从所述牺牲线302b暴露的两端侧壁向内刻蚀，去除所述牺牲线。
具体的，所述湿法刻蚀工艺选择对所述牺牲线302b的材料具有较高选择性的刻蚀溶液。
本实施例中，所述牺牲线302b的材料为硅，所述湿法刻蚀采用NaOH或KOH等刻蚀溶液。在本发明的其他实施例中，所述牺牲线302b的材料为Al，可以采用磷酸、乙酸和硝酸的混合溶液作为刻蚀溶液，对其进行选择性刻蚀。
去除所述牺牲线302b(请参考图9)之后，所述在所述金属层400内部形成一个中空的通孔304，后续所述通孔304作为真空电子管的真空沟道区域。
请参考图11，所述金属层400(请参考图10)表面形成隔离层401。
所述隔离层401的材料为氧化物或氮化物等绝缘材料，所述隔离层401作为金属层400与后续形成的源极和漏极之间的隔离结构。
具体的，可以对所述金属层400表面进行氧化或氮化处理，在金属层400(请参考图10)表面形成隔离层401。可以采用O2等离子体对所述金属层400表面进行氧化处理，或者采用N2O或NH3等离子体对所述金属层400表面进行氮化处理形成所述隔离层401。
在本发明的其他实施例中，还可以采用原子层沉积工艺，在所述金属层400表面沉积Al2O3或AlN等绝缘材料，形成隔离层401。
请参考图12，在所述金属层两侧的绝缘层200表面形成源极501和漏极502，所述源极501和漏极502将所述通孔304(请参考图11)两端密封。
所述源极501和漏极502的材料可以是Zr、V、Nb、Ta、Cr、Mo、W、Fe、Co、Pd、Cu、Al、Ga、In、Ti、TiN、TaN、金刚石中的一种或几种。所述源极和漏极的材料为亲和势小于100kJ·mol/L的材料。亲和势是指原子失去电子需消耗能量，所述源极和漏极材料的亲和势较低，电子比较容易从源极和漏极的表面逸出成为载流子，从而使形成的纳米真空场效应电子管具有较低的阈值电压。
具体的，可以采用物理气相沉积或化学气相沉积工艺形成所述源极501和漏极502。在形成所述源极和漏极的过程中，将反应腔内的压强控制在0.1托～50托，从而使得形成源极和漏极之后，所述通孔304两端被密封，并且所述通孔304内的压强为与反应腔内的压强相同，为0.1托～50托。由于所述通孔的长度为2nm～100nm，所述通孔的直径为2nm～100nm，所述通孔的尺寸较低，小于电子在空气中的平均自由程，所以，所述通孔内虽然不是完全真空，但是所述电子受到气体分子的散射作用仍然很小，电子在所述通孔内具有较高的迁移速率。所述通孔后续作为纳米真空场效应电子管的沟道区域，源极逸出的电子通过沟道区域到达漏极，由于通孔内压强较低，接近真空状态，由于不受到半导体材料晶格的散射作用，电子在接近真空的通孔内的迁移速率比在半导体材料中要快很多。
请参考图13，为图12沿AA’方向的剖面示意图。
所述通孔304内壁为一层均匀的介质层303，所述介质层303作为纳米真空场效应电子管的栅介质层，所述通孔304作为纳米真空场效应电子管的沟道区域，金属层400包围所述栅介质层303和通孔304。
请参考图14，为图12沿BB’方向的剖面示意图。
所述金属层400和源极501、漏极502之间通过隔离层401隔离，并且源极501和漏极502将通孔304的两端密封。
请同时参考图13和图14，通孔304被介质层303和金属层400包围，由于所述介质层303的厚度均匀，所以，在金属层400上施加栅极电压之后，通孔内的电场均匀。当电子管在工作过程中会受到均匀对称的电场力作用，防止电子偏离迁移方向，透过介质层，形成漏电流。
请参考图15，进行退火处理，使所述源极501和漏极502位于通孔两端的侧壁表面呈圆弧形
所述退火处理在N2或H2氛围下进行，退火温度为600℃～1000℃，退火时间为0.1min～100min。在退火过程中，位于源极501和漏极502表面的金属原子自由能下降，表面原子在应力作用下，以低能量的方式进行重新排列，使得源极501和漏极502靠近通孔304一侧的表面呈圆弧形，而其他部分表面由于面积较大，形变不明显。由于所述源极501和漏极502靠近通孔304一侧的表面呈圆弧形，使所述源极和漏极表面的曲率提高，从而在施加源漏电压之后，所述源极和漏极表面附近的电场强度提高，电子更容易逸出，可以降低电子管的阈值电压。但是所述圆弧形的曲率较低，电场线的密度不足以产生高能量的电弧破坏所述源极和漏极的表面，所以，所述真空电子管的性能较为稳定。
所述纳米真空场效应电子管的形成方法与现有的金属氧化物场效应电子管的制作工艺兼容，并且所述纳米真空场效应电子管为平面结构，容易集成在现有的集成电路中。
本发明的实施例还提供了采用上述方法形成的纳米真空场效应电子管。
请同时参考图12、图13和图14，其中图13为图12沿AA’方向的剖面示意图，图14为图12沿BB’方向的剖面示意图。所述纳米真空场效应电子管包括：衬底100；位于所述衬底10表面的绝缘层200，所述绝缘层200内具有凹槽；填充满所述凹槽的金属层400；位于金属层400表面的隔离层401；位于所述凹槽两侧的绝缘层200表面的源极501和漏极502，所述源极501、漏极502的表面与金属层400的表面齐平；位于所述金属层400内的通孔304和位于通孔304内壁表面的介质层303，所述通孔两端被源极501和漏极502密封。
所述纳米真空场效应电子管的形成工艺较为简单，易于集成，并且所述纳米真空场效应电子管的沟道区域内的电场强度均匀，栅极电压分布均匀，从而使栅极对电子的控制能力提高，可以进一步提高电子管的稳定性。
请参考图16，为在所述纳米真空场效应电子管栅极施加栅极电压Vg和源漏电压之后的能带示意图。
纳米真空场效应电子管的工作原理主要基于隧道效应。当所述栅极电压Vg小于所述纳米真空场效应电子管的阈值电压Vt时，纳米真空场效应电子管处于关闭状态，源极表面的势垒较高，电子隧穿进入真空沟道区域内的隧穿距离D1较大，电子很难隧穿进入真空沟道区域内，源极表面的电子只有少量会由于热运动而克服源极表面的势垒进入真空沟道区域，由于此时通过热运动跃迁进入真空沟道区域内的电子数量很少，所以电子管的源漏电流非常小，电子管处于关闭状态；当栅极电压Vg大于所述纳米真空场效应电子管的阈值电压Vt时，真空沟道区域的能级会向下弯曲，使得源极表面的电子隧穿进入真空区域的隧穿距离D2减小，从而源极表面有大量电子通过隧道效应，隧穿进入真空沟道区域，形成载流子，从而使真空电子管开启。
源极表面的电场强度越大，可以使所述真空沟道区域的能级向下弯曲的程度越大，使隧穿距离越小。本实施例中，形成的源极表面为圆弧形，可以提高源极表面的电场强度，从而降低电子管的阈值电压，降低功耗。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种纳米真空场效应电子管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有绝缘层和位于所述绝缘层表面的牺牲层；
刻蚀所述牺牲层，在所述牺牲层内形成牺牲线和连接所述牺牲线两端的源漏牺牲层，暴露出部分绝缘层的表面；
在所述绝缘层内形成位于所述牺牲线下方的凹槽，所述凹槽使牺牲线悬空；
在所述牺牲线表面形成厚度均匀的介质层；
在所述凹槽内形成金属层，所述金属层填充满凹槽并覆盖所述牺牲线和所述牺牲线表面的介质层，并且所述金属层暴露出源漏牺牲层的表面；
去除所述源漏牺牲层，暴露出金属层的部分侧壁、牺牲线的两端侧壁以及所述介质层的两端侧壁；
去除所述牺牲线，形成通孔；
在所述金属层表面形成隔离层；
在所述金属层两侧的绝缘层表面形成源极和漏极，所述源极和漏极将所述通孔两端密封。
2.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述牺牲层的材料包括：Si、Al、Cr、Mo、W、Fe、Co、Cu、Ga、In或Ti。
3.根据权利要求2所述的纳米真空场效应电子管的形成方法，其特征在于，对所述牺牲线进行退火处理，所述退火温度为800℃～1200℃，时间为1min～120min，使牺牲线的横截面呈圆形。
4.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述牺牲层的材料为晶面为(100)的单晶硅。
5.根据权利要求4所述的纳米真空场效应电子管的形成方法，其特征在于，还包括：在所述牺牲线表面进行选择性外延，使所述牺牲线的横截面呈八边形。
6.根据权利要求5所述的纳米真空场效应电子管的形成方法，其特征在于，所述选择性外延的材料为Si或SiGe。
7.根据权利要求5所述的纳米真空场效应电子管的形成方法，其特征在于，对所述横截面为八边形的牺牲线表面交替进行氧化和刻蚀处理，使所述牺牲线的横截面呈圆形。
8.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述牺牲线的剖面形状为长方形、八边形或圆形。
9.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述绝缘层的材料为氧化硅或氮氧化硅。
10.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述牺牲线的长度为2nm～100nm。
11.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，采用氧化工艺、氮化工艺或原子层沉积工艺形成所述介质层。
12.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述介质层的材料为氧化硅、氮氧化硅、氧化铝或氮化铝。
13.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，采用氧化工艺、氮化工艺或原子层沉积工艺形成所述隔离层。
14.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述隔离层的材料为氧化铝或氮化铝。
15.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述源极和漏极的材料为亲和势小于100kJ·mol/L的材料。
16.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，所述源极和漏极的材料包括：Zr、V、Nb、Ta、Cr、Mo、W、Fe、Co、Pd、Cu、Al、Ga、In、Ti、TiN、TaN、金刚石中的一种或几种。
17.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，形成所述源极和漏极之后，所述通孔内的压强为0.1托～50托。
18.根据权利要求1所述的纳米真空场效应电子管的形成方法，其特征在于，还包括，形成源极和漏极之后进行退火处理，使所述源极和漏极位于通孔两端的侧壁表面呈圆弧形。
19.根据权利要求18所述的纳米真空场效应电子管的形成方法，其特征在于，在H2或N2氛围内进行所述退火处理，退火温度为600℃～1000℃，退火时间为0.1min～100min。
20.一种纳米真空场效应电子管，其特征在于，所述纳米真空场效应电子管采用权利要求1至权利要求19中任意一项权利要求所述的方法形成，包括：
衬底；
位于所述衬底表面的绝缘层，所述绝缘层内具有凹槽；
填充满所述凹槽的金属层；
位于金属层表面的隔离层；
位于所述凹槽两侧的绝缘层表面的源极和漏极，所述源极、漏极的表面与金属层的表面齐平；
位于所述金属层内的通孔和位于通孔内壁表面的介质层，所述通孔两端被源极和漏极密封。
CN201310170430.3A 2013-05-09 2013-05-09 纳米真空场效应电子管及其形成方法 Active CN104143513B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310170430.3A CN104143513B (zh) 2013-05-09 2013-05-09 纳米真空场效应电子管及其形成方法
US14/020,965 US9029211B2 (en) 2013-05-09 2013-09-09 Nano field-effect vacuum tube and fabrication method thereof
US14/684,044 US9093508B1 (en) 2013-05-09 2015-04-10 Nano field-effect vacuum tube

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310170430.3A CN104143513B (zh) 2013-05-09 2013-05-09 纳米真空场效应电子管及其形成方法

Publications (2)

Publication Number Publication Date
CN104143513A CN104143513A (zh) 2014-11-12
CN104143513B true CN104143513B (zh) 2016-12-28

Family

ID=51852658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310170430.3A Active CN104143513B (zh) 2013-05-09 2013-05-09 纳米真空场效应电子管及其形成方法

Country Status (2)

Country Link
US (2) US9029211B2 (zh)
CN (1) CN104143513B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979388B (zh) * 2014-04-01 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
US10854735B2 (en) 2014-09-03 2020-12-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming transistor
US9449820B2 (en) * 2014-12-22 2016-09-20 International Business Machines Corporation Epitaxial growth techniques for reducing nanowire dimension and pitch
CN105810734B (zh) * 2014-12-29 2018-09-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9680116B2 (en) 2015-09-02 2017-06-13 International Business Machines Corporation Carbon nanotube vacuum transistors
US9853163B2 (en) 2015-09-30 2017-12-26 Stmicroelectronics, Inc. Gate all around vacuum channel transistor
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
CN106252179A (zh) * 2016-08-29 2016-12-21 北京大学 一种基于阻变材料的微型电子源及其阵列和实现方法
US9793395B1 (en) 2016-10-06 2017-10-17 International Business Machines Corporation Vertical vacuum channel transistor
CN108242444B (zh) * 2016-12-23 2020-11-27 上海新昇半导体科技有限公司 真空管场效应晶体管阵列及其制造方法
US10727325B1 (en) * 2018-03-22 2020-07-28 United States Of America As Represented By The Administrator Of Nasa Nanostructure-based vacuum channel transistor
US10840052B2 (en) * 2018-06-22 2020-11-17 International Business Machines Corporation Planar gate-insulated vacuum channel transistor
US10937620B2 (en) * 2018-09-26 2021-03-02 International Business Machines Corporation Vacuum channel transistor structures with sub-10 nanometer nanogaps and layered metal electrodes
CN111435644B (zh) * 2019-01-11 2022-06-24 中国科学院上海微系统与信息技术研究所 环栅晶体管及其制备方法
CN111435678B (zh) * 2019-01-11 2021-08-20 中国科学院上海微系统与信息技术研究所 环栅晶体管的制备方法
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115125620B (zh) * 2021-03-26 2023-07-28 清华大学 碲化铁的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107725A (en) * 1974-08-02 1978-08-15 Nippon Gakki Seizo Kabushiki Kaisha Compound field effect transistor
CN102640271A (zh) * 2009-12-04 2012-08-15 国际商业机器公司 全环栅纳米线场效应晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049520A1 (en) * 1998-03-25 1999-09-30 Korea Advanced Institute Of Science & Technology Vacuum field transistor
JP3762136B2 (ja) * 1998-04-24 2006-04-05 株式会社東芝 半導体装置
CN1327610A (zh) * 1999-07-26 2001-12-19 先进图像技术公司 真空场效应器件及其制作工艺
DE102004001340A1 (de) * 2004-01-08 2005-08-04 Infineon Technologies Ag Verfahren zum Herstellen eines Nanoelement-Feldeffektransistors, Nanoelement-Feldeffekttransistor und Nanoelement-Anordnung
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
KR100850905B1 (ko) * 2007-02-23 2008-08-07 고려대학교 산학협력단 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법
US7884004B2 (en) * 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
US8368125B2 (en) * 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US8173993B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Gate-all-around nanowire tunnel field effect transistors
US8679902B1 (en) * 2012-09-27 2014-03-25 International Business Machines Corporation Stacked nanowire field effect transistor
CN103854971B (zh) * 2012-12-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法、纳米线场效应晶体管的制造方法
US20140231914A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9793378B2 (en) * 2013-05-31 2017-10-17 Stmicroelectronics, Inc. Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107725A (en) * 1974-08-02 1978-08-15 Nippon Gakki Seizo Kabushiki Kaisha Compound field effect transistor
CN102640271A (zh) * 2009-12-04 2012-08-15 国际商业机器公司 全环栅纳米线场效应晶体管

Also Published As

Publication number Publication date
US20150214349A1 (en) 2015-07-30
CN104143513A (zh) 2014-11-12
US20140332753A1 (en) 2014-11-13
US9029211B2 (en) 2015-05-12
US9093508B1 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
CN104143513B (zh) 纳米真空场效应电子管及其形成方法
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
CN105470132B (zh) 鳍式场效应管的形成方法
US9305923B1 (en) Low resistance replacement metal gate structure
JPWO2021048995A1 (ja) 半導体装置の製造方法及びプラズマ処理装置
CN105762078B (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN106158636B (zh) 晶体管及其形成方法
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
JPH09260653A (ja) 半導体装置の製造方法
CN107731737A (zh) 半导体结构的形成方法
CN107731738A (zh) 半导体结构的形成方法
CN104241130B (zh) Pmos晶体管及其形成方法、半导体器件及其形成方法
TW202004917A (zh) 半導體裝置及其製造方法
CN105261566B (zh) 半导体结构的形成方法
JP4738194B2 (ja) エッチング方法及び半導体装置の製造方法
CN105448730A (zh) 半导体结构及其形成方法
CN108807179A (zh) 半导体结构及其形成方法
CN105513966B (zh) 鳍式场效应管的形成方法
CN103632945B (zh) 鳍式场效应晶体管的形成方法
CN106898643B (zh) 一种高迁移率沟道双纳米线场效应晶体管及其制备方法
CN108122761B (zh) 半导体结构及其形成方法
TW201816896A (zh) 製造用於n7/n5及超出的鰭式電晶體之空氣空隙間隔壁的方法
TW202230533A (zh) 環繞式閘極元件之形成
CN104979288B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant