TWI482290B - 半導體裝置 - Google Patents

Description

半導體裝置

本申請案在此主張於2010年8月31日提出申請之日本專利申請案第2010-193964號之優先權，該申請案之整體內容合併於本本作為參考。

本發明之各實施例係關於一種半導體裝置。

已有一種習知使用平面石墨作為配線之技術。

本發明之各實施例係實現一種半導體裝置其具有作為具一微型配線結構和低電阻之配線之石墨烯層。

根據本發明之一實施例，一種裝置係包含一基板、一形成於該基板上或上方之基體、及一對配線。該基體在平面圖上呈一線狀，並且沿著長度方向延伸。該形成於基體上之該對配線，包含第一觸媒層與第二觸媒層，係向該基體的長度方向在該基體的兩側表面形成，且將該基體夾在其中；及第一與第二石墨烯層，係以分別接觸第一與第二觸媒層之方式形成於該基體之兩側表面，並且沿著該基體之長度方向延伸。該石墨烯層包含數個分別與該基體之兩側表面垂直之層疊石墨烯。

根據本發明之一實施例，可獲得一具低電阻之微型配 線結構之半導體裝置。

已經有一種使用平面石墨作為配線之技術。具一六角晶格結構之石墨烯具有一量子化電導特性，因此被用來作為低電組配線材料。石墨烯配線分為兩類：一為鋸齒型，其中六角晶格之配置，使碳以鋸齒形式配置於一配線之邊緣部分；另一為扶手椅型，其中六角晶格之配置，係使碳以扶手椅形式配置於一配線之邊緣部分。

然而，當配線之寬度窄時，在該配線的橫向的六角晶格的數量少。因此，當該配線之邊緣結構為扶手椅型時，邊緣效應對於石墨烯末端區段之影響增加。為此，調整石墨烯之帶狀結構或石墨烯末端區段當中載子的散佈極為重要，而且配線電阻可能增大。尤其，在具有等於或小於40nm並且具有扶手椅型邊緣結構的一精細配線中，由於橫向的六角晶格的數量減少，配線電阻增加。

實際上，難以將石墨烯配線之邊緣結構控制為只有鋸齒形，鋸齒形和扶手椅形係被混合使用。因此，會有當石墨烯配線之寬度減少時該配線之電阻增加的問題。為避免此一問題，該配線之寬度必須夠寬才不會增加配線之電阻。然而，這樣會阻礙配線結構之微小化。

(第一實施例)

第1圖係根據第一實施例之一半導體裝置100的透視 圖。第2圖係顯示一沿著線段Ⅱ-Ⅱ剖開之該半導體裝置100之垂直剖面圖。茲將以各範例說明一半導體之配線，然而本發明並不侷限於一半導體之配線。亦可將本發明應用於其他裝置之其他配線上。

如第1及2圖所示，半導體裝置100包含配線10；一覆蓋配線10之頂表面與側表面之鈍化膜4，其係沿著長度方向延伸並且在平面圖上呈一線狀；分別連接配線10之底表面與頂表面之接觸栓塞3與6；及一經由接觸栓塞3連接配線10之導電構件1。接觸栓塞3係形成於一絕緣層2中。該配線10、鈍化膜4及接觸栓塞6係形成於一絕緣層5中。第1圖並未顯示導電構件1、絕緣層2與5及鈍化膜4。

配線10包括核心構件11、在核心構件11的長度方向L上形成於二側表面上的基層12、經由基層12而形成於核心構件11之二側表面上的觸媒層13、以及經由基層12及觸媒層13而形成於核心構件11之二側表面上的石墨烯層14。基層12係以將核心構件11夾置中間的方式而形成於核心構件11的二側表面上。觸媒層13係以經由基層12將核心構件11夾置中間的方式而形成於核心構件11的二側表面上。石墨烯層14係經由基層12及觸媒層13而形成於核心構件11的二側表面上。

配線10之電流，基本上係向配線10的長度方向L流過石墨烯層14。

核心構件11係由例如諸如鈦(Ti)、鉭(Ta)、釕 (Ru)、鎢(W)之金屬所構成。由於配線10之電流基本上流經石墨烯層14，核心構件11可不具電傳導性。然而，核心構件11如具有電傳導性會使配線10和接觸栓塞3及6之連接變得容易。

再者，可以使用具有絕佳操作性能之材料諸如多晶矽(Si)，作為核心構件11之一材料。經使用具有絕佳操作性能之材料，有可能增大核心構件之長寬比，其亦增大石墨烯層14之寬度W2與配線10之寬度W1之比例。

基層12具有促進組成石墨烯層14之石墨烯成長之功效。

基層12係由諸如鈦(Ti)、鉭(Ta)、釕(Ru)、或鎢(W)之金屬氮化或氧化物所構成。當核心構件11由金屬構成時，基層12可經由將核心構件11之表面氮化或氧化而獲得。再者，基層12可以具有一由複數個不同層組成之疊層結構。

當核心構件11由金屬材料構成時，石墨烯層14可以不需沉積基層12即可形成。然而，為了有效生長構成石墨烯層14之石墨烯，最好例如，使用比純金屬更具觸媒性之氮化物來形成基層12。再者，當該核心構件11由諸如一金屬氮化物的一高觸媒材料所構成時，可以不沉積該基層12。

觸媒層13係由一在生成石墨烯層14之石墨烯時作為觸媒之觸媒材料所構成。可以使用一包含諸如鈷(Co)、鎳(Ni)、鐵(Fe)、釕(Ru)、銅(Cu)、合金、或碳 化物的簡單替代金屬之替代金屬，作為觸媒材料。觸媒層13最好為一無縫連續膜以獲得均勻的石墨烯。其厚度最好等於或大於0.5nm以作為連續膜。

石墨烯層14係由一至數十個由於觸媒層13之觸媒動作而長成之石墨烯所組成，並且具有量子化電導特性。在此，「石墨烯」一詞係指石墨單層膜，並且具有一碳以六角晶格形式配置之結構。由於石墨烯層14係持續向配線10之長度方向L形成，電子的遷移路徑係沿著配線10之長度方向L而形成。

據悉，石墨烯中的電子平均自由路徑大約為100nm至1μm，比用於目前許多LSI裝置之低電阻金屬材料-銅(Cu)當中之電子的平均自由路徑(約40nm)更長。為此，石墨烯為一低電阻材料，因此可以被用於配線10之導電層。

如第1圖所示，由於石墨烯層14之寬度W2的方向與配線10之高度方向相同，因此希望增加配線10之高度以增加石墨烯層14之寬度W2。為此，經由增加石墨烯層14之寬度W2，而非增加配線10之寬度W1，有可能抑制配線電阻的增加，其一般係因為在寬度W2方向上之六角晶格數量減少所造成。

亦即，經由形成寬度W2大於寬度W1之配線10，有可能獲得一精細之低電阻配線結構。例如，有可能形成具有10nm之寬度W1之配線10，含有具100nm之寬度W2之石墨烯層14。

導電構件1，舉例而言，係一半導體基板，其中係形成諸如：電晶體或電容器的半導體元件，或諸如一配線的導電構件。

絕緣層2及5係絕緣層，像是四乙氧基矽烷(TEOS)膜。

接觸栓塞3包含一中間區段3a和一覆蓋接觸栓塞3之底表面及側表面的表面層3b。接觸栓塞6包含一中間區段6a和一覆蓋該接觸栓塞6之底表面及側表面的表面層6b。只形成接觸栓塞3及6之其中一者也許足夠。

中間區段3a及6a例如係由諸如鎢(W)、銅(Cu)或鋁(Al)的金屬構成。表面層3b及6b係由一種有利於接觸石墨烯時有小接觸電阻之材料構成。具體而言，表面層3b及6b可以由功函數接近石墨烯之鈀(Pd)、金(Au)、銀(Ag)、鉭(Ta)、鉻(Cr)、鐵(Fe)、鉬(Mo)、或鎢(W)、或容易與碳反應之鈦(Ti)或鎳(Ni)所構成。表面層3b及6b之一種材料最好為鈀(Pd)。鈀(Pd)之特性在於它具有如上述與石墨烯接近的功函數，並且具有高的碳溶解度。尤其，當鈦(Ti)被用來作為表面層3b及6b之材料時，表面層3b及6b與石墨烯層14反應，在一表面形成一碳化鈦(TiC)膜。結果，可以進一步減少接觸電阻。可以不形成表面層3b及6b，但是就減少接觸栓塞3及6與配線10之間的接觸電阻而言，最好形成表面層3b及6b。

再者，接觸栓塞3及6最好直接連接石墨烯層14。尤 其，當表面層3b及6b形成時，如第2圖所示，表面層3b及6b最好直接連接石墨烯層14。較佳情況為，表面層3b及6b盡可能以大的接觸區域直接連接石墨烯層14。

再者，由於接觸栓塞3及6係直接連接一末端區段，而非石墨烯層14之表面，接觸栓塞3及6可能直接連接至少二個或數個組成石墨烯層14之層疊石墨烯。

鈍化膜4係具有防止包含於配線10之金屬原子擴散、及在絕緣層5中形成一用於接觸栓塞6之接觸孔時作為一蝕刻阻止層的功用。鈍化膜4係由一諸如氮化矽的絕緣材料所構成。

再者，可以設置一具有大約2nm厚度之金屬膜，其覆蓋石墨烯層14之表面，亦即，配線10之側表面。當該金屬膜形成時，即使石墨烯層14包含其中的石墨烯係不連續的一區域，可以補償電傳導之不足。最好使用功函數接近石墨烯之材料，諸如金(Au)、鈀(Pd)、鉭(Ta)、鉻(Cr)、銀(Ag)、鐵(Fe)、鉬(Mo)或鎢(W)作為該金屬膜之材料。即使該等金屬材料係形成於石墨烯上，該等金屬材料並沒有改變該石墨烯層上之狄拉克點(Dirac point)，而且沒有減少經由該石墨烯傳導之載體之遷移速度。

茲將根據本實施例說明半導體裝置100之製造方法的一實例。

第3A至3H圖係顯示根據第一實施例製造半導體裝置100之製程的垂直剖面圖。

首先，如第3A圖所示，一包含接觸栓塞3之絕緣層2，係形成於一導電構件1上。

接著，如第3B圖所示，一金屬膜15係形成於絕緣層2上。亦或，如考慮核心構件11之材料，亦可以不同材料構成之膜形成而代替金屬膜15。

接著，如第3C圖所示，金屬膜15係經由光蝕刻和反應性離子蝕刻(RIE)而被圖樣化，並且被處理成核心構件11。

接著，如第3D圖所示，於核心構件11之表面上實施一氮化製程，以形成一氮化膜16。亦或，如考慮基層12之材料，亦可以不同材料構成之膜形成而代替氮化膜16。再者，當由使用金屬氮化膜以代替金屬膜15之金屬氮化物構成之核心構件11形成時，氮化膜16可能不會形成。

接著，如第3E圖所示，一觸媒層17係經由一化學氣相沉積(CVD)技術而形成以覆蓋氮化膜16之表面。

接著，如第3F圖所示，觸媒層17與氮化膜16之整個區域係藉由非等向性蝕刻而加以蝕刻，以移除部分之絕緣層2之頂表面和核心構件11之頂表面。結果，觸媒膜17和氮化膜16分別被處理成觸媒層13和基層12。再者，可能不能移除在核心構件11之頂表面上之部分的觸媒膜17和氮化膜16。

接著，如第3G圖所示，石墨烯係藉由一化學氣相沉積(CVD)技術而生長於觸媒層13之側表面上，以形成石墨烯層14。也許可以使用甲烷和乙炔或兩者混合氣體之 烴類氣體作為石墨烯之碳來源。再者，作為載體氣體，也許可以使用氫氣或稀有氣體。

茲將形成石墨烯層14之一方法細節實例說明於下。首先，為了防止由於凝聚作用造成之觸媒層13之微粒化(microparticulation)，實施一電漿製程。經由防止觸媒層13之微粒化及維持觸媒層13表面之連續性，可以促進石墨烯之均勻生長。最好用氫氣或稀有氣體作為用於電漿製程之放電氣體，不過亦可使用氫氣和稀有氣體之混合氣體。製程溫度愈低，成效愈高。最好在室溫下實施該電漿製程。再者，最好使用較強之電漿，暴露於高電量遠距電漿(remote plasma)或一般電漿會進一步增進成效。

當形成石墨烯層14之溫度低時，例如，當形成石墨烯層14之溫度小於或等於攝氏600度時，最好觸媒層13之表面粗糙，即使在低溫下亦有可能由於表面粗糙而促進石墨烯形成。因此，形成石墨烯層14之前最好讓該觸媒層13之表面粗糙。

接著，觸媒層13被碳化。也許可以使用烴類氣體，諸如甲烷和乙炔或兩者之混合氣體，作為放電氣體。也許可以使用氫氣或稀有氣體作為載體氣體。此製程必須在比石墨烯形成時(茲將描述於下)之製程溫度更低之溫度下實行，其中可以形成石墨烯膜。較佳情況下，溫度大約為攝氏150至600度。再者，製程時間可以短。該製程亦最好在使用相對較強電漿之情況下實行。

接著，實施一用於和觸媒層13之碳化層的定性的改 善和觸媒活化之電漿製程。最好使用稀有氣體作為放電氣體。較佳情況下，製程溫度係介於觸媒層13之碳化時間與石墨烯形成之時間之製程溫度之間(茲將描述於下)。在此製程中，可以使用相對較弱之電漿，最好使用遠距電漿。

最後，實施該石墨烯。可以使用烴類氣體或其混合氣體作為放電氣體。製程溫度大約為攝氏200至1000度。具體而言，製程溫度最好大約為攝氏350度。如果該製程溫度低於攝氏200度，即無法獲得充分的生長速度，且石墨烯難以生長。溫度等於或大於攝氏200度時，石墨烯即會生長，且會形成均勻的石墨烯膜。製程溫度等於或小於用於一般LSI裝置之配線形成製程的溫度時，該石墨烯形成製程具有和一半導體製程極佳之親和性。

在本製程中，移除電子及在觸媒層13上只供給原子團是重要的。因此，最好遙控並且使用很弱的電漿。再者，為了移除離子和電子，有效的方法是在該基板之頂端設置電極並且施加電壓。較佳情況下，施加的電壓大約為0V至±100V。

可以經由上述多步驟製程而獲得石墨烯層14。石墨烯層14可經由在單一條件下使用烴類氣體的化學氣相沉積(CVD)技術製程而形成。然而，經由使用上述多步驟製程，可於低溫條件下形成均勻性極佳之低電阻石墨烯層14。經由降低石墨烯形成溫度，有可能抑制由於高溫製程對於半導體裝置100之各構件所造成之負面影響。再者， 均勻地生長石墨烯能促進石墨烯層14之電傳導，並且降低配線10之電阻。

當覆蓋石墨烯層14之表面之金屬膜形成時，可以不實施第3F圖所示之製造觸媒膜17和氮化膜16之製程。依此情況，石墨烯層14和金屬膜形成於觸媒膜17上，且之後，處理該金屬膜、石墨烯層14、觸媒膜17、及氮化膜16。

接著，如第3H圖所示，鈍化膜4和絕緣層5形成。鈍化膜4係經由一化學氣相沉積(CVD)技術形成，以覆蓋配線10和絕緣層2之表面。絕緣層5係經由一化學氣相沉積(CVD)技術形成於鈍化膜4上。

接著，接觸栓塞6係形成於絕緣層5中，藉此製造出第2圖所示之半導體裝置100。接觸栓塞6係經由光蝕刻和反應性離子蝕刻(RIE)將中間區段6a和表面層6b之材料膜填充於形成於該絕緣層5之接觸孔中而形成。再者，當該接觸孔形成時，鈍化膜4可以作為一蝕刻停止層。

(第二實施例)

本發明之第二實施例不同於第一實施例之處在於石墨烯層形成於配線之側表面和頂表面。因此，在第二實施例中，可以減少石墨烯層與接觸栓塞之間的接觸電阻。再者，由於石墨烯層甚至連接到配線之頂表面，有可能增加該石墨烯層之寬度而不增加該核心構件之高度。據此，可 以增加向該石墨烯層的橫向配置之六角晶格的數量，藉此防止配線電阻由於邊緣效應而增加。在此，茲將精簡或省略與第一實施例相同之論述點。

第4圖係一根據第二實施例之半導體裝置200之垂直剖面圖。

半導體裝置200係包含一配線20、一覆蓋該配線20之頂表面和側表面之鈍化膜4、分別連接到配線20之底表面和頂表面之接觸栓塞3及6、及一經由接觸栓塞3與配線20連接之導電構件1。接觸栓塞3係形成於絕緣層2上。配線20、鈍化膜4、及接觸栓塞6係形成於絕緣層5上。

配線20包含一核心構件21、一形成於核心構件21之兩側表面和頂表面上之基層22、一經由基層22而形成於核心構件21之兩側表面和頂表面上之觸媒層23、及一經由基層22和觸媒層23形成於核心構件21之兩側表面和頂表面上之石墨烯層24。

核心構件21、基層22、觸媒層23、及石墨烯層24，係由分別與第一實施例中之核心構件11、基層12、觸媒層13、及石墨烯層14相同之材料所製成。

接觸栓塞6最好形成而穿過配線20上之石墨烯層24，以增大與該石墨烯層24之接觸區域及減少接觸電阻。第4圖之接觸栓塞6上方之虛線代表基層22、觸媒層23、及石墨烯層24在剖面上之位置，接觸栓塞6並未呈現於圖中。

茲將根據此實施例說明該半導體裝置200之製造方法的一實例。

第5A至5C圖係根據第二實施例顯示半導體裝置200之製程的垂直剖面圖。

首先，如第5A圖所示，第3D圖之氮化膜16的形成過程係與第一實施例中的過程相同。在本實施例中，由於沒有對該氮化膜(或任何其他對應氮化膜的膜)加以處理，由氮化膜構成之基層22係於此步驟獲得。

接著，如第5B圖所示，觸媒層23經由一選擇性的化學氣相沉積(CVD)技術而選擇性地形成於基層22之表面上。

接著，如第5C圖所示，石墨烯係經由一化學氣相沉積(CVD)技術於該觸媒層23之表面上成長以形成石墨烯層24。

接續該形成該鈍化膜之製程係與第一實施例相同。然而，接觸栓塞6最好形成而穿過配線20上之石墨烯層24。

(第三實施例)

本發明之第三實施例不同於第一實施例之處在於在一配線上之二石墨烯層係作為兩條獨立之配線。因此，在第三實施例，經由一窄間隙可輕易配置數條配線。在此，茲將精簡或省略與第一實施例相同之論述點。

第6圖係一根據第三實施例之半導體裝置300之垂直 剖面圖。

該半導體裝置300係包含一配線30、一覆蓋配線30之頂表面和側表面之鈍化膜4、分別連接到配線30之底表面和頂表面之接觸栓塞7與8、及一經由接觸栓塞7與配線30連接之導電構件1。接觸栓塞7係形成於絕緣層2上形成。配線30、鈍化膜4、及接觸栓塞8係形成於絕緣層5上。

配線30包含一核心構件31、一形成於核心構件31之長度方向L的兩側表面上之基層32、一經由基層32形成於核心構件31之兩側表面上之觸媒層33、及一經由基層32和觸媒層33形成於核心構件31之兩側表面上之石墨烯層34。

核心構件31係由一諸如氮化矽的絕緣材料製成。尤其，藉使用具有絕佳操作性能之二氧化矽(SiO₂ )作為核心構件之材料，有可能增加核心構件31之長寬比，及增加石墨烯層34之寬度和配線30之寬度的比例。

由於核心構件31為一絕緣體，在配線30中，核心構件31之兩側表面上之石墨烯層34係相互絕緣。由於接觸栓塞7與8係形成於核心構件31之兩側表面上之石墨烯層34上，該核心構件31之兩側表面上之石墨烯層34係用來作為二獨立配線。由於二獨立配線係由一核心構件形成，因此對微型化極有效。

類似第一實施例之核心構件11，核心構件31可以經由光蝕刻和反應性離子蝕刻(RIE)將一材料膜(一絕緣 膜)圖樣化而形成。再者，核心構件31之寬度可能經由在光蝕刻製程中對一光阻遮罩實施微細化製程而變窄。

基層32、觸媒層33、石墨烯層34、中央區段7a與8a、及表面層7b與8b，係由分別與第一實施例中之基層12、觸媒層13、石墨烯層14、中央區段3a與6a、及表面層3b與6b相同之材料所構成。

如上所述，形成於核心構件31之兩側表面上之二石墨烯層34可以作為二獨立配線，然而，在第三實施例中，一石墨烯層34可以形成於核心構件31之一側表面上作為一配線。

根據第一至第三實施例，當接觸觸媒層，向配線之長度方向於配線之兩側表面設置具有觸媒層之基體，及在基體之兩側表面形成之石墨烯層。因此，有可能增加石墨烯層之寬度，而且，不需增加配線之寬度，即可向石墨烯層的橫向增加六角晶格之數量。如此抑制了由於邊緣效應造成之配線電阻的增加。換言之，即可獲得一低電阻之微型配線結構。

例如，在第一至第三實施例中，核心構件、基層、及觸媒層對應上述基體。當沒有形成該基層時，核心構件和觸媒層係與該基體一致。再者，在第一和第二實施例中，該核心構件係由用以作為石墨烯生成之觸媒的觸媒材料所構成，可以不形成該基層和觸媒層。依此情況，由於核心構件之表面充作為觸媒層，核心構件係對應基體。

雖然茲已說明某些實施例，這些實施例只是以範例方 式呈現，並非要限制本發明之範圍。在此描述之新型方法和系統可以各式各樣其他型式具體化；而且，在此以方法和系統形式描述之各種省略、替換、及變更，可以施行而沒有偏離本發明之精神。附屬的申請範圍及其相關者皆試圖包含這些形式或修改，而仍在本發明之精神和範圍內。

10,20,30‧‧‧配線

100,200,300‧‧‧半導體裝置

1‧‧‧導電構件

2,5‧‧‧絕緣層

3,6,7,8‧‧‧接觸栓塞

4‧‧‧鈍化膜

11,21,31‧‧‧核心構件

12,22,32‧‧‧基層

13,17,23‧‧‧觸媒層

14,24,34‧‧‧石墨烯層

3a,6a,7a,8a‧‧‧中間區段

3b,6b,7b,8b‧‧‧表面層

15‧‧‧金屬膜

16‧‧‧氮化膜

第1圖係一根據本發明之第一實施例之一半導體裝置的透視圖；第2圖係顯示一沿著線段Ⅱ-Ⅱ之該半導體裝置的垂直剖面圖；第3A-3H圖係顯示根據本發明之第一實施例之半導體裝置製程的垂直剖面圖；第4圖係一根據本發明之第二實施例之半導體裝置的垂直剖面圖；第5A-5C圖係顯示一根據本發明之第二實施例之半導體裝置製程的垂直剖面圖；第6圖係根據本發明之第三實施例之一半導體裝置之垂直剖面圖。

3,6‧‧‧接觸栓塞

3b,6b‧‧‧表面層

6a‧‧‧中間區段

10‧‧‧配線

11‧‧‧核心構件

12‧‧‧基層

13‧‧‧觸媒層

14‧‧‧石墨烯層

L‧‧‧長度方向

W1,W2‧‧‧寬度

Claims (21)

1. 一種半導體裝置，包括：基板；基體，形成於該基板上或上方，該基體在平面圖上呈一線狀，並且沿著長度方向延伸；及一對配線，形成於該基體上，該對配線包含：第一與第二觸媒層，係向該基體的該長度方向在該基體之兩側表面形成，且將該基體夾在其中，及第一與第二石墨烯層，係以分別接觸該第一與第二觸媒層之方式形成於該基體之該兩側表面，並且沿著該基體之該長度方向延伸，該等石墨烯層包含分別相對於該基體之該兩側表面垂直地層疊之數個石墨烯，其中，該基體之中間區段為一絕緣體，該第一與第二石墨烯層藉由該絕緣體而彼此相互電性絕緣，且該對配線係彼此相互絕緣。
2. 如申請專利範圍第1項之半導體裝置，其中該第一石墨烯層之寬度與該第二石墨烯層之寬度比該基體之頂表面之寬度大。
3. 如申請專利範圍第1項所述之半導體裝置，其中在該基體之該兩側表面上之該第一與第二石墨烯層之寬度等於或大於30nm。
4. 如申請專利範圍第1項之半導體裝置，其中該第一與第二觸媒層包含金屬、合金、或至少具有鈷(Co)、鎳(Ni)、鐵(Fe)、釕(Ru)、銅(Cu)其中一者之碳 化物。
5. 如申請專利範圍第1項之半導體裝置，又包括一接觸栓塞，其中該接觸栓塞係連接該第一石墨烯層之一端，或者連接該第二石墨烯層之一端。
6. 如申請專利範圍第1項之半導體裝置，又包括數個接觸栓塞，其中一第一接觸栓塞係連接該第一石墨烯層之一端，且一第二接觸栓塞係連接該第二石墨烯層之一端。
7. 如申請專利範圍第5項所述之半導體裝置，其中該接觸栓塞包含一中間區段與一表面層，該表面層係連接該第一石墨烯層之一端，或者連接該第二石墨烯層之一端。
8. 如申請專利範圍第7項之半導體裝置，其中該表面層係包含具有鈀(Pd)、鈦(Ti)、鎳(Ni)其中一者之金屬。
9. 如申請專利範圍第1項之半導體裝置，又包括介於該基體與該第一觸媒層以及介於該基體與該第二觸媒層之間的數層基層。
10. 如申請專利範圍第1項之半導體裝置，其中該基體係經由該第一及第二觸媒層而被夾於該第一石墨烯層和該第二石墨烯層之間。
11. 一種半導體裝置，包括：基板；基體，形成於該基板上或上方，該基體在平面圖上呈 一線狀，並且沿著長度方向延伸；及一對配線，形成於該基體上，該對配線包含：第一與第二觸媒層，係向該基體的該長度方向在該基體之兩側表面形成，且將該基體夾在其中，及第一與第二石墨烯層，係以分別接觸該第一與第二觸媒層之方式形成於該基體之該兩側表面，並且沿著該基體之該長度方向延伸，該石墨烯層包含分別相對於該基體之該兩側表面垂直地層疊之數個石墨烯；第三觸媒層，係形成用以覆蓋該基體之頂表面；及第三石墨烯層，係以接觸該第三觸媒層、並且沿著該基體之該長度方向延伸之方式於該基體之該頂表面形成，該第三石墨烯層包含相對於該基體之該頂表面垂直地層疊之數個石墨烯，其中該第一石墨烯層和該第二石墨烯層係藉由該第三石墨烯層而相接。
12. 如申請專利範圍第11項之半導體裝置，其中該第三觸媒層係包含一金屬、合金、或至少具有鈷(Co)、鎳(Ni)、鐵(Fe)、釕(Ru)、銅(Cu)其中一者之碳化物。
13. 如申請專利範圍第11項所述之半導體裝置，又包括一接觸栓塞，其中該接觸栓塞係分別與該第一石墨烯層和該第二石墨烯層之一端相接。
14. 如申請專利範圍第13項之半導體裝置，其中該接觸栓塞係直接連接包含於該第一石墨烯層之該數個石墨 烯中至少兩個石墨烯之諸端，及包含於該第二石墨烯層之該數個石墨烯中至少兩個石墨烯之諸端。
15. 如申請專利範圍第13項之半導體裝置，其中該接觸栓塞係穿過該第三石墨烯層。
16. 一種半導體裝置，包括：基板；基體，係形成於該基板上或上方，該基體在平面圖上呈一線狀，並且沿著長度方向延伸，一對配線，係形成於該基體，該對配線包含：第一及第二觸媒層，係向該基體的該長度方向在該基體之兩側表面上形成，且將該基體夾在其中，及第一及第二石墨烯層，係以分別接觸該第一及第二觸媒層之方式於該基體之該兩側表面形成，並且沿著該基體之該長度方向延伸，該石墨烯層包含數個分別相對於該基體之該兩側表面垂直地層疊之數個石墨烯；以及一接觸栓塞，其中，該第一及第二石墨烯層藉由該基體而被彼此相互隔開，且該對配線藉由該接觸栓塞而彼此相互電性連接。
17. 如申請專利範圍第16項之半導體裝置，其中該第一石墨烯層之寬度和該第二石墨烯層之寬度大於該基體之頂表面之寬度。
18. 如申請專利範圍第16項之半導體裝置，其中該第一石墨烯層之寬度和該第二石墨烯層之寬度等於或大於 30nm。
19. 如申請專利範圍第16項之半導體裝置，其中該接觸栓塞係連接該第一和第二石墨烯層之一端。
20. 如申請專利範圍第19項之半導體裝置，其中該接觸栓塞係直接連接包含於該第一和第二石墨烯層的每一者之該數個石墨烯中至少兩個石墨烯之諸端。
21. 如申請專利範圍第16項之半導體裝置，其中該基體係經由該第一及第二觸媒層而被夾於該第一石墨烯層和該第二石墨烯層之間。