JP2009164432A - 半導体装置の製造方法、半導体装置および配線構造体 - Google Patents

Abstract

【課題】微細化を進めながら、特性を向上させる。
【解決手段】触媒膜パターン１２の（１１１）面にグラフェンシート１３を成長することができるために、触媒膜パターン１２を所望の場所、形状、結晶方位で形成することにより、所望の場所、形状、電気伝導性のグラフェンシート１３を得ることができる。したがって、触媒膜パターン１２を半導体装置１０のチャネル部に形成すると、チャネル部にグラフェンシート１３を形成することができ、半導体装置１０の微細化を進めながら高速化でき、特性が向上した半導体装置１０を得ることができる。
【選択図】図１

Description

本発明は半導体装置の製造方法、半導体装置および配線構造体に関し、特に炭素構造体を利用した半導体装置の製造方法、半導体装置および配線構造体に関する。

半導体技術は、ムーア（Moore）の法則に則って微細化が進められ性能向上が図られてきた。しかし、この法則も、トランジスタにおけるシリコン（Ｓｉ）や配線に代わる銅（Ｃｕ）の微細化の限界が見えてきている。そして、これらに対する代替材料の探求や研究が盛んに行われている。

代替材料の１つとして、カーボンナノチューブ（ＣＮＴ：Carbon NanoTube）に注目が集まった。ＣＮＴは、炭素（Ｃ）原子が六角形に繋がった平面構造であって化学的に安定しているグラフェンシートが円筒状に巻かれて構成されている。そして、このＣＮＴはバリスティック伝導特性や大電流密度耐性などの特性を持つため、トランジスタのチャネルや配線構造体などへの適用に期待されていた（例えば、特許文献１参照）。ところが、多数本のＣＮＴを所望の位置に、所望の方向に揃えて形成することが難しいという課題があった。

そこで、ＣＮＴに代わり、ＣＮＴと同様に、バリスティック伝導特性や大電流密度耐性などの優れた特性を持ち、ＣＮＴを構成するグラフェンシートの適用が提案された。例えば、グラフェンシートを多層に積層した、従来から知られているグラファイトは、電気的には金属的性質をもつ。最近、５層以下の数層のグラフェンシートをチャネルとするトランジスタを作製したという報告がある（非特許文献１参照）。これによれば、グラファイトは金属であるにも関わらず、層数が少ない場合には電界印加によって導電率が変調でき、すなわちトランジスタ動作することが確認されている。さらに理論計算では、グラフェンシートのキャリアの平均自由工程は長く、高移動度やバリスティック伝導、高速キャリア輸送が得られることが予測されている。
特開２００４−７１６５４号公報 K. S. Novoselov, A. K. Geim, S. V. Morozov, D. Jiang, M. I. Katsnelson, I. V. Grigorieva, S. V. Dubonos, and A. A. Firsov, "Two-dimensional gas of massless Dirac fermions in graphene", Nature, 438, 2005, p.197.

しかし、グラフェンシートは所望のサイズで、所望の場所へ形成することは困難であって未だ実現されていない。
本発明はこのような点に鑑みてなされたものであり、微細化を進めながら、特性を向上させた半導体装置の製造方法、半導体装置および配線構造体を提供することを目的とする。

本発明では上記課題を解決するために、図１に示すように、基板１１上に、触媒膜パターン１２を形成し、触媒膜パターン１２からグラフェンシート１３を成長させる工程と、グラフェンシート１３の両端にソース・ドレイン電極部１５，１４を形成する工程と、グラフェンシート１３上にゲート電極部１６を形成する工程と、を有することを特徴とする半導体装置１０の製造方法が提供される。

このような半導体装置の製造方法によれば、形状、結晶方位が制御された触媒膜パターンが所望の場所に形成されるようになり、半導体装置のチャネル部に、この触媒膜パターンが形成されて、所望の形状、電気伝導性のグラフェンシートを成膜させることができる。

本発明では上記課題を解決するために、触媒膜パターンから成長させた別のグラフェンシート上にインプリントマスクを押印し、前記インプリントマスクに沿って前記別のグラフェンシートから切り出されたグラフェンシートを基板上に形成する工程と、前記グラフェンシートの両端にソース・ドレイン電極部を形成する工程と、前記グラフェンシート上にゲート電極部を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。

このような半導体装置の製造方法によれば、結晶方位が制御された触媒膜パターンから成長された別のグラフェンシートから、所望の形状でグラフェンシートが切り出され、このグラフェンシートを半導体装置のチャネル部に形成させることができる。

また、本発明では上記課題を解決するために、基板上のチャネル部と、前記チャネル部の両側の前記基板に形成されたソース・ドレイン電極部と、前記チャネル部上に形成されたゲート電極部とを備える半導体装置において、前記チャネル部は、触媒膜パターンの（１１１）面に成長させたグラフェンシートを有することを特徴とする半導体装置が提供される。

このような半導体装置によれば、半導体装置のチャネル部に、触媒膜パターン表面の（１１１）面に成長させたグラフェンシートが形成されて、高速化されて、特性が向上した半導体装置を得ることができる。

また、本発明では上記課題を解決するために、基体上に、触媒膜パターンの（１１１）面に成長させたグラフェンシートを有することを特徴とする配線構造体が提供される。
このような配線構造体によれば、配線に、触媒膜パターンの（１１１）面に成長させたグラフェンシートが形成されて、高速化された配線構造体を得ることができる。

本発明では、形状、結晶方位が制御された触媒膜パターンが所望の場所に形成できるようにしたことから、半導体装置のチャネル部に、この触媒膜パターンを用いて、所望の形状、電気伝導性のグラフェンシートを成膜するようにした。これにより、半導体装置の微細化を進めながら高速化でき、特性が向上した半導体装置を得ることができる。

以下、本発明の実施の形態として、本発明の概要を、その後に本発明の概要を踏まえた実施の形態について、図面を参照しながら説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。

では、本発明の概要について図１を参照して以下に説明する。
図１は、本発明の半導体装置の概要を示しており、（Ａ）は断面模式図、（Ｂ）はチャネル部の要部拡大平面模式図である。

半導体装置１０は、図１（Ａ）に示すように、基板１１上に、触媒膜（図示を省略）を成膜し、触媒膜パターン１２を形成し、触媒膜パターン１２上にグラフェンシート１３を成長させている。なお、触媒膜パターン１２に代わって、触媒膜パターンと金属下地膜パターンとの積層膜でも構わない。さらに、グラフェンシート１３の両側の基板１１にドレイン電極部１４およびソース電極部１５を、そして、グラフェンシート１３上にゲート絶縁膜（図示を省略）およびゲート電極（図示を省略）から構成されるゲート電極部１６を形成している。この場合、半導体装置１０は、例えば、ソース電極部１５がｎ型、ドレイン電極部１４がｐ型であるとすると、ソース電極部１５、ドレイン電極部１４およびゲート電極部１６に電圧を加えることにより、電子がソース電極部１５から、グラフェンシート１３を通ってドレイン電極部１４へ流れる。

次に、このグラフェンシート１３の成膜方法について、図１（Ｂ）の拡大模式図１０ａを参照しながら説明する。なお、グラフェンシート１３の成長について、分子動力学計算を行って、成長に寄与する原子などの振る舞いの解析を行った。以下では、分子動力学計算結果に基づいて説明を行う。また、拡大模式図１０ａでは、触媒膜パターン１２を構成するニッケル（Ｎｉ）原子を頂点とした三角格子を破線で、グラフェンシート１３を構成するＣ原子を頂点とした六角形を実線で模式的に示している。また、三角格子および六角形の頂点には実際にはＮｉ原子およびＣ原子が存在しているが、拡大模式図１０ａでは、図示を省略している。

まず、触媒膜を遷移金属元素の、例えば、Ｎｉ（００１）面の結晶膜を成膜し、触媒膜パターン１２を形成する。そして、Ｎｉ（００１）面に対して、温度６００℃、圧力１ｋＰａにてアセチレン（Ｃ_２Ｈ_２）とアルゴン（Ａｒ）の混合ガスによりＣ原子を供給した。すると、Ｎｉ表面は（００１）面から（１１１）面に再配列される。Ｎｉ（１１１）面には、図１（Ｂ）に示すように、Ｎｉ原子を頂点とした三角格子が構成される。そして、供給されたＣ原子は、Ｎｉ原子から構成されるそれぞれの三角形の重心の真上に配置される。三角形の重心の真上にＣ原子が配置されることで、Ｃ原子を頂点とした六角形ができ、これが互いに結合することで、グラフェンシート１３の六角形構造が形成される。

このようなグラフェンシート１３の成長原理から、遷移金属の（１１１）面の触媒膜パターン１２により、そこからグラフェンシート１３を同様のパターン形状で析出形成させることができる。また、グラフェンシート１３の電気伝導性は六角形の電流の向きによって変化することが知られている。そこで、触媒膜パターン１２のパターンの方向に従って、グラフェンシート１３の向きを制御して電流の向きを決定でき、また、非特許文献１でも触れてあるように、グラフェンシート１３の層数を制御することにより、グラフェンシート１３の電子状態（金属性あるいは半導体性）が制御可能となる。なお、触媒膜パターン１２のパターンの方向は、電子ビームやＡＦＭ（Atomic Force Microscope）などの微細なリソグラフィ技術によっても制御可能であり、さらにはオフ基板を用いることで、基板１１表面にできるライン状の結晶構造ステップを利用することによっても制御可能である。

以上、触媒膜パターンの（１１１）面にグラフェンシートを成長させることができるために、触媒膜パターンを形状、結晶方位を制御して、所望の場所に形成することにより、所望の形状、所望の結晶方位および所望の電気伝導性のグラフェンシートを所望の場所に得ることができる。したがって、触媒膜パターンを半導体装置のチャネル部に形成すると、チャネル部にグラフェンシートを形成させることができ、半導体装置の微細化を進めながら高速化でき、特性が向上した半導体装置を得ることができる。このような触媒膜パターンを、半導体装置のチャネル部の他に、半導体装置やその他の電子デバイスなどの配線構造などにも適用させることが考えられ、この場合、信号などの高速化が可能となる。

次に、実施の形態について説明する。実施の形態では、第１の実施の形態として、本発明の概要を踏まえた半導体装置について、次に、第２の実施の形態として、本発明を用いた配線構造体についてそれぞれ説明する。

まず、第１の実施の形態について図面を参照して説明する。第１の実施の形態は、本発明の概要を踏まえた半導体装置の場合を例に挙げており、２つの実施例を挙げて説明する。
（実施例１−１）
実施例１−１では、触媒膜パターンを残した半導体装置の場合を例にあげて説明する。

図２は、第１の実施の形態における半導体装置であって、（Ａ）は断面模式図、（Ｂ）は平面模式図である。なお、図２（Ｂ）では、グラフェンシート３３や触媒膜パターン３２のチャネル部が見えるように、意図的にゲート絶縁膜３６ａおよびゲート電極３６の一部を除去して表示している。

半導体装置３０は、絶縁性を示す基板３１上に、絶縁分離膜３２ａで分離された触媒膜パターン３２を形成し、触媒膜パターン３２上にグラフェンシート３３を成長させている。さらに、グラフェンシート３３の両側の基板３１にドレイン電極３４およびソース電極３５を、そして、グラフェンシート３３上にゲート絶縁膜３６ａを介してゲート電極３６をそれぞれ形成している。この場合、半導体装置３０は、例えば、ソース電極３５がｎ型、ドレイン電極３４がｐ型であるとすると、ソース電極３５、ドレイン電極３４およびゲート電極３６に電圧を加えることにより、電子がソース電極３５から、グラフェンシート３３を通ってドレイン電極３４へ流れる。

以下に、半導体装置３０の製造方法について図面を参照しながら説明する。
図３は、第１の実施の形態における半導体装置のグラフェンシートの製造工程を示す平面模式図、図４は、第１の実施の形態における半導体装置のソース・ドレイン電極の製造工程を示す平面模式図である。

まず、図３を参照しながら説明する。絶縁性を示す基板３１を用意する。続いて、この基板３１上に、遷移金属の、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）、Ｎｉなどを用いて、厚さ１ｎｍから１０ｎｍ、面方位（１１１）で触媒膜を成膜して、幅１ｎｍから１０ｎｍの触媒膜パターン３２を、例えば、蒸着、リソグラフィおよびエッチングを施して形成する。なお、触媒膜パターン３２の方向は、後に触媒膜パターン３２から成長したグラフェンシート３３がソース電極からドレイン電極に向かう方向で半導体性を発現する向きにする。また、「幅」とは、図面において紙面の上下方向の長さを「幅」としており、以下同様に表記する。さらに、触媒膜パターン３２の中央には、長さ２ｎｍ程度以上の絶縁分離膜３２ａを通常の半導体プロセスによって形成する。後に成長させるグラフェンシート３３は、半導体装置３０を動作させると、電子が通りチャネルとして機能する。この際、触媒膜パターン３２のみであればその層を通して電子が漏れて、漏れ電流の増加などを招く恐れがある。そこで、絶縁分離膜３２ａを触媒膜パターン３２に形成しておくことで、このような漏れ電流を防ぐことができる。続いて、触媒膜パターン３２にＣ原子を供給し、Ｃ_２Ｈ_２を原料とした熱フィラメントＣＶＤ（Chemical Vapor Deposition）法によって温度３５０℃程度以上、例えば６００℃程度に加熱して、グラフェンシート３３を成長させる。なお、絶縁分離膜３２ａを中央に有する触媒膜パターン３２からグラフェンシート３３を成長させると、グラフェンシート３３は、触媒膜パターン３２の外側にはみ出して成長する。これは半導体結晶で通常見られるラテラルオーバーグロース（Lateral−Over−Growth）に似た現象である。このようにグラフェンシート３３は触媒膜パターン３２の端では横方向に延びることから、図３に示すように、絶縁分離膜３２ａ上で、絶縁分離膜３２ａの両側の触媒膜パターン３２から延びて、グラフェンシート３３がつながった構造が得られる。以上、図３に示す構成が形成される。

次いで、図４を参照しながら説明する。グラフェンシート３３の成長後、オーム性の低抵抗を示すドレイン電極３４およびソース電極３５を、グラフェンシート３３に接続して、触媒膜パターン３２の両側の基板３１に形成する。なお、ドレイン電極３４およびソース電極３５の構成材料としては、例えば、チタン（Ｔｉ）、Ｆｅ、パラジウム（Ｐｄ）、白金（Ｐｔ）またはバナジウム（Ｖ）などを適用させることができる。以上、図４に示す構成が形成される。

最後に、図２を参照しながら説明する。ドレイン電極３４およびソース電極３５の形成後、グラフェンシート３３上に、例えば、二酸化シリコン（ＳｉＯ_２）、酸化チタン（ＴｉＯ_２）または酸化ハフニウム（ＨｆＯ_２）などを用いて通常の半導体プロセスにて、ゲート絶縁膜３６ａを形成する。さらに、ゲート絶縁膜３６ａ上に、ゲート電極３６としてドーピングしたポリシリコン（Ｐｏｌｙ−Ｓｉ）あるいはメタルゲートを形成して、ＭＩＳ（Metal−Insulator−Semiconductor）ゲート構造を形成する。

以上の製造工程によって、図２に示すような、絶縁性を示す基板３１上に、絶縁分離膜３２ａで分離された触媒膜パターン３２が形成され、触媒膜パターン３２上にグラフェンシート３３を成長させて、グラフェンシート３３の両側の基板３１にドレイン電極３４およびソース電極３５が形成されて、グラフェンシート３３上にゲート絶縁膜３６ａを介してゲート電極３６が形成された半導体装置３０を製造することができる。
（実施例１−２）
実施例１−２では、触媒膜パターンを除去した半導体装置の場合を例にあげて説明する。

図５は、第１の実施の形態における半導体装置であって、（Ａ）は別の断面模式図、（Ｂ）は別の平面模式図である。なお、図５（Ｂ）でも、グラフェンシート３３のチャネル部が見えるように、意図的にゲート絶縁膜３６ａおよびゲート電極３６の一部を除去して表示している。

半導体装置３０ａでは、絶縁性を示す基板３１上に、半導体装置３０と異なり、直接グラフェンシート３３を配置している。残りの構成は半導体装置３０と同様に、グラフェンシート３３の両側の基板３１にドレイン電極３４およびソース電極３５を、そして、グラフェンシート３３上にゲート絶縁膜３６ａを介してゲート電極３６をそれぞれ形成している。この場合、半導体装置３０ａでも、例えば、ソース電極３５、ドレイン電極３４およびゲート電極３６に電圧を加えることにより、電子がソース電極３５から、グラフェンシート３３を通ってドレイン電極３４へ流れる。

以下に、半導体装置３０ａの製造方法について図面を参照しながら説明する。
図６は、第１の実施の形態における半導体装置のグラフェンシートの製造工程を示す別の平面模式図、図７は、第１の実施の形態における半導体装置のソース・ドレイン電極の製造工程を示す別の平面模式図である。

まず、図６を参照しながら説明する。絶縁性を示す基板３１を用意する。続いて、この基板３１上に金属下地膜と実施例１と同様にして方向が制御された触媒膜からなる積層膜パターン３２ｂを形成する。ただし、この場合、積層膜パターン３２ｂに絶縁分離膜３２ａを形成する必要はない。続いて、実施例１と同様にして積層膜パターン３２ｂからグラフェンシート３３を成長させる。続いて、実施例２では、積層膜パターン３２ｂおよびグラフェンシート３３の片方に、ピンド膜として、例えば、ソース電極３５を形成する。グラフェンシート３３の片方にピンド膜を形成することによって、グラフェンシート３３を基板３１に固定する。なお、ピンド膜として、ソース電極３５に代わってドレイン電極３４でも構わない。また、ドレイン電極３４およびソース電極３５のいずれの場合でも実施例１と同様にして形成することができる。以上、図６に示す構成が形成される。

次いで、図７を参照しながら説明する。ピンド膜によってグラフェンシート３３を基板３１に固定した後、グラフェンシート３３、ソース電極３５および基板３１は削らずに、例えば、フッ酸（ＨＦ）系溶液で選択エッチングを行って、金属下地膜と触媒膜の積層膜パターン３２ｂのみをエッチングする。続いて、残りのドレイン電極３４をグラフェンシート３３の基板３１上に形成する。以上、図７に示す構成が形成される。

最後に、図５を参照しながら説明する。ドレイン電極３４およびソース電極３５の形成後、グラフェンシート３３上に、実施例１と同様にしてゲート絶縁膜３６ａを形成し、ゲート絶縁膜３６ａ上に、ゲート電極３６を形成する。

以上の工程によって、図５に示すように、絶縁性を示す基板３１上にグラフェンシート３３を設置させて、グラフェンシート３３の両側の基板３１にドレイン電極３４およびソース電極３５が形成され、そして、グラフェンシート３３上にゲート絶縁膜３６ａを介してゲート電極３６が形成された半導体装置３０ａを製造することができる。

次に、第２の実施の形態について図面を参照して説明する。第２の実施の形態は、本発明の概要を用いた配線構造体の場合を例に挙げて説明する。
図８は、第２の実施の形態における配線構造体であって、（Ａ）は触媒膜パターンがある場合の、（Ｂ）は触媒膜パターンが無い場合の平面模式図である。

配線構造体４０は、図８（Ａ）に示すように、基板４１上に、金属下地膜と触媒膜との積層膜パターン４２が形成されていて、積層膜パターン４２に沿ってグラフェンシート４３が成長している。

触媒膜パターンを形状、結晶方向を制御して、所望の場所に形成することにより、所望の形状、所望の結晶方位および所望の電気伝導性のグラフェンシートを所望の場所に得ることができることは既に述べた通りである。このことを踏まえて、第２の実施の形態では金属下地膜と触媒膜との積層膜パターン４２を利用して構成されている。また、グラフェンシート４３に金属性を示させて、配線として利用するためには、グラフェンシート４３が１２０度程度の角度を成すように積層膜パターン４２を形成して、１層以上のグラフェンシート４３を成長させることが必要となる。

また、配線構造体４０ａは、図８（Ｂ）に示すように、基板４１上に、グラフェンシート４３が直接配置されている。配線構造体４０ａを製造するには、配線構造体４０と同様にして１２０度程度の角度を成すように積層膜パターン４２を形成して、１層以上のグラフェンシート４３を成長させる必要がある。さらに、配線構造体４０ａでは、第１の実施の形態の実施例１−２と同様にして積層膜パターン４２の形成後、ピンド膜（図示を省略）でグラフェンシート４３を固定して、選択エッチングにより金属下地膜と触媒膜との積層膜パターン４２をエッチングすればよい。

なお、上記の配線構造体４０，４０ａの製造方法としては、所望の形状に形成した積層膜パターン４２から成長させたグラフェンシート４３を配線として用いる場合について説明した。一方で、以下のような別の方法を用いても所望の形状のグラフェンシートを得ることができる。

図９は、第２の実施の形態における配線構造体の製造工程であって、（Ａ）はグラフェンシートの、（Ｂ）はインプリントマスクの平面模式図、図１０は、第２の実施の形態における配線構造体の製造工程であって、（Ａ）はグラフェンシートの除去後の、（Ｂ）はグラフェンシートの配線の平面模式図である。

まず、図９（Ａ）を参照しながら説明する。絶縁性を示す基板５１上に触媒膜（図示を省略）を成膜する。続いて、第１の実施の形態と同様にして触媒膜から１層以上のグラフェンシート５３を成長させる。または、別途成長させたグラフェンシート５３を、基板５１上に配置するようにしても構わない。続いて、グラフェンシート５３の方向をＡＦＭなどによって測定し、その結果をもとにして、グラフェンシート５３が金属性を示すように、基板５１を所望の角度に回転させる。以上、図９（Ａ）に示す構成が形成される。

次いで、図９（Ｂ）を参照しながら説明する。基板５１上に配置したグラフェンシート５３上に、所望の形状のインプリントマスク５７を押し当てる。以上、図９（Ｂ）に示す構成が形成される。

次いで、図１０（Ａ）を参照しながら説明する。グラフェンシート５３上にインプリントマスク５７を押し当てて、エッチングによって不要なグラフェンシート５３を除去する。なお、エッチングには酸素（Ｏ）やオゾン（Ｏ_３）によるプラズマエッチングなどを利用することができる。以上、図１０（Ａ）に示す構成が形成される。

最後に、図１０（Ｂ）を参照しながら説明する。不要なグラフェンシート５３の除去後、インプリントマスク５７をはがすと、所望の形状のグラフェンシート５３を得ることができる。

以上の工程によって、図１０（Ｂ）に示すように、所望の形状および所望の電気伝導性を有するグラフェンシート５３を得ることが可能となる。
なお、このような方法によって得られたグラフェンシートであれば、半導体装置の配線のみならず、チャネル部やその他電子デバイスの配線などにも適用させることができる。

以上、本発明では、触媒膜パターンの（１１１）面にグラフェンシートを成長させることができるために、触媒膜パターンを所望の形状、所望の結晶方位で所望の場所に形成すると、所望の形状、所望の電気伝導性および所望の結晶方位のグラフェンシートを所望の場所に得ることができる。したがって、触媒膜パターンを半導体装置のチャネル部に成膜すると、チャネル部にグラフェンシートを形成することができ、半導体装置の微細化を進めながら高速化でき、特性が向上した半導体装置を得ることができる。また、このような触媒膜パターンを、半導体装置のチャネル部の他に、半導体装置やその他の電子デバイスなどの配線構造などにも適用が考えられ、この場合、信号などの高速化が可能となる。

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

本発明の半導体装置の概要を示しており、（Ａ）は断面模式図、（Ｂ）はチャネル部の要部拡大平面模式図である。 第１の実施の形態における半導体装置であって、（Ａ）は断面模式図、（Ｂ）は平面模式図である。 第１の実施の形態における半導体装置のグラフェンシートの製造工程を示す平面模式図である。 第１の実施の形態における半導体装置のソース・ドレイン電極の製造工程を示す平面模式図である。 第１の実施の形態における半導体装置であって、（Ａ）は別の断面模式図、（Ｂ）は別の平面模式図である。 第１の実施の形態における半導体装置のグラフェンシートの製造工程を示す別の平面模式図である。 第１の実施の形態における半導体装置のソース・ドレイン電極の製造工程を示す別の平面模式図である。 第２の実施の形態における配線構造体であって、（Ａ）は触媒膜パターンがある場合の、（Ｂ）は触媒膜パターンが無い場合の平面模式図である。 第２の実施の形態における配線構造体の製造工程であって、（Ａ）はグラフェンシートの、（Ｂ）はインプリントマスクの平面模式図である。 第２の実施の形態における配線構造体の製造工程であって、（Ａ）はグラフェンシートの除去後の、（Ｂ）はグラフェンシートの配線の平面模式図である。

符号の説明

１０ 半導体装置
１０ａ 拡大模式図
１１ 基板
１２ 触媒膜パターン
１３ グラフェンシート
１４ ドレイン電極部
１５ ソース電極部
１６ ゲート電極部

Claims (8)

1. 基板上に、触媒膜パターンを形成し、前記触媒膜パターンからグラフェンシートを成長させる工程と、
   前記グラフェンシートの両端にソース・ドレイン電極部を形成する工程と、
   前記グラフェンシート上にゲート電極部を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記触媒膜パターンを除去する工程を更に有することを特徴とする請求項１記載の半導体装置の製造方法。
3. 触媒膜パターンから成長させた別のグラフェンシート上にインプリントマスクを押印し、前記インプリントマスクに沿って前記別のグラフェンシートから切り出されたグラフェンシートを基板上に形成する工程と、
   前記グラフェンシートの両端にソース・ドレイン電極部を形成する工程と、
   前記グラフェンシート上にゲート電極部を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
4. 前記触媒膜パターンの方位が、前記グラフェンシートがソース電極からドレイン電極に向かう方向で、半導体性を示す向きをなすことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記グラフェンシートは、５層以下であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 基板上のチャネル部と、前記チャネル部の両側の前記基板に形成されたソース・ドレイン電極部と、前記チャネル部上に形成されたゲート電極部とを備える半導体装置において、
   前記チャネル部は、触媒膜パターンの（１１１）面に成長させたグラフェンシートを有することを特徴とする半導体装置。
7. 前記グラフェンシートは、５層以下であることを特徴とする請求項６記載の半導体装置。
8. 基体上に、触媒膜パターンの（１１１）面に成長させたグラフェンシートを有することを特徴とする配線構造体。

Images