JP2017050419A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2017050419A JP2017050419A JP2015173173A JP2015173173A JP2017050419A JP 2017050419 A JP2017050419 A JP 2017050419A JP 2015173173 A JP2015173173 A JP 2015173173A JP 2015173173 A JP2015173173 A JP 2015173173A JP 2017050419 A JP2017050419 A JP 2017050419A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- graphene
- groove
- insulating layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Abstract
【課題】触媒金属を残さずに、低抵抗なグラフェンシートを形成する。【解決手段】実施形態に係わる半導体装置は、下地層11上の第1の絶縁層13と、前記第1の絶縁層13内に配置された第1の溝14aと、前記第1の溝14a内に配置された第1のグラフェン層23aと、を備え、前記第1の溝14aは、前記下地層11上の底面と、前記底面につながる2つの側面とで構成されたU形状を有し、前記第1のグラフェン層23aは、複数のグラフェンシートを含む積層構造を有し、前記複数のグラフェンシートは、それぞれ、中央部に凹みを有し、前記第1のグラフェン層23aの端部に含まれる前記複数のグラフェンシートは、それぞれ、前記底面と反対向きな上向きに延びている、ことを特徴とする半導体装置。【選択図】図2
Description
実施形態は、半導体装置とその製造方法に関する。
グラフェンシートは、カーボンナノチューブと同様に量子化伝導(Ballistic伝導)を有する新規炭素材料であり、金属配線に代わる画期的な低抵抗配線として注目されている。グラフェンシート内の電子の平均自由行程は、約100nm〜1μm程度で非常に長いため、グラフェンシートは、長距離配線の電気伝導にとても有利である。グラフェンシートは、触媒金属層とカーボン層との熱反応で形成される。しかし、グラフェンシートの表面に触媒金属が接触することで、グラフェンシートの電気電導率が1/2程度に減少することが問題となっている。そこで、より低抵抗なグラフェンシートが求められている。
実施形態は、触媒金属を残さずに、低抵抗なグラフェンシートを形成することが可能な技術を提案する。
実施形態によれば、半導体装置は、下地層上の第1の絶縁層と、前記第1の絶縁層内に配置された第1の溝と、前記第1の溝内に配置された第1のグラフェン層と、を備える。前記第1の溝は、前記下地層上の底面と、前記底面につながる2つの側面とで構成されたU形状を有する。前記第1のグラフェン層は、複数のグラフェンシートを含む積層構造を有する。前記複数のグラフェンシートは、それぞれ、中央部に凹みを有する。前記第1のグラフェン層の端部に含まれる前記複数のグラフェンシートは、それぞれ、前記底面と反対向きな上向きに延びている。
以下、図面を参照しながら実施形態を説明する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置の概略構成を示す平面図である。図2は、図1のII−II線に沿う断面図である。本実施形態の半導体装置は、最先端の半導体集積回路に適用される。
図1は、第1の実施形態に係る半導体装置の概略構成を示す平面図である。図2は、図1のII−II線に沿う断面図である。本実施形態の半導体装置は、最先端の半導体集積回路に適用される。
図に示すように、第1の実施形態に係る半導体装置は、トランジスタやキャパシタ等の半導体素子が形成された半導体基板10と、半導体基板10上に形成された下地層11と、下地層11内に埋め込み形成された第1のコンタクトビア12と、下地層11上に形成された第1の絶縁層13と、第1の絶縁層13内に形成された溝14と、溝14内に形成された配線層20と、第1の絶縁層13上に形成された第2の絶縁層25と、第2の絶縁層25内に埋め込み形成されたコンタクトビア26を含む。
半導体基板10は、例えば、シリコン半導体基板である。下地層11、第1および第2の絶縁層は、主に、酸化シリコン、窒化シリコン、AirGapなどを含む層間絶縁層である。第1および第2のコンタクトビア12、26は、例えば、銅、アルミニウム、タングステン、および、これらの元素を1つ以上含む合金である。
溝14は、第1および第2のコンタクトビア12、26を含む配線パターン上に選択的に形成されている。溝14は、所定の幅以下の溝幅を有する細溝14a(第1の溝)と、所定の幅よりも太い溝幅を有する太溝14b(第2の溝)と、を含む。
配線20は、細溝14a内に形成され、所定の幅以下の線幅を有する細配線20a(第1の配線)と、太溝14b内に形成され、所定の幅よりも太い線幅を有する太配線20b(第2の配線)と、を含む。
配線20aは、所定の幅以下の線幅を有する配線材料として、第1の接着層21a、第1のカーボン層22a、および、第1のグラフェン層23aを含み、配線20bは、所定の幅よりも太い線幅を有する配線材料として、第2の接着層21b、第2のカーボン層22b、および、第2のグラフェン層23bを含む。ただし、第1および第2のグラフェン層23a、23bと、第1の絶縁層(細溝14a、太溝14b)が優れた密着性を示す場合、図3に示すように、第1および第2の接着層21a、21bは、無くても良い。以下、所定の幅を例えば10nmとする。
図4は、図2の破線部分を拡大した図である。
細溝14aは、下地層11上の底面と、底面につながる第1および第2の側面によって構成されたU形状を有する。第1および第2の側面は、第1の絶縁層13内に形成されている。
第1の接着層(bonding layer)21aは、細溝14aの内側に第1の側面、底面、第2の側面に沿って形成されている。
第1のカーボン層22aは、第1の接着層21a上に形成されている。
第1のグラフェン層23aは、第1のカーボン層22a上に形成され、且つ、第1のカーボン層22aに接している。第1のグラフェン層23aは、すくなくとも下面の一部がカーボン層22aに接し、すくなくとも上面の一部が第2の絶縁層25に接する。
グラフェン層23aの上面は、中央部に凹みを有し、中央部の左側に凹よりも上方に位置する第1の端部を有し、中央部の右側に凹みよりも上方に位置する第2の端部を有する。第1および第2の端部に含まれる第1のグラフェン層23aの先端の多くは、細溝14aのU形状の底面に対して反対向き(前記第1および第2の絶縁層13,25の積層方向において上向き)に延びている。そのため、第1および第2の端部で、第1のグラフェン層23aの先端の多くは第2の絶縁層25および、コンタクトビア26に接している。コンタクトビア26は、グラフェン層23aの中央部の凹みを埋めるので、逆凸形状を有する。また、コンタクトビア26は、グラフェン層23aの端の全面に接することが望ましいが、一部分だけ接しても良い。例えば、図に示すように、グラフェン層23aの中央部の凹みを挟んで両側に形成されたグラフェン層23aの2つの端のうち、一方の端は、コンタクトビア26に全て覆われ、もう一方の端は、コンタクトビア26に一部分覆われていても良い。
グラフェン層23aの端は、後述するように、触媒となるカーボン層22aがグラフェン層23aに変化した時から、細溝14aの底辺に対して反対な上向きである。そのため、グラフェン層23aを形成した後にグラフェン層23aの端を切り出す必要がない。つまり、グラフェン層23aにダメージを与えること無く、グラフェン層23aの端上にコンタクトビア26を接続することができる。コンタクトビア26と複数のグラフェン層23aの端は直接接続されているので、より一層コンタクト抵抗を低減することができる。
図では、細溝14aおよび細配線20aについて説明したが、太溝14bおよび太配線20bについても、細溝14aおよび細配線20aと同様である。第1および第2のグラフェン層23a、23bは、シート状のグラフェン(グラフェンシート)が1層から数10層程度積層することで構成された極薄膜の積層構造を有する。
一般に、グラフェンシートは、線幅が所定の幅以下である時、電子の量子化伝導により、金属配線、例えば、銅配線よりも非常に低い電気抵抗を有する。したがって、グラフェンシートの線幅は、所定の幅以下であることが望ましい。尚、グラフェンシートの線幅が所定の幅以下である時、グラフェンシートの抵抗値は、グラフェンシートの線幅によらずほぼ一定値である。
第1および第2の接着層21a、21bは、第1および第2のグラフェン層23a、23bが第1の絶縁層13(細溝14a、太溝14b)から剥がれることを防ぎ、第1および第2のグラフェン層23a、23bを均一に成長させる機能を有する補助層である。また、第1および第2の接着層21a、21bは、後述する触媒層30(図6参照)に含まれる元素が、下地層11内およびコンタクトビア12,26内に拡散することを防ぐ。第1および第2の接着層21a、21bは、グラフェンシートのバンド構造を変化させにくい材料、例えば、タンタル、チタン、ルテニウム、タングステン、アルミニウム、および、これらの元素を1つ以上含む窒化物、塩化物、および、酸化物である。第1および第2の接着層21a、21bは、これらの元素を1つ以上含む層が積層された多層構造でも良い。第1および第2の接着層21a、21bは、第1および第2のグラフェン層23a、23bへのドーパント、例えば、臭素、塩化コバルト、塩化銅、塩化鉄、または、これらの合金、炭化物を含んでも良い。第1および第2の接着層21a、21bから第1および第2のグラフェン層23a、23b内にドーパントを導入することで、第1および第2のグラフェン層23a、23bの電気抵抗をさらに低下させることが可能である。
図に示すように、第1および第2のグラフェン層23a、23bの端は、細溝14aおよび太溝14bの底面に対して上を向いており、第1および第2のグラフェン層23a、23bの最表面を形成している。そのため、第1および第2のグラフェン層23a、23bの端面を処理(修飾)することが容易である。その結果、第1および第2のグラフェン層23a、23bの端面の高さの違いによる修飾度合の違いを低減できる。つまり、第1および第2のグラフェン層23a、23bに含まれる複数のグラフェンシート間の特性ばらつきを低減することが可能であり、所望の電気特性を得やすい。グラフェンシートの端の高さばらつきを少なくすると、低抵抗なグラフェンシートの端と高抵抗なグラフェンシートの端が混在することを防ぐことが可能なので、電気抵抗を低減することができる。
ここで、端面の処理(修飾)は、グラフェンシートの電子輸送特性を向上させるために行われる。つまり、端面の処理(修飾)は、グラフェンシートの端部の構造を制御することであり、例えば、グラフェンシートの端部に別の元素を添加することである。
次に、第1の実施形態に係る半導体装置の製造方法を、図5(a)〜(c)、図6(d)〜(f)、および、図13を参照して説明する。
図2および図3に示した太溝14b、太配線20bは、図13の構造1−1および1−2に対応している。構造1−1および1−2は、第1から第5の製造工程を経て形成される。
第1の製造工程では、図5(a)に示すように、半導体基板10上に下地層11を形成し、下地層11内に第1のコンタクトビア12を埋め込み形成する。
次に、図5(b−1)に示すように、下地層11上にコンタクトビア12を覆う第1の絶縁層13を形成した後、ダマシン加工によって細溝14aおよび太溝14bを、それぞれ形成する。細溝14aと太溝14bは、互いに接触しないように並列に形成されていることが望ましい。
次に、第2の製造工程では、細溝14aおよび太溝14b内に接着層21を形成した後、接着層21上にカーボン層22を形成する。接着層21、カーボン層22は、CVD(chemical Vapor Deposition)、SOC(Spin On Carbon)、および、レジスト(Resist)などを用いて形成される。この時、接着層21にグラフェンへのドーパントを混ぜても良い。ただし、図5(b−2)に示すように、接着層21は、無くても良い。
次に、図5(c)に示すように、第1の絶縁層13の表面が露出するまで、接着層21、カーボン層22をCMP(chemical Mechanical Polishing)を用いて化学的効果と機械的効果の相乗作用によって研磨し、第1および第2の接着層21a、21b、第1および第2のカーボン層22a、22bを形成する。
次に、第3の製造工程では、図6(d)に示すように、第1の絶縁層13上に、細溝14aおよび太溝14b、第1および第2の接着層21a、21b、第1および第2のカーボン層22a、22bを覆うように触媒層30を形成する。触媒層30は、グラフェンを成長させるために必要な層である。触媒層30は、第1および第2のカーボン層22a、22bの表面に密着するように、第1および第2のカーボン層22a、22bの形状に合わせて形成される。第1および第2カーボン層22a、22bは、中央部に凹みを有し、中央部の左側に凹みよりも上方に位置する第1の端部を有し、中央部の右側に凹みよりも上方に位置する第2の端部を有する。第1および第2の端部は、グラフェン層23が成長する時の基点となる。つまり、第1および第2の端部(edge)は、第1および第2カーボン層22a、22bの中で最も強く触媒層30に接している部分である。
触媒層30は、例えば、コバルト、ニッケル、鉄、ルテニウム、銅などの単体金属、または、これらの元素を1つ以上含む合金、磁性材料、または、炭化物などである。均一で連続した第1および第2のグラフェン層23a、23bを形成するためには、触媒層30が連続膜となるように膜厚(例えば、0.5nm以上)を調整することが必要である。
次に、第4の製造工程では、図6(e)に示すように、第1および第2のカーボン層22a、22bの少なくとも一部が加熱(annealing)によって触媒層30と反応し、第1および第2のグラフェン層23a、23bに変化する。残りの第1および第2のカーボン層22a、22bは、触媒層30と反応せずに細溝14a、太溝14b内に残留する可能性がある。そのため、第1および第2のグラフェン層23a、23bは、第1および第2のカーボン層22a、22bにそれぞれ接している。
次に、第5の製造工程では、図6(f)に示すように、触媒層30をWet処理などによって除去する。第1および第2のグラフェン層23a、23bを形成した後に触媒層30を除去することで、触媒層30を残さずに第1および第2のグラフェン層23a、23bを形成することが可能である。
最後に、第1の絶縁層13上に、細溝14a、太溝14b、細配線20a、および、太配線20bを覆う第2の絶縁層25を形成し、第2の絶縁層25内に第2のコンタクトビア26を埋め込み形成する。第1の絶縁層13と第2の絶縁層25との間に、図示しない拡散防止層(Diffusion Barrier)、例えば、窒化シリコンなどを形成しても良い。
このようにして、第1の実施形態の半導体装置が完成する。
以下、第1のグラフェン層23aの成長過程(growth process)について、一例を説明する。
まず、第1のグラフェン層23aは、第1のカーボン層22aの第1の端部(または第2の端部)から細溝14aの底面に向かって、細溝14aの第1の側面に平行方向(第1の絶縁層13の膜面に対して垂直方向)に成長し、第1のグラフェン層23aの第1の端部を形成する(第1の成長)。次に、第1のグラフェン層23aは、細溝14aの底面に平行方向(第1の絶縁層13の膜面に対して平行方向)に成長し、第1のグラフェン層23aの中央部を形成する(第2の成長)。最後に、グラフェン層23は、細溝14zの底面から第1のカーボン層22aの第2の端部に到達するまで、細溝14aの底面に反対向きに、第2の側面に平行方向(第1の絶縁層13の膜面に対して垂直方向)に成長し、第1のグラフェン層23aの第2の端部を形成する(第3の成長)。
また、第1の成長と第3の成長が同時に起こる場合、第1のグラフェン層23aは、第1のカーボン層22aの第1および第2の端部から第1のグラフェン層23aの第1および第2の端部が細溝14aの底面に到達するまで細溝14aの第1の側面に平行方向(第1の絶縁層13の膜面に対して垂直方向)に成長した後、第1のグラフェン層23aの第1および第2の端部は、細溝14aの底面に平行方向(第1の絶縁層13の膜面に対して平行方向)に成長し、第1のグラフェン層23aの中央部を形成する(第2の成長)。つまり、細溝14aの両端から延びる第1のグラフェン層23aの両端(第1のグラフェン層23aの第1および第2の端部)は、細溝14aの底面で互いに結合して、第1のグラフェン層23aの中央部を形成する。
このような成長を通して、第1のグラフェン層23aの中央部と、中央部を挟んで左側と右側に第1および第2の端部が形成される。第1および第2の端部に含まれるグラフェン層23の先端部分の多くは、下地層11および第1の絶縁層13の積層方向において、上を向いている。そのため、第1および第2の端部に含まれる第1のグラフェン層23aの先端部分の多くは、触媒層30に接している。
第2のグラフェン層23bの成長過程も、第1のグラフェン層23aと同様である。
図7は、本実施形態、および、比較例に関する電流(I)-電圧(V)特性を示している。図中の破線は、本実施形態のI−V特性を示しており、図中の実線は、比較例のI−V特性を示している。
本実施形態では、グラフェンシートの単層構造を用いている。一方、比較例では、グラフェンシートを触媒層30に含まれる金属で挟み込んだ積層構造を用いている。触媒層30に含まれる金属は、例えば、ニッケルや銅などである。
比較例では、グラフェンシートが触媒層30に含まれる金属に接触しているため、本実施形態に比べて、電流値が大きく低下している。このように、グラフェンシートが触媒層30に含まれる金属に接触すると、グラフェンシートの電気抵抗が大きく低下する。
本実施形態では、第1および第2のグラフェン層23a、23bを形成した後に触媒層30を除去するため、第1および第2のグラフェン層23a、23bが触媒層30に接触しない構造を得ることができる。触媒層30を除去することで、触媒層30を加工するプロセスを削減することができる。また、第1および第2の接着層21a、21bにグラフェンへのドーパントが含まれている場合、ドーパントが触媒層30を腐食することが問題である。しかし、本実施形態では、触媒層30を除去するため、この問題を解決することができる。
(第2の実施形態)
次に、第2の実施形態について説明する。本実施形態の半導体装置も、第1の実施形態と同様に最先端の半導体集積回路に適用されるものである。なお、本実施形態の基本的な構成や製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項の説明は省略する。
次に、第2の実施形態について説明する。本実施形態の半導体装置も、第1の実施形態と同様に最先端の半導体集積回路に適用されるものである。なお、本実施形態の基本的な構成や製造方法は、第1の実施形態と同様である。したがって、第1の実施形態で説明した事項の説明は省略する。
図8乃至図10は、第2の実施形態に係る半導体装置の概略構成を示す平面図である。図11は、図8のXI−XI線に沿う断面図である。
図に示すように、第2の実施形態でも、触媒層30は、半導体装置内から除去されている。さらに、第2の実施形態では、太溝14b内に所定の幅以下の線幅を有する第3のグラフェン層23cを形成するために、太溝14b内に分割層(partition layer)24を設けている。分割層24は、太溝14bの第1および第2の側面から離間して1つ以上設けられている。
分割層24は、太溝14bを所定の幅以下の溝幅を有する複数の分割溝に分割する。複数の分割溝は、太溝14bと同様に、下地層上に形成された底面と、底面につながる2つの側面とで構成されるU形状を、それぞれ有する。
太溝14b内に分割層24をn(n≧1)個設けた場合、太溝14b内にはn+1個の分割溝が並列に形成される。例えば、n=2の場合、太溝14bは、2つの分割層24によって3つの分割溝14−1、14−2、14−3に分割される。各々の分割溝内には、それぞれ、第3の接着層21c(無くても良い。図12参照)、第3のカーボン層22c、および、第3のカーボン層22cが形成されている。第3のグラフェン層23cは、第3のカーボン層22c上に形成され、第3のカーボン層22cと接している。第3のグラフェン層23cは、中央部と、中央部の左側に位置する第1の端部と、中央部の右側に位置する第2の端部とを有する。
分割層24は、分割層24の表面でグラフェンの形成を阻害する材料であれば、導電層であっても良いし、絶縁層であっても良い。例えば、分割層24には、タンタル、チタン、ルテニウム、タングステン、アルミニウム、シリコン等やこれらの材料の窒化物又は酸化物が用いられる。また、分割層24に低抵抗材料を用いることで、分割層24を低抵抗な電気伝導層として利用することが可能である。さらに、分割層24は、接着層21と同じ材料であっても良いし、ハードマスク材料などでも良い。
分割層24および第3の接着層21cは、第3のグラフェン層23cへのドーパント材料を含んでも良い。この場合、第3のグラフェン層23c内にドーパントをドーピングすることが可能である。
分割層24が導電層である場合、複数の第3のグラフェン層23cは1つの配線として機能する。また、第3の接着層21cが導電体である場合も、同様に、複数の第3のグラフェン層23cは1つの配線として機能する。
仮に、分割層24と第3の接着層21cの両方が絶縁体である場合、図8および図9に示すように、太溝14b内で、複数の第3のグラフェン層23cの少なくとも一部分が互いに連続していれば、複数の第3のグラフェン層23cは、1つの配線として機能する。
また、図10に示すように、太溝14b内で、複数の第3のグラフェン層23cが完全に切断されており、複数の第3のグラフェン層23cが互いに接触する部分が無い場合、分割層24および第3の接着層21cのうち、少なくとも一方が導電体であることが望ましい。
分割層24が絶縁体である場合を考慮すると、分割層24の下方に位置するコンタクトビア12、または、分割層24の上方に位置するコンタクトビア26を、分割層24が塞ぐ(覆う)がないように、分割層24とコンタクトビア12、26を配置する必要がある。例えば、コンタクトビア12が分割層24を、跨ぐように形成することが望ましい。つまり、コンタクトビア12上には、第3のグラフェン層23cが形成されていることが望ましい。
太溝14b内には、電気伝導層として第3のグラフェン層23cが並列に複数形成されているため、第3のグラフェン23cの側壁の割合が増加する。第3のグラフェン側壁23cは、第3のグラフェン層23cの中で最も電子の量子化伝導が活かされる領域なので、第3のグラフェン層23cの電気抵抗がさらに低抵抗化する。
以下、第2の実施形態に係る半導体装置の製造方法を、図13を用いて説明する。尚、細溝14a内の細配線20aは、第1の実施形態と同様なので説明を省略する。第2の実施形態では、第1の実施形態と同様に、第3の接着層21cの有無によって得られる構造が異なる。さらに第2の実施形態では、分割層24を形成するタイミングによって得られる構造が異なる。
図中の構造2−1、2−2では、第2のグラフェン層23bを形成した後に分割層24を形成する。この場合、太溝14b内の全面に形成された1つの第2のグラフェン層23bは、分割層24によって複数の第3のグラフェン層23cに分割される。
太溝14b内の両端に位置する分割溝14−1、14−3内では、分割溝14−1、14−3の側面付近に形成された第3のグラフェンの先端の多くは、底面と反対向き(上向き)に延びている。これに対し、分割層24付近に形成された第3のグラフェンの先端の多くは、前記底面と平行方向(横向き)に延びている。残りの分割層14−2内に形成された第3のグラフェンシートの先端の多くは、底面に対して平行方向(横向き)に延びている。
構造2−1、2−2は、第1の実施形態で説明した第1乃至第5の製造工程において第2のグラフェン層23bを形成し、触媒層30を除去した後、第6の製造工程において、分割層24を加工することで得られる。
分割層24の一端は、第2の接着層21bを貫いて下地層11上(太溝14bの底面上)に形成しても良いし、太溝14bの底面と第2の接着層21bとの間に形成しても良いし、第2の接着層21b上に形成しても良い。
第1の実施形態に比べて分割層24を形成する工程が1工程増えるが、第2の製造工程に触媒層30を形成する工程を含めることで、1工程削減することができる。尚、構造2−2では、第2の製造工程で第2の接着層21bを形成しない。
図中の構造2−3乃至2−5では、構造2−1、2−2と異なり、グラフェン層23を形成する前に分割層24を形成する。構造2−1、2−2と同様に、構造2−3乃至2−5でも、分割層24の一端は、第2の接着層21bを貫いて下地層11上(太溝14bの底面上)に形成しても良いし、太溝14bの底面と第2の接着層21bとの間に形成しても良いし、第2の接着層21b上に形成しても良い。
第1の実施形態に比べて分割層24を形成する工程が1工程増えるが、第2の製造工程に触媒層30を形成する工程を含めることで、1工程削減することができる。尚、構造2−4では、第2の製造工程で第2の接着層21bを形成しない。
また、構造2−3、2−4では、分割層24を形成する前に第2の接着層21bと第2のカーボン層22bを形成するが、構造2−5では、分割層24を形成した後に第2の接着層21bと第2のカーボン層22bを形成する。
構造2−3、2−4の場合、第1および第2の製造工程によって太溝14b内に第2の接着層21bおよび第2のカーボン層22bを形成した後、第6の製造工程で分割層24を形成し、続いて、第3乃至第5の製造工程を行うことで、太溝14b内に第3の接着層21c、第3のカーボン層22c、おおび、第3のグラフェン層23cを順次形成する。
構造2−5の場合、第1の製造工程によって太溝14bを形成した後、第6の製造工程で分割層24を形成し、続いて、第2乃至第5の製造工程によって太溝14b内に第3の接着層21c、第3のカーボン層22c、および、第3のグラフェン層23cを順次形成する。構造2−5では、第2の接着層21bを形成する前に下地層上(太溝14bの底面上)に分割層24を形成するため、分割層24の側壁は、第3の接着層21cによって覆われている。
ここで、構造2−3、2−4の製造工程を、図14(a)、図15(b)〜(d)を用いて説明する。
まず、第1の実施形態と同様に、第1および第2の製造工程で細溝14a、太溝14b内に、第1および第2の接着層21a、21b、第1および第2のカーボン層22a、22bを形成する。第2の製造工程では、第1および第2の接着層21a、21bに第3のグラフェン層23cへのドーパントを導入しても良い。
次に、図14(a)に示すように、第6の製造工程で第1の絶縁層13上にマスク層31を形成し、パターニングによって分割層24を形成する。第6の製造工程では、分割層24に第3のグラフェン層23cへのドーパントを導入しても良い。ここでは、一例として、分割層24を、第2の接着層21b上に形成しているが、分割層24は、第2の接着層21bを貫いて下地層11上に形成しても良い。分割層24を形成したことで、太溝14b内には、第3の接着層21cと第3のカーボン層22cが形成される。
次に、図15(b)に示すように、第3の製造工程で、第1の絶縁層13上に細溝14a、太溝14b、第1および第3の接着層21a、21c、第1および第3のカーボン層22a、22cを覆う触媒層30を形成する。
次に、図15(c)に示すように、第4の製造工程で、アニールを行い第1および第3のグラフェン層23a、23cを形成した後、第5の製造工程で触媒層30を除去する。
次に、図15(d)に示すように、細溝14a、太溝14b、第1および第3の接着層21a、21c、第1および第3のカーボン層22a、22c、第1および第3のグラフェン層23a、23cを含む配線構造を覆うように、第1の絶縁層13上に、第2の絶縁層25を形成し、第2の絶縁層25内にコンタクトビア26を埋め込み形成する。
さらに、上記の配線構造を被覆するように、図示しないSiNなどの拡散防止層(Diffusion Barrier)を形成しても良い。
尚、ここであげた製造工程は一例であり、配線構造に応じて変化する。
以上より、第2の実施形態でも、第1の実施形態と同様に触媒層30を残さずにグラフェンシートを形成することが可能である。さらに、第2実施形態では、分割層24を設けることで、所定の幅よりも太い線幅を有する第2のグラフェン層23bを所定の幅以下の線幅を有する第3のグラフェン層23cに分割するため、第1の実施形態に比べて太配線20bの電気抵抗をさらに低抵抗化させることが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10: 半導体層、 11: 下地層、 12,26: コンタクトビア、 13: 第1の絶縁層13、 14: 溝、 14a: 細溝、 14b: 太溝、 20: 配線層、 20a: 細配線層、 20b: 太配線層、 21: 接着層、 22: カーボン層、 23: グラフェン層24: 分割層、 25: 第2の絶縁層
Claims (6)
- 下地層上の第1の絶縁層と、
前記第1の絶縁層内に配置された第1の溝と、
前記第1の溝内に配置された第1のグラフェン層と、を備え、
前記第1の溝は、前記下地層上の底面と、前記底面につながる2つの側面とで構成されたU形状を有し、
前記第1のグラフェン層は、複数のグラフェンシートを含む積層構造を有し、
前記複数のグラフェンシートは、それぞれ、中央部に凹みを有し、
前記第1のグラフェン層の端部に含まれる前記複数のグラフェンシートは、それぞれ、前記底面と反対向きな上向きに延びている、ことを特徴とする半導体装置。 - 前記第1の溝内において、前記下地層と前記第1のグラフェン層との間に設けられた第1のカーボン層をさらに有し、
前記第1グラフェン層と前記第1のカーボン層は、互いに接する、ことを特徴とする請求項1に記載の半導体装置。 - 前記第1の絶縁層上に設けられ、前記端部に含まれる前記複数のグラフェンシートに接する第2の絶縁層をさらに有する、ことを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁層内に前記第1の溝と並列に配置され、所定の幅よりも太い溝幅を有する第2の溝をさらに有し、
前記第2の溝は、前記下地層上の底面と、前記底面につながる2つの側面とで構成されるU形状を有し、
前記第2の溝内に並列に配置されたn個の分割層と、
前記n個の分割層が、前記第2の溝を前記所定の幅以下の溝幅に分割することで配置されたn+1個の分割溝と、
前記n+1個の前記分割溝内にそれぞれ配置された、前記所定の幅以下の線幅を有する第3のグラフェン層と、
前記n+1個の前記第3のグラフェン層と前記下地層との間にそれぞれ設けられ、前記第3のグラフェン層に接する第3のカーボン層と、をさらに備えることを特徴とする請求項1に記載の半導体装置。 - 前記第3のグラフェン層は、複数のグラフェンシートを含む積層構造を有し、
前記複数のグラフェンシートは、それぞれ、中央部に凹みを有し、
前記第3のグラフェン層の端部に含まれる前記複数のグラフェンシートは、それぞれ、前記底面と反対向きな上向きに延びている、ことを特徴とする請求項4に記載の半導体装置。 - 下地層上に第1の絶縁層を形成し、
前記第1の絶縁層内に第1の溝を形成し、
前記第1の溝内に第1のカーボン層を形成し、
前記第1の絶縁層上に前記第1のカーボン層を覆う触媒層を形成し、
加熱により、前記第1のカーボン層上に、前記第1のカーボン層に接する第1のグラフェン層を形成し、
前記触媒層を除去し、
前記第1の溝、および、前記第1のグラフェン層を覆う第2の絶縁層を前記第1の絶縁層上に形成し、
前記第2の絶縁層内に第2のコンタクトビアを形成する、ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173173A JP2017050419A (ja) | 2015-09-02 | 2015-09-02 | 半導体装置とその製造方法 |
TW105107407A TWI626714B (zh) | 2015-09-02 | 2016-03-10 | 半導體裝置及其製造方法 |
US15/067,116 US9646933B2 (en) | 2015-09-02 | 2016-03-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173173A JP2017050419A (ja) | 2015-09-02 | 2015-09-02 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017050419A true JP2017050419A (ja) | 2017-03-09 |
Family
ID=58095744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015173173A Pending JP2017050419A (ja) | 2015-09-02 | 2015-09-02 | 半導体装置とその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9646933B2 (ja) |
JP (1) | JP2017050419A (ja) |
TW (1) | TWI626714B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017050503A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置とその製造方法 |
SE541523C2 (en) | 2018-04-03 | 2019-10-29 | Graphensic Ab | Electrical contacts for low dimensional materials |
JP2022035390A (ja) | 2020-08-20 | 2022-03-04 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
US11948837B2 (en) * | 2021-08-30 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having vertical conductive graphene and method for forming the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8467224B2 (en) * | 2008-04-11 | 2013-06-18 | Sandisk 3D Llc | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom |
US8133793B2 (en) * | 2008-05-16 | 2012-03-13 | Sandisk 3D Llc | Carbon nano-film reversible resistance-switchable elements and methods of forming the same |
JP5395542B2 (ja) * | 2009-07-13 | 2014-01-22 | 株式会社東芝 | 半導体装置 |
JP5242643B2 (ja) | 2010-08-31 | 2013-07-24 | 株式会社東芝 | 半導体装置 |
JP2012080005A (ja) * | 2010-10-05 | 2012-04-19 | Toshiba Corp | グラフェン配線およびその製造方法 |
JP5637795B2 (ja) | 2010-10-05 | 2014-12-10 | 株式会社東芝 | 装置 |
JP2012199520A (ja) | 2011-03-10 | 2012-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
US8927415B2 (en) * | 2011-12-09 | 2015-01-06 | Intermolecular, Inc. | Graphene barrier layers for interconnects and methods for forming the same |
JP5851369B2 (ja) | 2012-09-10 | 2016-02-03 | 株式会社東芝 | 半導体装置の製造方法 |
US8871639B2 (en) * | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
US9437425B2 (en) * | 2013-01-11 | 2016-09-06 | Solan, LLC | Methods for integrating lead and graphene growth and devices formed therefrom |
US10170426B2 (en) * | 2015-03-18 | 2019-01-01 | Fujitsu Limited | Manufacturing method of wiring structure and wiring structure |
DE102015111453B4 (de) * | 2015-07-15 | 2022-03-10 | Infineon Technologies Ag | Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements |
-
2015
- 2015-09-02 JP JP2015173173A patent/JP2017050419A/ja active Pending
-
2016
- 2016-03-10 TW TW105107407A patent/TWI626714B/zh active
- 2016-03-10 US US15/067,116 patent/US9646933B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI626714B (zh) | 2018-06-11 |
US9646933B2 (en) | 2017-05-09 |
US20170062345A1 (en) | 2017-03-02 |
TW201719810A (zh) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9117885B2 (en) | Graphene interconnection and method of manufacturing the same | |
US9159615B2 (en) | Graphene interconnection and method of manufacturing the same | |
TWI518905B (zh) | 具有自我對準閘極之石墨烯電晶體 | |
JP5813678B2 (ja) | 半導体装置 | |
JP5583236B1 (ja) | グラフェン配線 | |
JP5820416B2 (ja) | 半導体装置及びその製造方法 | |
JP6083197B2 (ja) | 配線構造及びその製造方法 | |
JP2017050419A (ja) | 半導体装置とその製造方法 | |
JP5755618B2 (ja) | 半導体装置 | |
KR20130079051A (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
US9184133B2 (en) | Graphene wiring and semiconductor device | |
JP2015050305A (ja) | 半導体装置及びその製造方法 | |
JP2015050209A (ja) | 半導体装置及びその製造方法 | |
US9741663B2 (en) | Semiconductor device and manufacturing method thereof | |
US9484206B2 (en) | Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same | |
US20180012836A1 (en) | Nanotube structure based metal damascene process | |
JP6077076B1 (ja) | グラフェン配線構造及びグラフェン配線構造の作製方法 | |
JP6244770B2 (ja) | カーボン導電構造及びその製造方法 | |
US20140284814A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2016171245A (ja) | 半導体装置およびその製造方法 |