TWI518905B - 具有自我對準閘極之石墨烯電晶體 - Google Patents

具有自我對準閘極之石墨烯電晶體 Download PDF

Info

Publication number
TWI518905B
TWI518905B TW100123364A TW100123364A TWI518905B TW I518905 B TWI518905 B TW I518905B TW 100123364 A TW100123364 A TW 100123364A TW 100123364 A TW100123364 A TW 100123364A TW I518905 B TWI518905 B TW I518905B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric
metal
metal portion
electrode
Prior art date
Application number
TW100123364A
Other languages
English (en)
Other versions
TW201212235A (en
Inventor
阿佛里斯費頓
法莫戴蒙Ｂ
林佑明
朱煜
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201212235A publication Critical patent/TW201212235A/zh
Application granted granted Critical
Publication of TWI518905B publication Critical patent/TWI518905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

具有自我對準閘極之石墨烯電晶體
本揭示案係關於石墨烯裝置，且特定言之係關於具有自我對準閘極之石墨烯電晶體及製造該石墨烯電晶體之方法。
石墨烯中電荷載子之高遷移率及外部電場調節載子濃度之能力使石墨烯基場效電晶體(field effect transistor;FET)或「石墨烯FET」成為未來高頻應用之期望的候選者。近來，已證明石墨烯FET以高達100 GHz之截止頻率(fT)進行操作。經由進一步改良組成元件材料與元件設計可達成fT之額外增大。當前，限制石墨烯FET之效能的一個重要因素為源極/汲極接點與閘極石墨烯通道之間的寄生串聯電阻。
石墨烯FET包括石墨烯層中之存取區域，該等存取區域介於石墨烯基場效電晶體之閘極電極與石墨烯基場效電晶體之源極/汲極電極之間。存取區域用來降低閘極電極與源極/汲極電極之間的寄生電容。然而，存取區域不可避免地增大石墨烯FET之電阻，藉此降低貫穿石墨烯FET之電流且限制元件效能。因此，需要儘可能最小化存取電阻(access resistance;RA)，該存取電阻為石墨烯FET之存取區域之電阻。減小存取電阻對按比例縮小石墨烯元件而言尤其重要，因為存取電阻可比得上閘極通道之電阻且隨元件尺寸減小，存取電阻顯著不利地影響元件行為。
可藉由經由離子植入摻雜非閘極區域以形成源極/汲極區域，降低習知矽基FET之存取電阻，該等源極/汲極區域具有較高電導率。例如，可沿閘極電極之側壁沈積氮化矽間隔物，隨後藉由離子植入形成高度摻雜的源極/汲極區域。然而，在石墨烯電晶體之情況下，不能使用離子植入，因為植入的摻雜劑離子易於且不可避免地破壞石墨烯層之易碎晶格結構。
石墨烯基場效電晶體包括源極電極及汲極電極，該等源極電極及汲極電極自我對準於閘極電極。在經佈局圖樣之石墨烯層上沈積晶種層及介電氧化物層之堆疊。在介電氧化物層之閘極區域上形成第一金屬層及第二金屬層且微影(lithographically)佈局圖樣第一金屬層及第二金屬層，以形成第一金屬部分及第二金屬部分之導電材料堆疊。使用第二金屬部分橫向蝕刻第一金屬部分，且移除介電氧化物層之曝露部分以形成閘極結構，在該閘極結構中第二金屬部分懸於第一金屬部分之上。在定向沈積製程期間，移除晶種層且使用懸垂物來遮蔽在閘極結構周圍之鄰近區域，以形成源極電極及汲極電極，該等源極電極及汲極電極自我對準且與閘極電極之邊緣最低限度地橫向間隔開。
閘極電極對準於源極電極及汲極電極，而不受微影對準程序中所固有的約束。因此，第一電極之側壁與源極/汲極電極之間的橫向間距可為亞微影尺寸。雙層金屬閘極堆疊用於本揭示案以產生包括閘極堆疊中之切口(undercut)的幾何形狀，藉此賦能(enabling)閘極電極與源極/汲極電極之間的橫向隔離，在該雙層金屬閘極堆疊中第二金屬部分懸於第一金屬部分之上。
根據本揭示案之一態樣，一種電晶體結構包括：石墨烯層，該石墨烯層位於絕緣層上；第一金屬部分，該第一金屬部分覆蓋石墨烯層之一部分；第二金屬部分，該第二金屬部分接觸且懸於第一金屬部分之上；第一電極，該第一電極接觸石墨烯層之一部分且該第一電極與第一金屬部分之第一側壁橫向偏移橫向間距；以及第二電極，該第二電極接觸石墨烯層之另一部分且該第二電極與第一金屬部分之第二側壁橫向偏移橫向間距。
根據本揭示案之另一態樣，一種形成電晶體結構之方法包括以下步驟：在絕緣層上形成石墨烯層；在毯覆性閘極介電層上形成第一金屬部分及第二金屬部分之堆疊，其中第一金屬部分之側壁與第二金屬部分之側壁垂直向一致(coincident)；以及使第一金屬部分之側壁相對於第二金屬部分之側壁橫向偏移一橫向距離。
如上所述，本揭示案係關於一種具有自我對準閘極之石墨烯電晶體及製造該石墨烯電晶體之方法，現以附圖進行詳細描述。應注意，在不同實施例中相同元件符號代表相同元件。
參看第1圖及第1A圖，根據本揭示案之示例性結構包括石墨烯層20，在基板8上形成該石墨烯層20。基板8包括絕緣層12，該絕緣層12位於基板8之頂部部分。絕緣層12包括不導電之介電材料。例如，絕緣層12可包括氧化矽、氮化矽、介電金屬氧化物(諸如氧化鋁)、介電金屬氮化物或其組合。視情況，基板8可另外至少包括基板層10，該基板層10可為半導體層、導電層或另一絕緣層。
使用本領域已知之方法，將石墨烯層20形成於絕緣層12之最高表面上。例如，可在絕緣層12之頂表面上直接沈積石墨烯層20，或可在在絕緣層12之頂表面上形成且傳送石墨烯層20之後，自另一基板剝落石墨烯層20。
石墨烯為由碳原子組成之結構，該結構呈二維薄片形式。石墨烯單層具有約0.34 nm之厚度。石墨烯層20可為二維薄片之單層。或者，石墨烯層20可為複數個二維碳單層之堆疊，堆疊通常不超過大於10個單層。更通常，石墨烯層20限於小於5個單層。石墨烯提供極好的平面內傳導率。在石墨烯層20中之每一石墨烯單層內，碳原子經排列為二維蜂巢晶格，在該二維蜂巢晶格中每一碳-碳鍵具有約0.142 nm之長度。
參看第2圖及第2A圖，微影技術用以界定隨後待形成之石墨烯基元件之尺寸。石墨烯層20之微影佈局圖樣可藉由用光阻劑27遮蔽石墨烯層20之所要區域來實現，光阻劑27可為例如聚甲基丙烯酸甲酯(亦即，PMMA)層。藉由將光阻劑27曝光及顯影成所要圖樣來微影佈局圖樣光阻劑27，該所要圖樣可為例如矩形圖樣，以使得經佈局圖樣之光阻劑27之寬度為隨後待形成之石墨烯基電晶體通道之所要寬度。使用光阻劑27作為蝕刻遮罩，可例如藉由使石墨烯層20之未遮蔽部分經受氧電漿來蝕刻石墨烯層20之曝露部分。隨後，例如藉由溶解於溶劑中，移除光阻劑27。
參看第3圖，藉由沈積介電晶種層30，使石墨烯層20起作用。介電晶種層30使石墨烯層20之表面起作用，以促進介電氧化物層之後續沈積。換言之，若省略介電晶種層30之沈積，則介電氧化物層之後續沈積可能不完全進行，或介電氧化物層之後續沈積可進行，但不形成介電氧化物之連續薄膜。因此，石墨烯層20表面之「功能化」賦能介電氧化物之連續薄膜的後續沈積。在石墨烯層20之表面及絕緣層12之曝露表面上直接沈積介電晶種層30。
在一個實施例中，介電晶種層30為NO2之吸附單層。可藉由使石墨烯層20之曝露表面經受周圍環境(包括NO2氣體)，來形成NO2之吸附單層。在自我限制反應中，NO2分子變為吸附於石墨烯層20之曝露表面，以使NO2分子之厚度飽和成為單個單層。NO2單層之形成使石墨烯層20起作用，以使得隨後可在吸附的NO2單層上沈積介電氧化物。
在另一實施例中，介電晶種層30包括聚合物層。用於介電晶種層30之非限制性示例性聚合物材料包括聚合物鍵結9-蒽甲醇(PolyZen)及聚乙烯醇(polyvinyl alcohol;PVA)。此類聚合物具有使石墨烯層20起作用之效應，以使得在後續處理步驟中可連續沈積介電金屬氧化物層。
在又一實施例中，可藉由沈積一層奈米尺度金屬粒子且隨後氧化奈米尺度金屬粒子，來形成介電晶種層30。此類奈米尺度金屬粒子具有不超過2 nm之最大尺寸，且通常不超過1 nm。可藉由物理氣相沈積(physical vapor deposition;PVD)(亦即，在真空環境或惰性環境中濺射)，來沈積奈米尺度金屬粒子。隨後，經沈積的奈米尺度金屬粒子經受氧化環境(例如，含氧環境)以誘發奈米尺度金屬粒子之氧化。藉由將奈米尺度金屬粒子轉換為介電金屬氧化物，可形成具有極精細粒度(大約奈米)之介電氧化金屬(亦即，介電金屬氧化物)。通常，由於奈米尺度金屬粒子沈積之統計性質，所以介電金屬氧化物之厚度在原子能階下為不均勻的，亦即，介電金屬氧化物具有原子級不均勻厚度。可以此方式形成之示例性介電金屬氧化物包括(但不限於)氧化鋁(Al2O3)。介電金屬氧化物具有使石墨烯層20起作用之效應，以使得在後續處理步驟中可連續沈積額外的介電金屬氧化物層。
介電晶種層30之厚度可自0.6 nm至10 nm，且通常自1 nm至2 nm，然而厚度範圍可取決於如上述各種實施例中所示之特定類型之介電層30而改變。
參看第4圖，在介電晶種層30上沈積毯覆性閘極介電層40L。在一個實施例中，毯覆性閘極介電層40L為介電金屬氧化物層。可使用本領域已知之方法來沈積介電金屬氧化物層，該等方法包括(但不限於)化學氣相沈積(chemical vapor deposition;CVD)、原子層沈積(atomic layer deposition;ADD)或其組合。介電金屬氧化物層可包括高介電常數介電材料或該等材料之任何適合組合，該高介電常數介電材料具有大於4.0之介電常數。示例性高介電常數介電材料包括介電金屬氧化物及介電金屬氮氧化物，諸如HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、其矽酸鹽及其合金。x中之每一值獨立地自約0.5至約3且y中之每一值獨立地自0至約2。
在另一實施例中，毯覆性閘極介電層40L可為氧化矽層、氮化矽層、氮氧化矽層或其組合。在該實施例中，可藉由電漿增強化學氣相沈積(plasma enhanced chemical vapor deposition;PECVD)或低壓化學氣相沈積(low pressure chemical vapor deposition;LPCVD)沈積毯覆性閘極介電層40L。
毯覆性閘極介電層40L之厚度可自0.6 nm至20 nm，且通常自1 nm至3 nm，然而亦可使用更小或更大的厚度。其他介電材料亦可用於毯覆性閘極介電層40L，只要介電晶種層30及毯覆性閘極介電層40L之組合不會使石墨烯層20之電子輸送性質顯著降級，諸如石墨烯層20之電子遷移率。
參看第5圖，在後續處理步驟中，藉由相繼沈積第一金屬層及第二金屬層作為毯覆性金屬層，且藉由微影佈局圖樣第二金屬層及第一金屬層，來形成第一金屬部分50及第二金屬部分60之堆疊。第一金屬層包括第一金屬，且第二金屬層包括第二金屬，該第二金屬不同於該第一金屬。如本文所用，「金屬」代表元素金屬、至少兩種元素金屬之金屬間合金、包括至少一種元素金屬之導電金屬氧化物、包括至少一種金屬之導電金屬氮化物、任何其他導電金屬化合物或其組合。第一金屬及第二金屬為電導體，亦即，第一金屬及第二金屬具有大於103 S/cm之電導率。可例如藉由物理氣相沈積(PVD)、化學氣相沈積(CVD)、真空蒸發、電鍍(假設首先形成導電晶種層)、無電極電鍍(假設首先形成導電晶種層)或其組合，來沈積第一金屬層及第二金屬層。第一金屬層50之厚度可自5 nm至100 nm，且通常自10 nm至50 nm，然而亦可使用更小或更大的厚度。第二金屬層60之厚度可自5 nm至1000 nm，且通常自10 nm至200 nm，然而亦可使用更小或更大的厚度。
微影佈局圖樣第一金屬層及第二金屬層之堆疊。例如，光阻劑(未圖示)可塗覆於第二金屬層之頂表面，且微影佈局圖樣該光阻劑以形成覆蓋石墨烯層20之中心部分之一部分。使用經佈局圖樣之光阻劑作為蝕刻遮罩，可例如藉由各向異性離子蝕刻來蝕刻第二金屬層及第一金屬層之曝露部分。在一變型中，取決於第二金屬層及第一金屬層之厚度以及第二金屬部分及第一金屬部分之橫向尺寸，可使用濕式蝕刻來佈局圖樣第二金屬層及第一金屬層。第一金屬層之剩餘部分為第一金屬部分50，且第二金屬層之剩餘部分為第二金屬部分60。若使用各向異性蝕刻來佈局圖樣第二金屬部分60及第一金屬部分，則第二金屬部分60之側壁可與第一金屬部分50之側壁垂直向一致。換言之，在俯視圖中，第二金屬部分60之側壁可與第一金屬部分50之側壁重合。
選擇第一金屬及第二金屬，以使得存在蝕刻化學，該蝕刻化學選擇性移除第一金屬而不顯著蝕刻第二金屬。此外，選擇第一金屬，以使得第一金屬部分50以足夠的黏附強度附著至毯覆性閘極介電層40L，而不會在後續處理步驟期間分層。選擇第二金屬，以使在後續蝕刻步驟期間第二金屬部分60保持完整，該蝕刻步驟移除毯覆性閘極介電層之部分。在一個實施例中，可選擇第一金屬以在蝕刻溶液中呈現有限而較小的溶解性，在後續蝕刻步驟中使用該蝕刻溶液來移除毯覆性閘極介電層40L之曝露部分。
在一個實施例中，第二金屬包括貴金屬，而第一金屬不包括貴金屬。如本文中所用，「貴金屬」代表選自釕、銠、鈀、銀、鋨、銥、鉑及金之任何元素金屬，或選自釕、銠、鈀、銀、鋨、銥、鉑及金之至少兩種元素金屬之合金。
在一個實施例中，第二金屬部分60可由選自釕、銠、鈀、銀、鋨、銥、鉑及金之元素貴金屬組成，而第一金屬部分50不包括元素貴金屬。
在一個實施例中，第一金屬部分50可由選自銅、鋁、鎳、鈷及其組合之材料組成。
參看第6圖，使第一金屬部分50之側壁相對於第二金屬部分之側壁橫向凹進，且移除毯覆性閘極介電層40L之曝露部分。在一個實施例中，同時執行使第一金屬部分50之側壁橫向凹進及移除毯覆性閘極介電層40L之曝露部分。在另一實施例中，使第一金屬部分50之側壁橫向凹進先於移除毯覆性閘極介電層40L之曝露部分。在又一實施例中，移除毯覆性閘極介電層之曝露部分先於使第一金屬部分50之側壁橫向凹進。該說明性示例性結構對應於使第一金屬部分50之側壁橫向凹進與移除毯覆性閘極介電層40L之曝露部分同時發生，或使第一金屬部分50之側壁橫向凹進先於移除毯覆性閘極介電層40L之曝露部分的實施例。
第一金屬部分50之側壁相對於第二金屬部分60之側壁橫向偏移一橫向距離，第一金屬部分50之所有側壁之該橫向距離均相同。因此，第二金屬部分60懸於第一金屬部分50之上一懸垂距離，該懸垂距離在第一金屬部分50之整體側壁周圍保持恆定。懸垂距離與橫向偏移距離相同。懸垂距離在第一金屬部分50之整體側壁周圍保持恆定。
使用第一金屬部分50作為蝕刻遮罩來佈局圖樣毯覆性閘極介電層40L。閘極介電質40由毯覆性閘極介電層40L之剩餘部分組成，該閘極介電質40橫跨在石墨烯層20之中心部分上。第一金屬部分50接觸閘極介電質40之整體上表面，而介電晶種層30接觸閘極介電質40之整體底表面。閘極介電質40之橫向尺寸與第一金屬部分50之橫向尺寸一致(忽略在處理期間可引入之閘極介電質40中之可忽略量的切口)。若使第一金屬部分50橫向凹進與蝕刻毯覆性閘極介電層同時發生或使第一金屬部分50橫向凹進先於蝕刻毯覆性閘極介電層，則閘極介電質40之側壁相對於第二金屬部分60之側壁橫向偏移之橫向距離與閘極介電質40之側壁相對於第一金屬部分50之側壁橫向偏移之橫向距離相同。
在非限制性說明性實例中，第一金屬可為鈦，且可使用磷酸來同時使第一金屬部分50之側壁橫向凹進並移除毯覆性閘極介電層40L之曝露部分。因為鈦在磷酸中具有有限而顯著的溶解性，所以使第一金屬部分50之側壁橫向凹進可產生「蘑菇」輪廓。在該蝕刻期間，移除毯覆性閘極介電層40L之曝露部分，因為典型的金屬氧化物具有可與磷酸中鈦之蝕刻速率相似的蝕刻速率，或比磷酸中鈦之蝕刻速率更大的蝕刻速率。通常，第二金屬對於用以移除毯覆性閘極介電層40L之曝露部分的蝕刻劑而言為惰性的，而第一金屬在蝕刻期間不論以對濕式蝕刻溶液之溶解性之形式或是以對乾式蝕刻中蝕刻氣體之反應性之形式，皆可呈現有限而受限的蝕刻速率。使第一金屬部分50之側壁相對於第二金屬部分60之側壁橫向凹進可產生蘑菇輪廓，在該蘑菇輪廓中，第一金屬部分50之第一寬度w1小於第二金屬部分60之第二寬度w2。懸垂距離為第二寬度w2與第一寬度w1之差的一半。可由蝕刻時間及/或蝕刻化學控制懸垂距離。
懸垂距離不受微影約束所限制，且因此該懸垂距離可為亞微影尺寸。亞微影尺寸代表小於「臨界尺寸」之尺寸，該「臨界尺寸」為可印刷於光阻劑上之最小尺寸，該光阻劑使用可用之單個曝光微影技術。自2010年起，臨界尺寸為約30 nm。懸垂距離可自2 nm至100 nm，且通常自3 nm至30 nm，然而亦可使用更小或更大的懸垂距離。
參看第7圖，使用蝕刻劑來移除介電晶種層30之曝露部分。若介電晶種層30包括NO2之單層，則在高溫下之退火可自介電晶種層30之曝露部分解吸NO2分子。若介電晶種層30包括聚合物，則可使用合適的溶劑來移除介電晶種層30之曝露部分。若介電晶種層30包括介電氧化金屬(亦即，介電金屬氧化物)，則可藉由蝕刻(可為濕式蝕刻)或藉由乾式蝕刻(諸如，各向異性反應性離子蝕刻)移除介電晶種層30之曝露部分。在非限制性說明性實例中，若將氧化鋁用作介電晶種層30，則可在磷酸中移除介電晶種層30之曝露部分。
介電晶種層30之曝露部分為未經閘極介電質40覆蓋之部分。在移除介電晶種層30之曝露部分之後，曝露石墨烯層20之兩個部分。藉由移除介電晶種層30之曝露部分，石墨烯層20之表面在閘極堆疊周圍在石墨烯層20之兩端變得曝露，該閘極堆疊包括介電晶種層30、閘極介電質40、第一金屬部分50及第二金屬部分60之剩餘部分。介電晶種層30與閘極介電質40之組合電氣分離石墨烯層20輿第一金屬部分50及第二金屬部分60。
參看第8圖及第8A圖，使用視線金屬沈積技術及後續微影佈局圖樣，在示例性結構上沈積接點金屬部分。視線金屬沈積技術可為提供金屬原子或金屬粒子之高度定向射束之任何沈積技術。例如，視線金屬沈積技術可為來自熱蒸發源(諸如電子束源或瀉流單元)之真空蒸發，或視線金屬沈積技術可為高度準直物理氣相沈積(PVD)製程。金屬原子或金屬粒子之準直應使得粒子束之方向的最大偏差小於某一數字之反正切，該數字等於懸垂距離除以介電晶種層30、閘極介電質40及第一金屬部分50之厚度總和。較佳地，最小化粒子束方向與垂直方向之偏差，以減小金屬粒子束之半影區。隨後，微影佈局圖樣金屬層以形成接點金屬部分，藉由視線沈積技術沈積該金屬層。視情況，包括簡單矩形圖樣之遮罩可用以佈局圖樣接點金屬部分，該矩形圖樣具有寬度w，在此種狀況下，所有接點金屬部分可具有相同寬度w。
接點金屬部分包括閘極電極70、源極電極72及汲極電極74。在第二金屬部分60之頂表面中一部分上僅形成閘極電極70。在石墨烯層20之一部分上直接形成源極電極72及汲極電極74。接近於第一金屬部分50之側壁的源極電極72之側壁在本文中稱為源極電極72之接近的側壁。接近於第一金屬部分50之側壁的汲極電極74之側壁在本文中稱為汲極電極74之接近的側壁。源極電極72之接近的側壁及汲極電極74之接近的側壁與第一金屬部分50之側壁橫向偏移橫向間距LS。
閘極電極70、源極電極72及汲極電極74包括導電材料，該導電材料通常為金屬。閘極電極70、源極電極72及汲極電極74具有相同厚度及相同組合物。閘極電極70、源極電極72及汲極電極74之厚度小於介電晶種層30、閘極介電質40及第一金屬部分50之堆疊總厚度，以避免與第二金屬部分60接觸(及所得電氣短路)。閘極電極70、源極電極72及汲極電極74之厚度可自5 nm至100 nm，且通常自10 nm至50 nm，然而亦可使用更小或更大的厚度。
在一個實施例中，若金屬粒子束為高度定向的，則橫向間距LS可與第二金屬部分60在第一金屬部分50上之懸垂距離相同。在另一實施例中，橫向間距LS可小於第二金屬部分60在第一金屬部分50上之懸垂距離，但實質上橫向間距LS與第二金屬部分60在第一金屬部分50上之懸垂距離相同，其中與理想值之偏差可歸因於製程參數，該等製程參數涉及金屬粒子束中金屬粒子方向之角分佈及源極電極72及汲極電極74之頂表面與第二金屬部分60之底表面之間的垂直距離。源極電極72及汲極電極74經自我對準於閘極堆疊(30、40、50、60)，且源極電極72及汲極電極74與閘極堆疊之「管座」(stem)分離橫向間距LS，該橫向間距LS係由橫向偏移距離(亦即，懸垂距離)決定。閘極堆疊之管座代表介電晶種層30、閘極介電質40及第一金屬部分50之堆疊，第一金屬部分50具有第一寬度w1之橫向尺寸。
示例性結構為自我對準上閘極石墨烯基場效電晶體，其中第一金屬部分50、第二金屬部分60及閘極電極70之堆疊共同充當閘極端子，該閘極端子控制石墨烯層20之中心部分中電荷載子之電流，該石墨烯層20直接位於介電晶種層30下層。介電晶種層30及閘極介電質40之堆疊共同充當介電材料結構，該介電材料結構電氣隔離石墨烯層20輿閘極端子(50、60、70)。橫向間距LS之尺寸不受任何微影約束所限制，且該橫向間距LS之尺寸可為亞微影尺寸。因此，可在無微影約束之情況下定標該示例性結構。
參看第9圖及第9A圖，可形成接點層介電材料層80及導電接點通孔(via)結構。接點層介電材料層80可為均質介電材料層，或接點層介電材料層80可為複數個不同介電材料層之堆疊。接點層介電材料層80接觸第一金屬部分50以及第一電極72及第二電極74。接點層介電材料層80在兩個部分處接觸石墨烯層20。在兩個部分中之每一部分之接觸區具有恆定寬度，該寬度與橫向間距LS相同(參見第8圖)。接點層介電材料層80亦接觸介電晶種層30及閘極介電質40之側壁。
可藉由在接點層介電材料層80中蝕刻通孔空腔且用導電材料填充通孔空腔(cavities)，隨後自接點層介電材料層80之頂表面上方移除過量導電材料，來形成導電接點通孔結構。導電接點通孔結構包括：閘極側接點通孔結構90，該閘極側接點通孔結構90接觸閘極電極70；源極側接點通孔結構92，該源極側接點通孔結構92接觸源極電極72；以及汲極側接點通孔結構94，該汲極側接點通孔結構94接觸汲極電極74。閘極側接點通孔結構90、源極側接點通孔結構92及汲極側接點通孔結構94嵌入接點層介電材料層80中。
本揭示案之方法未在閘極堆疊之側壁上使用任何介電間隔物。該方法之優點包括，藉由相對於閘極端子之底部部分(亦即，第一金屬部分50)自我對準的置放源極電極72及閘極電極74，最小化寄生電阻及寄生電容。最小化寄生電阻及寄生電容增強了用於高速電子或高頻電子之元件效能。此外，本揭示案之方法未依靠任何微影對準來在閘極端子(50、60、70)、源極電極72及汲極電極74之中達成對準。因此，本揭示案之方法遵循低成本製造。
另外，因為本揭示案之方法未使用任何離子植入摻雜，且因此本揭示案之方法不會由植入的離子對石墨烯晶格造成任何結構損壞。因此，在製造程序期間保持石墨烯層20之結構完整性，且避免由結構損壞所造成之石墨烯元件之效能降級。新方法避免離子植入摻雜。若使用濕式蝕刻或高溫退火來移除介電晶種層30之曝露部分，則亦可避免在石墨烯層20之表面上進行反應性離子蝕刻。類似於離子植入，反應性離子蝕刻可損壞石墨烯晶格且可使所得元件效能降級。本揭示案之方法提供避免在石墨烯層20上使用反應性離子蝕刻之製程。此外，本揭示案之方法適合使用閘極介電質40之高介電常數介電材料，與使用習知氧化矽基閘極介電質之元件相比，本揭示案之方法可增強石墨烯基電晶體之效能。
參看第10圖及第10A圖，圖示示例性結構之變型。藉由在對應於第6圖之處理步驟使第一金屬部分50之側壁橫向凹進之前蝕刻毯覆性閘極介電層40L之曝露部分，可獲得該示例性結構之變型。若蝕刻劑對於閘極介電質40之材料選擇性蝕刻第一金屬，該蝕刻劑用以使第一金屬部分50之側壁橫向凹進，則可使第一金屬部分50之側壁相對於閘極介電質40之側壁橫向凹進。
儘管已就特定實施例描述了本揭示案，但鑒於上述描述很明顯的為，眾多替代、修改及變化將對熟習此項技術者顯而易見。因此，本揭示案意欲涵蓋屬於本揭示案之範疇及精神及以下申請專利範圍的所有此類替代、修改及變化。
8．．．基板
10．．．基板層
12．．．絕緣層
20．．．石墨烯層
27．．．光阻劑
30．．．介電晶種層
40．．．閘極介電質
40L．．．毯覆性閘極介電層
50．．．第一金屬部分/第一金屬層/閘極端子
60．．．第二金屬部分/第二金屬層/閘極端子
70．．．閘極電極/閘極端子
72．．．源極電極/第一電極
74．．．汲極電極/第二電極
80．．．接點層介電材料層
90．．．閘極側接點通孔結構
92．．．源極側接點通孔結構橫向間距
94．．．汲極側接點通孔結構
LS．．．第一寬度
w．．．寬度
w1
w2．．．第二寬度
第1圖為在形成石墨烯層之後示例性結構之垂直橫截面圖。
第1A圖為第1圖之示例性結構之鳥瞰圖。
第2圖為在佈局圖樣石墨烯層之後示例性結構之垂直橫截面圖。
第2A圖為第2圖之示例性結構之鳥瞰圖。
第3圖為在沈積晶種層之後示例性結構之垂直橫截面圖。
第4圖為在沈積毯覆性閘極介電層之後示例性結構之垂直橫截面圖。
第5圖為在形成第一金屬部分及第二金屬部分之堆疊之後示例性結構之垂直橫截面圖。
第6圖為在使第一金屬部分橫向凹進且移除毯覆性閘極介電層之曝露部分之後示例性結構之垂直橫截面圖。
第7圖為在移除介電晶種層之後示例性結構之垂直橫截面圖。
第8圖為在形成接點金屬部分之後示例性結構之垂直橫截面圖，該等接點金屬部分組成閘極電極、源極電極及汲極電極。
第8A圖為第8圖之示例性結構之鳥瞰圖。
第9圖為在形成接點層介電材料層及導電接點通孔結構之後示例性結構之垂直橫截面圖。
第9A圖為第9圖之示例性結構之俯視圖。
第10圖為示例性結構之變型之垂直橫截面圖。
第10A圖為第10圖之示例性結構之俯視圖。
8．．．基板
10．．．基板層
12．．．絕緣層
20．．．石墨烯層
30．．．介電晶種層
40．．．閘極介電質
50．．．第一金屬部分/第一金屬層/閘極端子
60．．．第二金屬部分/第二金屬層/閘極端子
70．．．閘極電極/閘極端子
72．．．源極電極/第一電極
74．．．汲極電極/第二電極
80．．．接點層介電材料層
90．．．閘極側接點通孔結構
92．．．源極側接點通孔結構
94．．．汲極側接點通孔結構

Claims (11)

  1. 一種電晶體結構，包含：一石墨烯層，該石墨烯層位於一絕緣層上；一第一金屬部分，該第一金屬部分覆蓋該石墨烯層之一部分；一第二金屬部分，該第二金屬部分接觸且懸於該第一金屬部分之上；一第一電極，該第一電極接觸該石墨烯層之一部分且該第一電極與該第一金屬部分之一第一側壁橫向偏移一橫向間距(offset)；一第二電極，該第二電極接觸該石墨烯層之另一部分且該第二電極與該第一金屬部分之一第二側壁橫向偏移該橫向間距一閘極介電質，該閘極介電質橫跨在該石墨烯層之該部分上，其中該第一金屬部分接觸該閘極介電質之一上表面；以及一介電晶種層，該介電晶種層接觸該石墨烯層之該部分之一頂表面及該閘極介電質之一底表面，且其中該介電晶種層包括NO2之一吸附單層、一聚合物層或一介電氧化金屬，該介電氧化金屬具有一原子級(atomically)不均勻厚度。
  2. 如請求項1所述之電晶體結構，其中該閘極介電質包括一介電金屬氧化物，該介電金屬氧化物具有大於4.0之一介電常數。
  3. 如請求項1所述之電晶體結構，其中該橫向間距與該第二金屬部分在該第一金屬部分上之一橫向懸垂距離相同，且其中該懸垂距離在該第一金屬部分之整體側壁周圍保持恆定。
  4. 如請求項1所述之電晶體結構，進一步包含一閘極電極，該閘極電極接觸該第二金屬部分之一頂表面，且其中該第一電極、該第二電極及該閘極電極具有一相同厚度及一導電材料之一相同組合物。
  5. 如請求項1所述之電晶體結構，其中該第二金屬部分包括選自釕、銠、鈀、銀、鋨、銥、鉑及金之一元素貴金屬，而該第一金屬部分不包括一元素貴金屬，且其中該第一金屬部分包括選自銅、鋁、鎳、鈷及其一組合之一材料。
  6. 如請求項1所述之電晶體結構，進一步包含一接點層介電材料層，該接點層介電材料層接觸該第一金屬部分以及該第一電極及該第二電極，且其中該接點層介電材料層在兩個部分處接觸該石墨烯層之一頂表面，其中該兩個 部分中之每一部分之一接觸區具有一恆定寬度，該恆定寬度與該橫向間距相同。
  7. 如請求項6所述之電晶體結構，進一步包含：一閘極電極，該閘極電極接觸該第二金屬部分之一頂表面且該閘極電極嵌入該接點層介電層中；一第一接點通孔結構，該第一接點通孔結構接觸該第一電極且該第一接點通孔結構嵌入該接點層介電層中；以及一第二接點通孔結構，該第二接點通孔結構接觸該第二電極且該第二接點通孔結構嵌入該接點層介電層中。
  8. 一種形成一電晶體結構之方法，包含以下步驟：在一絕緣層上形成一石墨烯層；形成一第一金屬部分及一第二金屬部分之一堆疊，其中該第一金屬部分之側壁與該第二金屬部分之側壁垂直向一致(coincident)；使該第一金屬部分之該等側壁相對於該第二金屬部分之該等側壁橫向偏移一橫向距離；在該石墨烯層上直接形成一介電晶種層，且其中該介電晶種層包括NO2之一吸附單層、一聚合物層或一介電氧化金屬，該介電氧化金屬具有一原子級不均勻厚度；在該石墨烯層上形成一毯覆性閘極介電層，其中在該毯覆性閘極介電層上形成該第一金屬部分；以及使用該第一金屬部分作為一蝕刻遮罩來佈局圖樣該毯覆 性閘極介電層，其中形成一閘極介電質，該閘極介電質橫跨在該石墨烯層中之該部分上。
  9. 如請求項8所述之方法，其中以一懸垂距離將該第二金屬部分懸於該第一金屬部分之上，該懸垂距離在該第一金屬部分之整體側壁周圍保持恆定，或其中該第二金屬部分包括選自釕、銠、鈀、銀、鋨、銥、鉑及金之一元素貴金屬，而該第一金屬部分不包括一元素貴金屬。
  10. 如請求項8所述之方法，進一步包含以下步驟：形成一第一電極，該第一電極接觸該石墨烯層之一部分，且該第一電極與該第一金屬部分之一第一側壁橫向偏移該橫向距離；以及形成一第二電極，該第二電極接觸該石墨烯層之另一部分，且該第二電極與該第一金屬部分之一第二側壁橫向偏移該橫向距離。
  11. 如請求項10所述之方法，進一步包含以下步驟：在該第一金屬部分以及該第一電極及該第二電極上形成一接點層介電材料層；形成一閘極電極，該閘極電極接觸該第二金屬部分之一頂表面； 形成一第一接點通孔結構，該第一接點通孔結構接觸該第一電極；以及形成一第二接點通孔結構，該第二接點通孔結構接觸該第二電極，其中在一相同處理步驟中，在該接點層介電材料層內形成該第一接點通孔結構及第二接點通孔結構。
TW100123364A 2010-09-07 2011-07-01 具有自我對準閘極之石墨烯電晶體 TWI518905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/876,454 US8344358B2 (en) 2010-09-07 2010-09-07 Graphene transistor with a self-aligned gate

Publications (2)

Publication Number Publication Date
TW201212235A TW201212235A (en) 2012-03-16
TWI518905B true TWI518905B (zh) 2016-01-21

Family

ID=45770020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123364A TWI518905B (zh) 2010-09-07 2011-07-01 具有自我對準閘極之石墨烯電晶體

Country Status (4)

Country Link
US (3) US8344358B2 (zh)
GB (1) GB2497248B (zh)
TW (1) TWI518905B (zh)
WO (1) WO2012033569A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112012028292A2 (pt) * 2010-05-05 2016-11-01 Univ Singapore artigo, método de dopagem de grafeno, fotodetector e dispositivo
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
WO2012088334A1 (en) 2010-12-21 2012-06-28 Kenneth Shepard Electrical devices with graphene on boron nitride
US8617941B2 (en) * 2011-01-16 2013-12-31 International Business Machines Corporation High-speed graphene transistor and method of fabrication by patternable hard mask materials
US8431923B2 (en) * 2011-02-07 2013-04-30 Micron Technology, Inc. Semiconductor structure and semiconductor device including a diode structure and methods of forming same
US20120276718A1 (en) * 2011-04-27 2012-11-01 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Method of fabricating graphene-based field effect transistor
CN102956467B (zh) * 2011-08-19 2015-06-03 中国科学院上海微系统与信息技术研究所 在石墨烯表面制备栅介质的方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR101830782B1 (ko) * 2011-09-22 2018-04-05 삼성전자주식회사 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
US8772910B2 (en) 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
US8895417B2 (en) * 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
US8901680B2 (en) * 2012-04-12 2014-12-02 International Business Machines Corporation Graphene pressure sensors
KR101906972B1 (ko) * 2012-04-18 2018-10-11 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
CN103378064B (zh) * 2012-04-28 2016-08-10 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
US9472450B2 (en) 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US8809153B2 (en) 2012-05-10 2014-08-19 International Business Machines Corporation Graphene transistors with self-aligned gates
US9117667B2 (en) * 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
KR101919423B1 (ko) * 2012-08-01 2018-11-19 삼성전자주식회사 그래핀 반도체 및 이를 포함하는 전기소자
US8741756B2 (en) 2012-08-13 2014-06-03 International Business Machines Corporation Contacts-first self-aligned carbon nanotube transistor with gate-all-around
US8932919B2 (en) * 2012-11-21 2015-01-13 International Business Machines Corporation Vertical stacking of graphene in a field-effect transistor
KR20140067600A (ko) 2012-11-27 2014-06-05 삼성디스플레이 주식회사 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
CN103839821B (zh) * 2012-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法
US8796096B2 (en) 2012-12-04 2014-08-05 International Business Machines Corporation Self-aligned double-gate graphene transistor
US8609481B1 (en) 2012-12-05 2013-12-17 International Business Machines Corporation Gate-all-around carbon nanotube transistor with selectively doped spacers
TWI467767B (zh) * 2012-12-07 2015-01-01 Univ Nat Taiwan 石墨烯電晶體
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
CN103117316B (zh) * 2013-01-30 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 基于超材料结构的石墨烯晶体管、光探测器及其应用
US9099305B2 (en) * 2013-04-30 2015-08-04 Stmicroelectronics S.R.L. Method for coupling a graphene layer and a substrate and device comprising the graphene/substrate structure obtained
US9276077B2 (en) * 2013-05-21 2016-03-01 Globalfoundries Inc. Contact metallurgy for self-aligned high electron mobility transistor
US9231094B2 (en) 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
US8889475B1 (en) 2013-05-30 2014-11-18 International Business Machines Corporation Self-aligned bottom-gated graphene devices
KR102100415B1 (ko) 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
US8901666B1 (en) * 2013-07-30 2014-12-02 Micron Technology, Inc. Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
WO2015021479A1 (en) * 2013-08-09 2015-02-12 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
US9356178B2 (en) 2013-10-18 2016-05-31 University Of Central Florida Research Foundation, Inc. Plasmonic phototransistor
US9490323B2 (en) 2014-06-13 2016-11-08 Samsung Electronics Co., Ltd. Nanosheet FETs with stacked nanosheets having smaller horizontal spacing than vertical spacing for large effective width
CN104166307A (zh) * 2014-08-14 2014-11-26 深圳市贝特瑞纳米科技有限公司 一种石墨烯薄膜的图形化方法、功能器件及其用途
CN104319237B (zh) * 2014-10-11 2018-05-22 中国科学院微电子研究所 通过自对准工艺制备石墨烯顶栅场效应晶体管器件的方法
US9685564B2 (en) 2015-10-16 2017-06-20 Samsung Electronics Co., Ltd. Gate-all-around field effect transistors with horizontal nanosheet conductive channel structures for MOL/inter-channel spacing and related cell architectures
US10276698B2 (en) 2015-10-21 2019-04-30 International Business Machines Corporation Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
US9698363B1 (en) * 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
CN107230724A (zh) * 2016-03-24 2017-10-03 上海新昇半导体科技有限公司 石墨烯场效应晶体管及其制造方法
CN107346787A (zh) * 2016-05-05 2017-11-14 上海新昇半导体科技有限公司 微电子结构及其形成方法
US10038060B2 (en) 2016-05-19 2018-07-31 Qualcomm Incorporated Graphene NMOS transistor using nitrogen dioxide chemical adsorption
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
JP6851804B2 (ja) * 2016-12-14 2021-03-31 住友電気工業株式会社 半導体装置
US10170702B2 (en) * 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
KR102363115B1 (ko) * 2017-03-17 2022-02-15 가부시키가이샤 리코 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
US20180308696A1 (en) * 2017-04-25 2018-10-25 Texas Instruments Incorporated Low contact resistance graphene device integration
US10164018B1 (en) * 2017-05-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having graphene-capped metal interconnects
CN107290389B (zh) * 2017-06-12 2020-02-07 苏州慧闻纳米科技有限公司 用于室温检测低浓度甲醛的气敏材料及其制备方法、气敏传感器
US10580924B2 (en) * 2018-04-04 2020-03-03 The Florida International University Board Of Trustees Graphene devices for terahertz detection and emission
US11982918B2 (en) 2018-04-25 2024-05-14 Wuxi Clearink Limited Apparatus and method for reflective image display with dielectric layer
US10325982B1 (en) 2018-05-17 2019-06-18 Northrop Grumman Systems Corporation Drain ledge for self-aligned gate and independent channel region and drain-side ridges for SLCFET
WO2021028157A1 (de) 2019-08-15 2021-02-18 Amo Gmbh Sensor zum nachweis für auf seine oberfläche einfallende photonen und/oder sich auf seiner oberfläche anlagernde fremdstoffe
WO2021028158A1 (de) 2019-08-15 2021-02-18 Amo Gmbh Drahtloser sensor für photonen und/oder fremdstoffe mit einem graphen-fet
US11545558B2 (en) * 2020-09-28 2023-01-03 Paragraf Limited Method of manufacturing a transistor
JP7497668B2 (ja) 2020-10-21 2024-06-11 住友電気工業株式会社 トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170120B2 (en) 2005-03-31 2007-01-30 Intel Corporation Carbon nanotube energy well (CNEW) field effect transistor
US7492015B2 (en) 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
WO2008023399A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited NANOTUBES DE CARBONE SEMICONDUCTEURS DE TYPE n, PROCÉDÉ DE PRODUCTION DE CEUX-CI, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS SEMICONDUCTEURS
US20080128760A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute Schottky barrier nanowire field effect transistor and method for fabricating the same
US20080293228A1 (en) 2007-05-25 2008-11-27 Kalburge Amol M CMOS Compatible Method of Forming Source/Drain Contacts for Self-Aligned Nanotube Devices
US7858454B2 (en) * 2007-07-31 2010-12-28 Rf Nano Corporation Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
US20090174435A1 (en) 2007-10-01 2009-07-09 University Of Virginia Monolithically-Integrated Graphene-Nano-Ribbon (GNR) Devices, Interconnects and Circuits
US8535553B2 (en) 2008-04-14 2013-09-17 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
US8309407B2 (en) 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US8076056B2 (en) 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US8253174B2 (en) 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor

Also Published As

Publication number Publication date
TW201212235A (en) 2012-03-16
US20130009133A1 (en) 2013-01-10
US8680512B2 (en) 2014-03-25
US20120056161A1 (en) 2012-03-08
US20120329260A1 (en) 2012-12-27
GB2497248A (en) 2013-06-05
WO2012033569A1 (en) 2012-03-15
GB2497248B (en) 2014-12-31
US8344358B2 (en) 2013-01-01
US8753965B2 (en) 2014-06-17
GB201305445D0 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
EP2690664B1 (en) Transistors and methods of manufacturing the same
US8803130B2 (en) Graphene transistors with self-aligned gates
US8999812B2 (en) Graphene devices and methods of manufacturing the same
JP5716445B2 (ja) 縦型電界効果トランジスタとその製造方法及び電子機器
US8809837B2 (en) Vertical stacking of graphene in a field-effect transistor
CN103518255A (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
TW201126716A (en) Self-aligned graphene transistor
US8193032B2 (en) Ultrathin spacer formation for carbon-based FET
US8629010B2 (en) Carbon nanotube transistor employing embedded electrodes
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
US9934966B2 (en) Method for processing a carrier and an electronic component
KR20160111343A (ko) 전이 금속 칼코겐화합물 채널을 갖는 전계 효과 트랜지스터 및 제조 방법
CN108364861A (zh) 制造半导体装置的方法
CN109473356A (zh) 用于形成垂直通道器件的方法、以及垂直通道器件
TWI527220B (zh) 自對準碳化物源極／汲極場效電晶體
CN110323277B (zh) 场效应晶体管及其制备方法
CN110729358B (zh) 薄膜晶体管及其制造方法
KR101012265B1 (ko) 상온동작 단전자 소자의 제작방법
CN214012946U (zh) 一种二维半导体晶体管结构
JPH11126782A (ja) 半導体装置及びその製造方法
CN114203822A (zh) 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法
KR101536778B1 (ko) 상온동작 단전자 트랜지스터 및 그 제조방법
TW201740571A (zh) 微電子結構及其形成方法（一）

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees