CN103839821B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN103839821B
CN103839821B CN201210492206.1A CN201210492206A CN103839821B CN 103839821 B CN103839821 B CN 103839821B CN 201210492206 A CN201210492206 A CN 201210492206A CN 103839821 B CN103839821 B CN 103839821B
Authority
CN
China
Prior art keywords
layer
silver
transistor
silicon layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210492206.1A
Other languages
English (en)
Other versions
CN103839821A (zh
Inventor
肖德元
徐依协
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210492206.1A priority Critical patent/CN103839821B/zh
Priority to US13/832,933 priority patent/US9054021B2/en
Publication of CN103839821A publication Critical patent/CN103839821A/zh
Application granted granted Critical
Publication of CN103839821B publication Critical patent/CN103839821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种晶体管及其制造方法，所述晶体管的制造方法，包括：在半导体基底上形成银层；在所述银层上形成至少一层具有类石墨烯结构的硅层；对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，以形成由所述半导体基底、银层、氧化银层构成的背栅结构；在硅层上形成与所述硅层相接触的源极和漏极，以形成以所述硅层为沟道的晶体管。所述晶体管，包括：半导体基底；位于所述半导体基底上的银层；位于所述银层上的氧化银层；位于所述氧化银层上的至少一层具有类石墨烯结构的硅层。位于硅层上且与所述硅层相接触的源极和漏极。本发明晶体管具有较高载流子迁移率的沟道，因而具有优良的性能。

Description

晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶体管及其制造方法。
背景技术
为了跟上摩尔定律的脚步，现有技术发展了双栅极晶体管。在双栅极晶体管中，沟道被两个栅极包围。双栅极晶体管可以对电流进行双重控制，从而可以实现提高运行速度、减小尺寸和降低能耗的功能。
在公开号为US2008164528A1的美国专利中公开了一种双栅极晶体管，参考图1，示出了所述美国专利中双栅极晶体管的示意图。所述双栅极晶体管包括：衬底，所述衬底包括半导体晶片101、掩埋绝缘体102、背栅膜103、背栅电解质膜104以及单晶半导体膜105。所述单晶半导体膜105上还包括顶栅电介质107、顶栅108、栅帽层120和侧壁111。所述半导体晶片101、掩埋绝缘体102、背栅膜103、背栅电解质膜104构成背栅结构，所述顶栅电介质107、顶栅108、栅帽层120和侧壁111构成顶栅结构。
然而，随着晶体管技术的不断发展，对晶体管性能的要求越来越高，如何进一步提高晶体管沟道的电子迁移率是本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的技术问题是提供可提高载流子迁移率的晶体管及其制造方法。
为解决上述问题，本发明提供一种晶体管的制造方法，包括：在半导体基底上形成银层；在所述银层上形成至少一层具有类石墨烯结构的硅层；对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；在所述硅层上形成与所述硅层相接触的源极和漏极。所述类石墨烯结构的硅层指的是：由硅原子构成的、具有六角型呈蜂巢晶格的、单原子层结构的平面薄膜。由于该薄膜结构具备高载流子迁移率，将所述硅层应用于晶体管作为沟道材料，可以大大提高晶体管的性能。
可选地，对银层进行氧化的步骤包括：在标准大气压和室温的条件下，将形成有所述银层和硅层的半导体基底放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层到达所述银层表面，对所述银层表面氧化，以形成氧化银层。氧化过程速度较快从而提高了晶体管制造方法的工作效率，此外，氧化工艺与现有技术半导体工艺具有较好的匹配度，无需再购买新的设备，降低了工艺成本。
可选地，所述氧化银层的厚度位于1~2nm的范围内。从而使氧化银层在起到隔离背栅结构的栅极和沟道作用的同时又能节约材料。
可选地，所述银层的厚度位于50~5000nm的范围内。便于用作形成类石墨烯结构的基底又能节约材料。
可选地，在形成背栅结构之后，形成源极和漏极之前还包括：在所述硅层上形成顶栅结构。具有顶栅结构和背栅结构的双栅极结构的晶体管中，通过两个栅极对沟道进行控制，可以提高晶体管的运行速度、减小晶体管的尺寸。
附图说明
图1为现有技术中的一种双栅极晶体管的结构示意图；
图2至图4为本发明晶体管制造方法第一实施例的流程示意图；
图5是本发明晶体管制造方法第二实施例的流程示意图；
图6是本发明晶体管一实施例的立体示意图。
具体实施方式
为了解决现有技术的问题，发明人对现有的技术进行了大量研究，发现具有类石墨烯结构的硅层具有较高的载流子迁移率。此处所述具有类石墨烯结构的硅层指的是：由硅原子构成的、具有六角型呈蜂巢晶格的、单原子层结构的平面薄膜，将所述硅层应用于晶体管中可以提高晶体管的性能。为此，本发明提供一种晶体管及其制造方法，所述晶体管包括类石墨烯结构硅层，由于所述硅层具有高载流子迁移率，将所述硅层应用于晶体管作为沟道材料，可大大提高所述晶体管的性能。
下面结合具体实施例对本发明技术方案作详细说明。
参考图2至图4，示出了本发明晶体管制造方法第一实施例的流程示意图。
如图2所示，在半导体基底201上形成银层202，在所述银层202上形成至少一层具有类石墨烯结构的硅层203(silicene)。
所述半导体基底201用作背栅结构(back gate)的栅极。本实施例中，所述半导体基底201的材料为硅，但是本发明对半导体基底201的材料不作限制，在其他实施例中，所述半导体基底201的材料还可以是锗。
优选地，所述半导体基底201为高掺杂的硅。
所述银层202用作具有类石墨烯结构的硅层203的生长基底，同时还用于形成背栅栅极介质层的材料。具体地，可以通过物理气相沉积(PhysicalVapor Deposition，PVD)的方式形成银层202。但是本发明对形成银层202的方式不作限制，还可以通过磁控溅射的方式形成所述银层202。
需要说明的是，如果银层202的厚度过小，则不利于后续类石墨烯结构的硅层203的形成；如果银层202的厚度过大，则容易造成材料的浪费。因此优选地，所述银层202的厚度位于50~5000nm的范围内。
具有类石墨烯结构的硅层203用作晶体管的沟道，由于具有类石墨烯结构的硅层203的载流子迁移率较高，因此可以提高晶体管沟道的载流子迁移率，从而提高晶体管的性能。具体地，在所述银层202上通过原子层沉积(AtomLayer Deposition，ALD)、金属有机化合物化学气相沉积(Metal-organicChemical Vapor Deposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)的方法形成具有单原子层结构的类石墨烯结构的硅层203。在银层202上形成类石墨烯结构的硅层203的工艺条件与现有技术相同，在此不再赘述。
所述硅层203的层数可以是一层或多层，本发明对此不作限制。
对与所述硅层203相接触的银层202表面进行氧化，形成位于硅层203和银层202之间的氧化银层204。所述半导体基底201、银层202、氧化银层203构成背栅结构200。需要说明的是，此处所述氧化银层204用作背栅结构200的栅极介质层。
具体工艺中，在标准大气压和室温的条件下，将形成有所述银层202和硅层203的半导体基底201放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层203到达所述银层202的表面，对所述银层202表面进行氧化，以形成氧化银层204。氧化过程通常速度较快，从而提高了晶体管制造方法的工作效率。此外，氧化工艺与现有技术半导体工艺具有较好的匹配度，无需再购买新的设备，降低了工艺成本。
需要说明的是，由于具有类石墨烯结构的硅层203中硅原子呈六角型蜂巢状排布，所述硅层203的结构较为稀松，因此，氧分子可以透过所述硅层203到达银层202的表面。
如果氧化银层204的厚度过小，无法起到隔离背栅结构200的栅极和沟道的作用；如果氧化银层204的厚度过大，则容易造成材料的浪费。优选地，所述氧化银层204的厚度位于1~2nm的范围内。实际应用中，可以通过控制氧化过程的时间、氧气的流量等控制氧化银层204的厚度。
在硅层203上形成与所述硅层203相接触的源极207和漏极208，以形成以硅层203作为沟道的晶体管。形成源极207、漏极208的方法和工艺条件与现有技术相同，在此不再赘述。
由于硅层203具有类石墨烯结构，因此具有较高的载流子迁移率，从而提高了晶体管的性能。
需要说明的是上述晶体管制造方法第一实施例形成的是具有背栅结构的单栅极晶体管，但是本发明对此不作限制。在其他晶体管制造方法的实施例中，还可以是形成具有双栅极结构晶体管的制造方法。参考图5，示出了本发明晶体管制造方法第二实施例的流程示意图。本实施例与第一实施例的相同之处不再赘述，本实施例与第一实施例的不同之处在于：
在形成背栅结构200之后，形成源极207和漏极208之前还包括：在所述硅层203上形成顶栅结构210，从而形成具有双栅极结构(背栅结构200和顶栅结构210)的晶体管，通过背栅结构200和顶栅结构210控制一个沟道(即硅层203)，可以提高晶体管的运行速度、减小晶体管的尺寸。
本实施例中，形成顶栅结构210的步骤包括：依次在所述硅层203上沉积顶栅介质层材料、顶栅栅极层材料，之后对顶栅介质层材料、顶栅栅极层材料进行图形化，以形成依次位于所述硅层203上的顶栅介质层205、顶栅栅极层206。
优选地，所述顶栅介质层205的材料为高k介质材料。例如：所述高k介质材料为氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。可以通过原子层沉积的方式形成所述高k介质材料。
所述顶栅栅极层206的材料可以是金属材料。例如：所述顶栅栅极层206的材料为钨、钽、氮化钛、氮化锆、氮化铪、氮化钒、氮化铌、氮化钽、氮化钨、氮化钛铝、碳化钽、碳化钽镁、碳氮化钽中的一种或多种。可以通过化学气相沉积、物理气相沉积或者原子层沉积的方法形成所述顶栅栅极层206。
在形成顶栅结构210之后，在顶栅结构210两侧露出的硅层203上分别形成与所述硅层203相接触的源极207和漏极208。
在本实施例形成的晶体管的工作过程中，所述源极207和漏极208之间的硅层208中会形成沟道。由于硅层203具有类石墨烯结构，因此具有较高的载流子迁移率，从而提高了晶体管的性能。
相应地，为了解决现有技术本发明还提供一种晶体管，请继续参考图4，第一实施例的晶体管包括：
半导体基底201，用作背栅结构200的栅极。本实施例中，所述半导体基底201的材料为硅，但是本发明对半导体基底201的材料不作限制，还可以是锗。优选地，所述半导体基底201为高掺杂的硅。
位于所述半导体基底201上的银层202，用作形成具有类石墨烯结构的硅层203的基底。如果银层202的厚度过小，则不利于后续类石墨烯结构的硅层203的形成；如果银层202的厚度过大，则容易造成材料的浪费。因此优选地，所述银层202的厚度位于50~5000nm的范围内。
位于所述银层202上的氧化银层204，所述氧化银层204通过对所述银层202进行氧化而获得。如果氧化银层204的厚度过小，无法起到隔离背栅结构200的栅极和沟道的作用；如果氧化银层204的厚度过大，则容易造成材料的浪费。优选地，所述氧化银层204的厚度位于1~2nm的范围内。
位于所述氧化银层204上的至少一层具有类石墨烯结构的硅层203。所述硅层203为由硅原子构成的、具有六角型呈蜂巢晶格的、单原子层结构的平面薄膜，具有较高的载流子迁移率。
位于硅层203上且与所述硅层203相接触的源极207和漏极208。本实施例晶体管在工作过程中会在所述源极207和漏极208之间的硅层203中形成沟道，本实施例晶体管具有较高的载流子迁移率因而具有良好的性能。
需要说明的是，图4所示的晶体管为具有背栅结构的单栅极晶体管。但是本发明对此不作限制。本发明晶体管还可以是具有双栅极结构的晶体管，结合参考图5和图6，分别示出了本发明晶体管第二实施例的侧面示意图和立体示意图。本实施例与第一实施例的相同之处不再赘述，本实施例与第一实施例的不同之处在于：
本实施例晶体管还包括：位于所述硅层203上的顶栅结构210。所述顶栅结构210包括依次位于所述硅层203上的顶栅介质层205、顶栅栅极层206。
优选地，所述顶栅介质层205的材料为高k介质材料。例如：所述高k介质材料为氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。
所述顶栅栅极层206的材料可以是金属材料。例如：所述顶栅栅极层206的材料为钨、钽、氮化钛、氮化锆、氮化铪、氮化钒、氮化铌、氮化钽、氮化钨、氮化钛铝、碳化钽、碳化钽镁、碳氮化钽中的一种或多种。
晶体管的源极207、漏极208分别位于所述顶栅结构210两侧的硅层203、且与所述硅层203相接触。所述源极207、漏极208的材料和结构与现有技术相同，在此不再赘述。
具有顶栅结构210和背栅结构200的双栅极结构的晶体管中，通过两个栅极对沟道进行控制，可以提高晶体管的运行速度、减小晶体管的尺寸。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (20)

1.一种晶体管的制造方法，其特征在于，包括：
在半导体基底上形成银层；
在所述银层上形成至少一层具有类石墨烯结构的硅层；
对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；
在所述硅层上形成与所述硅层相接触的源极和漏极。
2.如权利要求1所述的晶体管的制造方法，其特征在于，对银层进行氧化的步骤包括：在标准大气压和室温的条件下，将形成有所述银层和硅层的半导体基底放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层到达所述银层表面，对所述银层表面氧化，以形成氧化银层。
3.如权利要求1所述的晶体管的制造方法，其特征在于，所述氧化银层的厚度位于1~2nm的范围内。
4.如权利要求1所述的晶体管的制造方法，其特征在于，形成至少一层具有类石墨烯结构的硅层的步骤包括：通过原子层沉积、分子束外延或金属有机化合物化学气相沉积的方式在银层上形成具有类石墨烯结构的硅层。
5.如权利要求1所述的晶体管的制造方法，其特征在于，形成银层的步骤包括：通过物理气相沉积的方式形成银层。
6.如权利要求5所述的晶体管的制造方法，其特征在于，所述银层的厚度位于50~5000nm的范围内。
7.如权利要求1所述的晶体管的制造方法，其特征在于，在形成背栅结构之后，形成源极和漏极之前还包括：在所述硅层上形成顶栅结构。
8.如权利要求7所述的晶体管的制造方法，其特征在于，形成顶栅结构的步骤包括依次在所述硅层上形成顶栅介质层、顶栅栅极层。
9.如权利要求8所述的晶体管的制造方法，其特征在于，所述顶栅介质层的材料为高k介质材料。
10.如权利要求9所述的晶体管的制造方法，其特征在于，所述高k介质材料包括氧化铪、氧化锆、氧化镧、氧化铝、氧化钛、钛酸锶、氧化铝镧、氧化钇、氮氧化铪、氮氧化锆、氮氧化镧、氮氧化铝、氮氧化钛、氮氧化锶钛、氮氧化镧铝、氮氧化钇中的一种或多种。
11.如权利要求9所述的晶体管的制造方法，其特征在于，通过原子层沉积的方式形成所述高k介质材料。
12.如权利要求8所述的晶体管的制造方法，其特征在于，所述顶栅栅极层的材料为金属材料。
13.如权利要求12所述的晶体管的制造方法，其特征在于，所述顶栅栅极层的材料为钨、钽、氮化钛、氮化锆、氮化铪、氮化钒、氮化铌、氮化钽、氮化钨、氮化钛铝、碳化钽、碳化钽镁、碳氮化钽中的一种或多种。
14.如权利要求12所述的晶体管的制造方法，其特征在于，所述顶栅栅极层通过化学气相沉积、物理气相沉积或者原子层沉积的方法形成。
15.如权利要求1所述的晶体管的制造方法，其特征在于，所述半导体基底的材料为硅。
16.一种晶体管，其特征在于，包括：
半导体基底；
位于所述半导体基底上的银层；
位于所述银层上的氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；
位于所述氧化银层上的至少一层具有类石墨烯结构的硅层；
位于硅层上且与所述硅层相接触的源极和漏极。
17.如权利要求16所述的晶体管，其特征在于，还包括：位于所述硅层上的顶栅结构。
18.如权利要求17所述的晶体管，其特征在于，所述顶栅结构包括依次位于所述硅层上的顶栅介质层、顶栅栅极层。
19.如权利要求16所述的晶体管，其特征在于，所述氧化银层的厚度位于1~2nm的范围内。
20.如权利要求16所述的晶体管，其特征在于，所述银层的厚度位于50~5000nm的范围内。
CN201210492206.1A 2012-11-27 2012-11-27 晶体管及其制造方法 Active CN103839821B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210492206.1A CN103839821B (zh) 2012-11-27 2012-11-27 晶体管及其制造方法
US13/832,933 US9054021B2 (en) 2012-11-27 2013-03-15 Transistors and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210492206.1A CN103839821B (zh) 2012-11-27 2012-11-27 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103839821A CN103839821A (zh) 2014-06-04
CN103839821B true CN103839821B (zh) 2016-08-31

Family

ID=50772502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210492206.1A Active CN103839821B (zh) 2012-11-27 2012-11-27 晶体管及其制造方法

Country Status (2)

Country Link
US (1) US9054021B2 (zh)
CN (1) CN103839821B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952431B2 (en) * 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
US9293465B1 (en) * 2014-09-11 2016-03-22 Northrop Grumman Systems Corporation Monolithic bi-directional current conducting device and method of making the same
CN105990429A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN107437505B (zh) * 2016-05-26 2020-04-10 上海新昇半导体科技有限公司 制造石墨烯场效晶体管的方法
CN108203810B (zh) * 2017-12-20 2020-05-26 中国科学院兰州化学物理研究所 类富勒烯碳/类石墨烯氮化硼多层超滑薄膜的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
US6646307B1 (en) * 2002-02-21 2003-11-11 Advanced Micro Devices, Inc. MOSFET having a double gate
US7732923B2 (en) * 2004-12-30 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Impurity doped UV protection layer
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7799486B2 (en) * 2006-11-21 2010-09-21 Infineon Technologies Ag Lithography masks and methods of manufacture thereof
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
JP5453045B2 (ja) * 2008-11-26 2014-03-26 株式会社日立製作所 グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
US8841650B2 (en) * 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
US8445893B2 (en) * 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
CN101834212A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种晶化薄膜的晶体管器件
US8344358B2 (en) * 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
KR20120059853A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 그래핀 기판 및 제조방법
US8685802B2 (en) * 2010-12-29 2014-04-01 Universityof North Texas Graphene formation on dielectrics and electronic devices formed therefrom
US8692230B2 (en) * 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
US8728433B2 (en) * 2011-05-11 2014-05-20 Brookhaven Science Associates, Llc Processing of monolayer materials via interfacial reactions
US8785911B2 (en) * 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
KR101946005B1 (ko) * 2012-01-26 2019-02-08 삼성전자주식회사 그래핀 소자 및 그 제조방법
US9252252B2 (en) * 2012-05-23 2016-02-02 Ecole polytechnique fédérale de Lausanne (EPFL) Ambipolar silicon nanowire field effect transistor
CN103474524B (zh) * 2012-06-07 2016-04-27 清华大学 发光二极管的制备方法
US8623717B2 (en) * 2012-06-12 2014-01-07 International Business Machines Corporation Side-gate defined tunable nanoconstriction in double-gated graphene multilayers

Also Published As

Publication number Publication date
US20140145269A1 (en) 2014-05-29
CN103839821A (zh) 2014-06-04
US9054021B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
CN103839821B (zh) 晶体管及其制造方法
CN103854971B (zh) 纳米线的制造方法、纳米线场效应晶体管的制造方法
US20140319581A1 (en) High Performance Strained Source-Drain Structure and Method of Fabricating the Same
CN102222687B (zh) 一种锗基nmos器件及其制备方法
CN103000669A (zh) 类金刚石衬底上源漏掩埋型石墨烯晶体管器件和制作方法
US11302813B2 (en) Wrap around contact for nanosheet source drain epitaxy
US10490644B2 (en) Hybrid gate dielectrics for semiconductor power devices
CN102386234A (zh) 半导体元件与其形成方法
CN104377236B (zh) 一种栅堆叠及其制造方法
CN102810555B (zh) 一种锗锡隧穿场效应晶体管及其制备方法
CN103367363B (zh) 半导体器件及其制造方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN109196651B (zh) 场效应晶体管结构及其制作方法
CN103066122B (zh) Mosfet及其制造方法
CN108091693A (zh) 铁电场效应晶体管及其制备方法
CN102376624A (zh) 一种石墨烯器件及其制造方法
CN109712892A (zh) Mos器件的制作方法
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
CN102184868A (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN103000498B (zh) 石墨烯纳米带的制造方法、mosfet及其制造方法
CN107403838A (zh) 功率金氧半导体场效晶体管
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
CN102820339B (zh) 金属氧化物半导体晶体管
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
TW201222819A (en) Power semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant