CN108091693A - 铁电场效应晶体管及其制备方法 - Google Patents

铁电场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN108091693A
CN108091693A CN201711075067.1A CN201711075067A CN108091693A CN 108091693 A CN108091693 A CN 108091693A CN 201711075067 A CN201711075067 A CN 201711075067A CN 108091693 A CN108091693 A CN 108091693A
Authority
CN
China
Prior art keywords
layer
ferroelectric
grid
ferro
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711075067.1A
Other languages
English (en)
Other versions
CN108091693B (zh
Inventor
朱正勇
朱慧珑
尹晓艮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201711075067.1A priority Critical patent/CN108091693B/zh
Publication of CN108091693A publication Critical patent/CN108091693A/zh
Application granted granted Critical
Publication of CN108091693B publication Critical patent/CN108091693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种铁电场效应晶体管及其制备方法。该铁电场效应晶体管包括衬底、源/漏极、栅堆叠和侧墙,栅堆叠由沿远离衬底的方向顺序层叠的栅介质层、下电极层、铁电层、绝缘介质层和栅极组成。由于该铁电场效应晶体管下电极和铁电层通过绝缘介质层与栅极相分离,达到在改善铁电层铁电特性的同时,还能降低下电极与栅极间的漏电的目的,借此改善器件工作特性,并保证铁电场效应晶体管的正常工作。

Description

铁电场效应晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种铁电场效应晶体管及其制备方法。
背景技术
随着CMOS器件集成密度的提升,日益增长的功耗将成为制约集成电路进一步发展的重要瓶颈。通过减小器件的亚阈值摆幅来降低工作电压是降低功耗的有效方案,而负电容场效应晶体管是实现该方案的有效技术路线。
基于浮栅或电荷俘获基理的存储器在擦写过程中,载流子需要在较高电场(栅电压大于5V)下隧穿越过栅介质,因此给电路设计提出挑战,并且限制了器件的工作寿命。基于极化翻转的铁电存储器件由于只需要较小的摖写电压,并且不涉及隧穿机制,因此能避免相关问题。
铁电场效应晶体管在负电容场效应晶体管和存储器件方面都有重要应用前景。由于基于氧化铪(铪基)的铁电氧化物与现有的大规模集成制造工艺具有良好的兼容性,因此采用该类材料的铁电场效应晶体管具有重要应用潜力。在现有的铪基铁电场效应晶体管器件中,金属电极层/铁电材料层/金属电极层通常集成到栅介质层之上,与晶体管的栅极串联,构成铁电场效应晶体管。当铁电薄膜层的负电容绝对值大于晶体管的栅极电容时,该铁电场效应晶体管可用作负电容场效应晶体管(低功耗),反之,则可用于1T结构的铁电存储器件。在现有铪基铁电场效应晶体管中,由于铪基铁电氧化物薄膜的形成需历经结晶过程,导致位于铁电氧化物薄膜两侧的金属电极层之间出现较大漏电,从而导致铁电场效应晶体管难以正常工作。
发明内容
本发明的主要目的在于提供一种铁电场效应晶体管及其制备方法,以解决现有技术中铁电场效应晶体管难以正常工作的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种铁电场效应晶体管,包括衬底、源/漏极、栅堆叠和侧墙,栅堆叠由沿远离衬底的方向顺序层叠的栅介质层、下电极层、铁电层、绝缘介质层和栅极组成。
进一步地,形成绝缘介质层的材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
进一步地,绝缘介质层的厚度为2~10nm。
进一步地,形成铁电层的原料为铪基铁电氧化物,铪基铁电氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪,优选铁电层的厚度为1~10nm。
进一步地,形成下电极层的材料为TiN和/或TaN,优选下电极层的厚度为1~5nm。
进一步地,栅介质层包括依次远离衬底的SiO2中间层和高-k介质层,优选形成高-k介质层的材料选自HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
进一步地,SiO2中间层的厚度为
根据本发明的另一方面,提供了一种铁电场效应晶体管的制备方法,包括以下步骤:S1,提供具有源/漏极的衬底;S2,在位于源/漏极之间的衬底表面形成栅介质层,并在栅介质层表面形成包括下电极层、铁电层和上电极层的铁电电容;S3,去除上电极层,并在铁电层上形成绝缘介质层;以及S4,在绝缘介质层上形成栅极。
进一步地,步骤S1包括以下过程:S11,在衬底上形成假栅堆叠,并在假栅堆叠的两侧形成侧墙;S12,在位于侧墙两侧的衬底中形成源/漏极;S13,去除假栅堆叠。
进一步地,步骤S2包括以下过程:S21,在衬底上形成栅介质层,栅介质层包括SiO2中间层和高-k介质层;S22,在栅介质层上顺序沉积下电极材料、铁电材料和上电极材料,并进行热退火处理,得到铁电电容,优选铁电材料为掺杂有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪,优选铁电层的厚度为1~10nm,优选下电极材料和上电极材料独立地选自TiN和TaN,优选下电极层和/或上电极层的厚度为1~5nm。
进一步地,热退火处理的温度≤500℃。
进一步地,SiO2中间层的厚度为优选高-k介质层选自HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
进一步地,步骤S3包括以下过程:S31,去除上电极层,并对铁电层表面进行表面处理,优选采用湿法溶液去除上电极层,优选采用等离子体处理技术对铁电层表面进行处理;S32,在铁电层上沉积绝缘材料,形成绝缘介质层,优选绝缘材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种,优选绝缘介质层的厚度为2~10nm。
进一步地,在步骤S4中,在绝缘介质层上沉积栅极材料并进行平坦化处理,以得到栅极。
应用本发明的技术方案,提供一种了铁电场效应晶体管,由于该铁电场效应晶体管下电极和铁电层通过绝缘介质层与栅极相分离,达到在改善铁电层铁电特性的同时,还能降低下电极与栅极间的漏电的目的,借此改善器件工作特性,并保证铁电场效应晶体管的正常工作。
除上面所描述的目的、特征和优点之外,本发明还有其它的目的、特征和优点。下面将参照图,对本发明作进一步详细的说明。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了本发明实施方式所提供的一种铁电场效应晶体管的剖面结构示意图;
图2示出了在本申请实施方式所提供的铁电场效应晶体管的制备方法中,在具有假栅堆叠及侧墙后的衬底上形成位于侧墙两侧的源/漏极后的基体剖面结构示意图;
图3示出了去除图2所示的假栅堆叠后的基体剖面结构示意图;
图4示出了在图3所示的源/漏极之间的衬底表面形成栅介质层后的基体剖面结构示意图;
图5示出了在图4所示的栅介质层表面形成包括下电极层、铁电层和上电极层的铁电电容后的基体剖面结构示意图;
图6示出了去除图5所示的上电极层并在铁电层上形成绝缘介质层后的基体剖面结构示意图;
图7示出了在图6所示的绝缘介质层上沉积栅极材料并进行平坦化处理后的基体剖面结构示意图;以及
图8示出了在图7所示的源/漏极及栅极上形成导电通孔后的基体剖面结构示意图。
其中,上述附图包括以下附图标记:
10、衬底;20、源/漏极;30、栅堆叠;310、栅介质层;320、下电极层;330、铁电层;340、绝缘介质层;350、栅极;360、上电极层;40、侧墙;50、导电通道。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的,在现有铪基铁电场效应晶体管中,由于铪基铁电氧化物的形成需经历结晶过程,因此贯穿该类铁电氧化物层的漏电会增大,从而导致铁电场效应晶体管难以正常工作。本发明的发明人针对上述问题进行研究,提出了一种铁电场效应晶体管,如图1所示,包括衬底10、源/漏极20、栅堆叠30和侧墙40,栅堆叠30由沿远离衬底10的方向顺序层叠的栅介质层310、下电极层320、铁电层330、绝缘介质层340和栅极350组成。
利用绝缘介质层340,使位于下电极层320之上的铁电层330与位于绝缘介质层340之上的栅极350相分离从而既改善铁电层330的铁电特性,又降低下电极与栅极之间的漏电,因此改善了器件工作特性,并保证铁电场效应晶体管正常工作。
在本发明的上述铁电场效应晶体管中,为降低栅极漏电,形成上述绝缘介质层340的材料需要具有较高的带隙;优选地,形成上述绝缘介质层340的材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种;并且,优选地,上述绝缘介质层340的厚度为2~10nm。
在本发明的上述铁电场效应晶体管中,铁电层330和下电极层320是通过将上电极层、铁电材料以及下电极层320顺序层叠并进行退火处理后将上电极层去除而形成的,因而能改善铁电特性,本领域技术人员可以根据现有技术对形成上述铁电层330的材料进行合理选取。为了使上述铁电层330具有较好的铁电特性,优选地,形成上述铁电层330的原料为铪基铁电氧化物,铪基铁电氧化物为掺锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪;并且,优选地,上述铁电层330的厚度为1~10nm。
在本发明的上述铁电场效应晶体管中,本领域技术人员也可以根据现有技术对形成上述下电极层320的材料进行合理选取。为了使上述掺杂的铪基氧化物具有良好的铁电性,优选地,形成上述下电极层320的材料为TiN和/或TaN;并且,优选地,上述下电极层320的厚度≤5nm,更优选为1~5nm。
在本发明的上述铁电场效应晶体管中,优选地,上述栅介质层310包括依次远离衬底10的SiO2中间层和高-k介质层,通过在常规SiO2作为栅氧层的基础上再增加一层具有高-k介质层,抑制载流子从沟道贯穿栅介质层310的同时,增强晶体管的驱动能力,提高开关速度。本领域技术人员可以根据现有技术对上述高-k介质层进行合理选取,优选地,形成上述高-k介质层的材料选自HfO2、La2O3、Al2O3、TiO2和Si3N4的任一种或多种;并且,优选地,上述SiO2中间层的厚度为
根据本发明的另一个方面,还提供了一种铁电场效应晶体管的制备方法,包括以下步骤:S1,提供具有源/漏极20的衬底10;S2,在位于源/漏极20之间的衬底10表面形成栅介质层310,并在栅介质层310表面形成包括下电极层320、铁电层330和上电极层的铁电电容;S3,去除上电极层,并在铁电层330上形成绝缘介质层340;以及S4,在绝缘介质层340上形成栅极350。
上述铁电场效应晶体管的制备方法中由于在形成铁电电容后将上电极层去除,然后再通过在铁电层上形成绝缘介质层,将下电极及铁电层与栅极进行隔离铁电层,进而有效降低下电极与栅极之间的漏电,改善了器件工作特性,保证了铁电场效应晶体管的正常工作。
下面将结合图1更详细地描述根据本发明提供的铁电场效应晶体管的制备方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,执行步骤S1:提供具有源/漏极20的衬底10,该衬底10可以是包括任何半导体器件的衬底,例如蓝宝石、硅衬底等。在一种优选的实施方式中,上述步骤S1包括以下过程:S11,在衬底10上形成假栅堆叠,并在假栅堆叠的两侧形成侧墙40;S12,在位于侧墙40两侧的衬底10中形成源/漏极20,如图2所示;S13,去除假栅堆叠,如图3所示。
在上述步骤S11中,假栅堆叠包括形成于衬底表面的栅氧层以及形成于栅氧层表面的假栅;优选地,采用热氧化、化学气相沉积形成所述栅氧层;上述假栅材料可以为非晶硅,本领域技术人员可以根据现有技术对上述栅氧层材料和假栅材料的种类进行合理选取。并且,本领域技术人员也可以根据现有技术对形成上述侧墙40的工艺方法及其工艺条件进行合理选取,在此不再赘述。
在上述步骤S12中,可利用离子注入或外延原位掺杂的方法,形成上述源/漏极20,本领域技术人员可以根据实际需求对上述离子注入和原位掺杂的工艺条件进行合理设定。
在执行完步骤S1之后,执行步骤S2:在位于源/漏极20之间的衬底10表面形成栅介质层310,并在栅介质层310表面形成包括下电极层320、铁电层330和上电极层360的铁电电容。上述铁电层330历经适当退火过程,表现明显的铁电特性,与上电极层360和下电极层320构成铁电电容。
在一种优选的实施方式中,上述步骤S2包括以下过程:S21,在衬底10上形成栅介质层310,如图4所示;S22,在栅介质层310上顺序沉积下电极材料、铁电材料和上电极材料,并进行退火处理,得到铁电电容,如图5所示。
在上述步骤S21中,形成的栅介质层310可以是单一栅介质材料,此时,优选地,栅介质层310包括SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种,其厚度大于
形成的上述栅介质层310也可以为多层材料,此时,优选地,栅介质层310包括SiO2中间层和高-k介质层,SiO2中间层的厚度小于在利用氧化形成SiO2中间层之后,过程S21还包括以下步骤:在SiO2中间层上利用原子层沉积生长制备高-k介质,形成栅介质层310。通过在SiO2上再增加一层具有高-k介质层,有效抑制沟道与下电极之间的漏电的同时,增强晶体管的栅极控制能力,改善器件性能。本领域技术人员可以根据现有技术对上述高-k介质进行合理选取,优选地,形成上述高-k介质选自HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
在上述步骤S22中,通过顺序形成下电极材料、铁电材料和上电极材料并进行退火处理,以使形成的铁电层330具有良好铁电特性。为了提高上述铁电层330的铁电特性并兼容现有工艺条件,优选地,热退火处理的温度≤500℃。
本领域技术人员可以根据现有技术对形成上述铁电材料进行合理选取,为了使上述铁电层330具有良好的铁电特性,优选地,上述铁电材料为铪基铁电氧化物,铪基铁电氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪;并且,优选地,形成的铁电层330的厚度≤10nm。
并且,本领域技术人员也可以根据现有技术对下电极材料和上电极材料进行合理选取,为了使掺杂的铪基氧化物表现出良好的铁电特性,优选地,形成上述下电极材料和上电极材料为TiN和/或TaN;并且,优选地,上述下电极层320和上电极层360的厚度为1~5nm。
在执行完步骤S2之后,执行步骤S3:去除上电极层360,并在铁电层330上形成绝缘介质层340,如图6所示。在一种优选的实施方式中,上述步骤S3包括以下过程:S31,去除上电极层360,并对铁电层表面进行表面处理;S32,在铁电层330上沉积绝缘材料,形成绝缘介质层340。
在上述步骤S31中,可以采用湿法溶液去除所述上电极层360;并且,通过对铁电层表面进行表面处理,以减少铁电层表面缺陷。为了更为有效地减少表面缺陷,优选地,采用等离子体处理技术对铁电层表面进行处理,本领域技术人员可以根据实际需求对上述等离子体处理的工艺条件进行合理设定。
在上述步骤S32中,为了降低穿过铁电层的漏电,形成上述绝缘介质层340的绝缘材料需要具有较高的带隙;优选地,上述绝缘材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种;并且,优选地,上述绝缘介质层340的厚度为2~10nm。
在执行完步骤S3之后,执行步骤S4:在绝缘介质层340上形成栅极350,从而得到栅堆叠30。在一种优选的实施方式中,在步骤S4中,在绝缘介质层340上沉积栅极材料并进行平坦化处理,以得到栅极350,如图7所示。
形成上述栅极350的金属栅材料可以为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu和RuOx中的任一种或多种,本领域技术人员可以根据现有技术对上述金属栅材料的种类进行合理选取。
在上述步骤S4之后,本发明的上述制备方法还可以包括以下步骤:在衬底10上沉积形成介质层,并在栅极350上的介质层中形成与栅极350连通的通孔,以及在位于栅极350两侧的介质层中形成与源/漏极20连通的通孔,然后在上述通孔中填充导电材料,以形成分别与栅极350和源/漏极20连接的导电通道50,如图8所示。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
提供一种了铁电场效应晶体管及其制造方法,通过将铁电层夹于上电极和下电极之间,并历经退火处理,使得铁电层表现出良好铁电特性后,再去除上电极材料,并在铁电层上沉积绝缘介质层,避免铁电层与栅极的直接接触,达到降低下电极与栅电极之间漏电的目的,改善了器件工作特性,保证了铁电场效应晶体管的正常工作。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (14)

1.一种铁电场效应晶体管,包括衬底(10)、源/漏极(20)、栅堆叠(30)和侧墙(40),其特征在于,所述栅堆叠(30)由沿远离所述衬底(10)的方向顺序层叠的栅介质层(310)、下电极层(320)、铁电层(330)、绝缘介质层(340)和栅极(350)组成。
2.根据权利要求1所述的铁电场效应晶体管,其特征在于,形成所述绝缘介质层(340)的材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
3.根据权利要求1所述的铁电场效应晶体管,其特征在于,所述绝缘介质层(340)的厚度为2~10nm。
4.根据权利要求1所述的铁电场效应晶体管,其特征在于,形成所述铁电层(330)的原料为铪基铁电氧化物,所述铪基铁电氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪,优选所述铁电层(330)的厚度为1~10nm。
5.根据权利要求1所述的铁电场效应晶体管,其特征在于,形成所述下电极层(320)的材料为TiN和/或TaN,优选所述下电极层(320)的厚度为1~5nm。
6.根据权利要求1所述的铁电场效应晶体管,其特征在于,所述栅介质层(310)包括依次远离所述衬底(10)的SiO2中间层和高-k介质层,优选形成所述高-k介质层的材料选自HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
7.根据权利要求6所述的铁电场效应晶体管,其特征在于,所述SiO2中间层的厚度为
8.一种铁电场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1,提供具有源/漏极(20)的衬底(10);
S2,在位于所述源/漏极(20)之间的所述衬底(10)表面形成栅介质层(310),并在所述栅介质层(310)表面形成包括下电极层(320)、铁电层(330)和上电极层(360)的铁电电容;
S3,去除所述上电极层(360),并在所述铁电层(330)上形成绝缘介质层(340);以及
S4,在所述绝缘介质层(340)上形成栅极(350)。
9.根据权利要求8所述的制备方法,其特征在于,所述步骤S1包括以下过程:
S11,在所述衬底(10)上形成假栅堆叠,并在所述假栅堆叠的两侧形成侧墙(40);
S12,在位于所述侧墙(40)两侧的衬底(10)中形成所述源/漏极(20);
S13,去除所述假栅堆叠。
10.根据权利要求8所述的制备方法,其特征在于,所述步骤S2包括以下过程:
S21,在所述衬底(10)上形成所述栅介质层(310),所述栅介质层(310)包括SiO2中间层和高-k介质层;
S22,在所述栅介质层(310)上顺序沉积下电极材料、铁电材料和上电极材料,并进行热退火处理,得到所述铁电电容,优选所述铁电材料为掺杂有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪,优选所述铁电层(330)的厚度为1~10nm,优选所述下电极材料和所述上电极材料独立地选自TiN和TaN,优选所述下电极层(320)和/或所述上电极层(360)的厚度为1~5nm。
11.根据权利要求10所述的制备方法,其特征在于,所述热退火处理的温度≤500℃。
12.根据权利要求10所述的制备方法,其特征在于,所述SiO2中间层的厚度为优选所述高-k介质层选自HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种。
13.根据权利要求8所述的制备方法,其特征在于,所述步骤S3包括以下过程:
S31,去除所述上电极层(360),并对所述铁电层(330)表面进行处理,优选采用湿法溶液去除所述上电极层(360),优选采用等离子体处理技术对所述铁电层(330)表面进行表面处理;
S32,在所述铁电层(330)上沉积绝缘材料,形成所述绝缘介质层(340),优选所述绝缘材料选自SiO2、HfO2、La2O3、Al2O3、TiO2和Si3N4中的任一种或多种,优选所述绝缘介质层(340)的厚度为2~10nm。
14.根据权利要求8所述的制备方法,其特征在于,在所述步骤S4中,在所述绝缘介质层(340)上沉积栅极材料并进行平坦化处理,以得到所述栅极(350)。
CN201711075067.1A 2017-11-03 2017-11-03 铁电场效应晶体管及其制备方法 Active CN108091693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711075067.1A CN108091693B (zh) 2017-11-03 2017-11-03 铁电场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711075067.1A CN108091693B (zh) 2017-11-03 2017-11-03 铁电场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108091693A true CN108091693A (zh) 2018-05-29
CN108091693B CN108091693B (zh) 2020-10-27

Family

ID=62170420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711075067.1A Active CN108091693B (zh) 2017-11-03 2017-11-03 铁电场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108091693B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109829540A (zh) * 2019-01-28 2019-05-31 中国科学院微电子研究所 神经网络运算系统
CN110034190A (zh) * 2019-04-11 2019-07-19 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN111029409A (zh) * 2019-10-31 2020-04-17 上海集成电路研发中心有限公司 一种性能可调的晶体管
CN112349775A (zh) * 2020-09-16 2021-02-09 清华大学 超陡亚阈值摆幅器件及其制备方法
CN112490290A (zh) * 2020-11-27 2021-03-12 复旦大学 半导体器件及制造方法
WO2023220962A1 (zh) * 2022-05-18 2023-11-23 华为技术有限公司 一种铁电场效应晶体管、铁电存储器和制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347156A (zh) * 2000-09-22 2002-05-01 松下电器产业株式会社 半导体存储器
JP2003133523A (ja) * 2001-10-22 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2004134507A (ja) * 2002-10-09 2004-04-30 Matsushita Electric Ind Co Ltd 積層絶縁膜を備えた不揮発電界効果型トランジスタ
CN1306599C (zh) * 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347156A (zh) * 2000-09-22 2002-05-01 松下电器产业株式会社 半导体存储器
JP2003133523A (ja) * 2001-10-22 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置
CN1306599C (zh) * 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
JP2004134507A (ja) * 2002-10-09 2004-04-30 Matsushita Electric Ind Co Ltd 積層絶縁膜を備えた不揮発電界効果型トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109829540A (zh) * 2019-01-28 2019-05-31 中国科学院微电子研究所 神经网络运算系统
CN109829540B (zh) * 2019-01-28 2021-05-28 中国科学院微电子研究所 神经网络运算系统
CN110034190A (zh) * 2019-04-11 2019-07-19 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN111029409A (zh) * 2019-10-31 2020-04-17 上海集成电路研发中心有限公司 一种性能可调的晶体管
CN111029409B (zh) * 2019-10-31 2023-06-02 上海集成电路研发中心有限公司 一种性能可调的晶体管
CN112349775A (zh) * 2020-09-16 2021-02-09 清华大学 超陡亚阈值摆幅器件及其制备方法
CN112490290A (zh) * 2020-11-27 2021-03-12 复旦大学 半导体器件及制造方法
WO2023220962A1 (zh) * 2022-05-18 2023-11-23 华为技术有限公司 一种铁电场效应晶体管、铁电存储器和制造方法

Also Published As

Publication number Publication date
CN108091693B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN108091693A (zh) 铁电场效应晶体管及其制备方法
US10497788B2 (en) Semiconductor devices and fabricating methods thereof
CN103855194B (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
CN103247679B (zh) 石墨烯器件用的具有低等效氧化物厚度的双层栅极电介质
KR20190105544A (ko) 반도체 장치
US10957763B2 (en) Gate fill utilizing replacement spacer
CN101930979B (zh) 控制器件阈值电压的CMOSFETs结构及其制造方法
TW584966B (en) Semiconductor device and process for producing the same
CN108962998A (zh) 半导体装置及半导体装置的制造方法
JP2007513498A (ja) FETゲート電極用のCVDタンタル化合物(TaおよびNを含む化合物の化学的気相堆積方法および半導体電界効果デバイス)
JP2009059882A (ja) 半導体装置
US20120104506A1 (en) Cmosfet device with controlled threshold voltage characteristics and method of fabricating the same
TW201246531A (en) Offset electrode TFT structure
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
CN110189997A (zh) 堆叠纳米片环栅晶体管及其制备方法
US20120214296A1 (en) Methods of Forming Semiconductor Devices
US20070096226A1 (en) MOSFET dielectric including a diffusion barrier
CN103839821B (zh) 晶体管及其制造方法
CN101364540B (zh) 半导体装置的制造方法
KR20090059494A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN110010691B (zh) 负电容场效应晶体管及其制备方法
KR102620854B1 (ko) 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
EP4151781A1 (en) Ferroelectric material, and electronic device including the same
JP7430843B1 (ja) 酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法
CN108231584A (zh) 环栅纳米线场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant