CN1347156A - 半导体存储器 - Google Patents
半导体存储器 Download PDFInfo
- Publication number
- CN1347156A CN1347156A CN01123695A CN01123695A CN1347156A CN 1347156 A CN1347156 A CN 1347156A CN 01123695 A CN01123695 A CN 01123695A CN 01123695 A CN01123695 A CN 01123695A CN 1347156 A CN1347156 A CN 1347156A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric layer
- layer
- insulating barrier
- ferroelectric
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 230000015654 memory Effects 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 32
- 150000001875 compounds Chemical class 0.000 claims description 20
- 229910052712 strontium Inorganic materials 0.000 claims description 19
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 19
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 229910052715 tantalum Inorganic materials 0.000 claims description 17
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 17
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 16
- 229910052797 bismuth Inorganic materials 0.000 claims description 13
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 13
- 238000007667 floating Methods 0.000 abstract description 50
- 230000014759 maintenance of location Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 183
- 238000009413 insulation Methods 0.000 description 52
- 239000000463 material Substances 0.000 description 26
- 238000010276 construction Methods 0.000 description 20
- 230000001413 cellular effect Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000012212 insulator Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000009795 derivation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Abstract
一种半导体存储器,半导体衬底11上依次重叠有下部绝缘层14、浮置栅极15、铁电层16、上部绝缘层17以及栅电极18。上部绝缘层17比铁电层16对漏电流的绝缘性高。在FeFET型存储器中,能够抑制从铁电层流向栅电极的漏电流,而大幅度地改善保持特性。
Description
技术领域
本发明涉及一种半导体存储器，包括其栅电极隔着铁电层形成在半导体衬底上的场效应晶体管。
背景技术
近年来，很多半导体公司在为IC卡或笔记本电脑等研究、开发具有切断电源后记忆内容也不消失的非易失性特征，和操作性与DRAM(Ferroelectric RAM：以下，称它为FeRAM)高速的铁电存储器。
现已开发出来的FeRAM存储单元结构，主要为2晶体管2电容器结构(2T2C结构)或1晶体管1电容器结构(1T1C结构)。因此，当实现FeRAM微细化时，就需要使电容器结构为3维等的高度加工技术。很难使存储器微细化的这一问题不仅在制造FeRAM时存在，制造DRAM也会存在。它便是将来实现存储器的高密度化或大容量化时的一大障碍。
另一方面，作为FeRAM的其他电路方式，又开始研究一种使用了栅极绝缘层的一部分由铁电层构成的场效应型晶体管的半导体存储器(Ferroelectric FET型存储器：以下，称其为FeFET型存储器)。因FeFET型存储器仅由晶体管构成，故能避免上述微细加工上的问题。也就是说，FeFET型存储器既实现了已往的FeRAM所备有的非易失性以及高速动作性，又实现了高密度化，故可以说它具有作为一个半导体存储器所应具有的最理想的特性。
以下，参考图5，对已往的半导体存储器，更具体而言，FeFET型存储器的单元结构进行说明。
如图5所示，绝缘层104、浮置栅极105、铁电存储器106及栅电极107依次重叠在形成有源极区域102和漏极区域103的半导体衬底101上。因此时，一般浮置栅极105及栅电极107由金属构成，故简称具有图5所示的那样的结构的FeFET型存储器结构，取每层的第一个英语字母，为MFMIS结构(Metal(栅电极107)-Ferroelectric(铁电层106)-Metal(浮置栅极105)-Insulator(绝缘层104)-Substrate(半导体衬底101))。
另外，在具有图5所示的那样的结构的存储单元中，在栅电极107被施加电压(以下，称它为栅电压)后，铁电层106的两端就被施加了电压，而在铁电层106上发生极化。在源极区域102和漏极区域103之间的导电率，会因该极化的方向往上(栅电极107方向)还是往下(半导体衬底101方向)而不一样，故即使施加同样大小的栅极电压，在源极区域102和漏极区域103之间流的电流的大小也不相等，存储功能由此而生。
再说，该铁电层106的极化，停止施加栅极电压后也保持同一方向，故上述存储器功能还具有非易失性这一特征。
然而，在上述已往的FeFET型存储单元结构中，即使停止施加栅极电压，由于铁电层106的极化也会在浮置栅极105产生电位，这样，漏电流就会从浮置栅极105通过绝缘层104及铁电层106流向半导体衬底101及栅极电极107，结果是实际上存储在浮置栅极105内的电荷减少。
此时，使用氧化硅作绝缘层104的材料时，流过绝缘层104的漏电流和流过铁电层106的漏电流相比，其值实际上在能够忽视的范围内，铁电层106，在现在的情况下，还很难具有良好的漏泄特性。因此，在现有的FeFET型存储单元上，主要由于通过铁电层106流向栅电极107的漏电流，存储保持特性(以下，称其为保持特性)最长也只有十几天左右，根本没达到实用时所需的10年的保持特性。
发明内容
本发明就是为解决上述问题而钻研出来的，其目的为：想法抑制FeFET型存储器中从铁电层流向栅电极的漏电流，借此大幅度地改善保持特性。
为了达成上述目的，本发明所涉及的第1半导体存储器，是：隔着铁电层形成在半导体衬底上的场效应型晶体管构成为前提，在铁电层和栅电极之间形成有比铁电层对漏电流的绝缘性高的第1绝缘层。
依据第1半导体存储器，由于在铁电层和栅电极之间形成有比铁电层对漏电流的绝缘性高的第1绝缘层，而能大幅度地减少从铁电层流向栅电极的漏电流，故大幅度地能改善FeFET型存储器的保持特性。
在第1半导体存储器中，最好又备有形成在铁电层和半导体衬底之间、并比铁电层对漏电流的绝缘性高的第2绝缘层。
这样做，也能减少从铁电层流向半导体衬底的漏电流，故能进一步改善FeFET型存储器的保持特性。
在第1半导体存储器中，最好第1绝缘层至少包括含有锶及钽的氧化物层。
这样做，含有锶及钽的氧化物就具有很高的介电常数，也具有很高的绝缘性，故在同一个装置结构下施加一样大的栅电压时，这种情况和使用其他的绝缘性很高的绝缘体(如氧化硅等)作第1绝缘层相比，能使施加给铁电层的电压更大。
在第1半导体存储器中，最好铁电层由铋层状化合物形成，第1绝缘层至少包括含有锶及钽的氧化物层。
这样做，即使铁电层中包含的铋在铁电层和第1绝缘层的界面上扩散，形成在该界面上的物质也会成为典型的铁电铋层状化合物，即钽酸锶铋(SrBi2Ta2O9：以下称其为SBT)，故铁电特性不恶化。特别是，若以SBT或由它派生出来的化合物(以下，称其为派生化合物)作铁电层用，就能够抑制由于构成元素在铁电层和第1绝缘层之间扩散所导致的铁电层特性的恶化。
在第1半导体存储器中，最好铁电层由锆钛酸铅形成，第1绝缘层至少包括含有锆钛酸铅的氧化物层。
这样做，即使铁电层中所包含的铅在铁电层和第1绝缘层的界面上扩散，形成在该界面上的物质成为锆钛酸铅的派生化合物，因此能够抑制由于构成元素在铁电层和第1绝缘层之间的扩散所导致的铁电层特性的恶化。
另外，为了达成上述目的，本发明所涉及的第2半导体存储器，是隔着铁电层形成在半导体衬底上的场效应型晶体管为前提，铁电层被它比铁电层对漏电流的绝缘性还高的绝缘层覆盖。
依据第2半导体存储器，铁电层由比铁电层对漏电流的绝缘性还高的绝缘层覆盖，因此，不仅能减小从铁电层流向栅电极的漏电流，也大大地能减小从铁电层漏向所有部位的漏电流，结果，可大幅度地改善FeFET型存储器的保持特性。
在第2半导体存储器中，最好绝缘层至少包括含有锶及钽的氧化物层。
这样做，含有锶及钽的氧化物就具有很高的介电常数，也具有很高的绝缘性，故在同一个器件结构下施加一样大的栅电压时，这样情况和使用其他的绝缘性很高的绝缘体(如氧化硅等)作第1绝缘层相比，更能使施加给铁电层的电压。
在第2半导体存储器中，铁电层由铋层状化合物形成，绝缘层至少包括含有锶及钽的氧化物层。
这样做，即使铁电层中所包含的铋在铁电层和绝缘层的界面上扩散，形成在该界面的物质也会成为典型的铁电铋层状化合物的SBT，故铁电特性不恶化。特别是，若以SBT或由它派生化合物作铁电层用，就能够抑制由于构成元素在铁电层和绝缘层之间扩散所导致的铁电层特性的恶化。
在第2半导体存储器中，最好铁电层是锆钛酸铅，绝缘层至少包括含有锆钛酸铅的氧化物层。
这样做，即使铁电层中所包含的铅在铁电层和绝缘层的界面上扩散，形成在该界面上的物质成为锆钛酸铅的派生化合物，因此能够抑制由于构成元素在铁电层和绝缘层之间扩散所导致的铁电层特性的恶化。
附图说明
图1是用来说明本发明第1实施例所涉及的半导体存储器的单元结构的剖面图。
图2是用来说明本发明第1实施例的第1变形例所涉及的半导体存储器的单元结构的剖面图。
图3是用来说明本发明第1实施例的第2变形例所涉及的半导体存储器的单元结构的剖面图。
图4是用来说明本发明第2实施例所涉及的半导体存储器的单元结构的剖面图。
图5是用来说明已往的半导体存储器的单元结构的剖面图。
下面，简要说明符号。
11-半导体衬底；12-源极区域；13-漏极区域；14-下部绝缘层；15-浮置栅极；16-铁电层；17-上部绝缘层；18-栅电极；19-上部浮置栅极；21-半导体衬底；22-源极区域；2 3-漏极区域；24-下部浮置栅极；25-铁电层；26-上部浮置栅极；27-绝缘层；28-栅电极。
具体实施方式
(第1实施例)
下面，参考附图，对本发明第1实施例所涉及的半导体存储器进行说明。
图1为剖面图，示出了第1实施例所涉及的半导体存储器的单元结构，具体而言，为FeFET型存储器的单元结构。
如图1所示，在形成有源极区域12及漏极区域13的半导体衬底11上，依次重叠有下部绝缘层14、浮置栅极15、铁电层16、上部绝缘层17以及栅电极18。在此，下部绝缘层14及上部绝缘层17比铁电层16对漏电流的绝缘性高。
在图1所示的本实施例的存储单元中，这样施加电压，即让栅电极18为高电位，半导体衬底11为低电位，或者栅电极18为低电位，半导体衬底11为高电位，就能使铁电层16内的极化方向指向栅电极18或半导体衬底11方向。
此时，给铁电层16施加的电压，由下部绝缘层14、铁电层16及上部绝缘层17的每个容量串接在一起的结构来决定。具体来说，施加在栅电极18和半导体衬底11之间的电压，按下部绝缘层14、铁电层16、上部绝缘层17的容量的倒数给它们分配。因此，在存储保持之期间内，浮置栅极15一般不为0电位，另一方面，切断存储器电源后栅电极18为0电位，所以铁电层16的下面和上部绝缘层17的上面之间产生电位差。
然而，依据本实施例，在浮置栅极15和栅电极18之间，有比铁电层16对漏电流的绝缘性高的上部绝缘层17，所以能抑制从浮置栅极15流向栅电极18的漏电流。因此，能长时间保持产生在浮置栅极15的电荷，故能实现具有很优良保持特性的FeFET型存储器。
再说，依据本实施例，浮置栅极15和半导体衬底11之间，有比铁电层16对漏电流的绝缘性还高的下部绝缘层14，所以能减小从浮置栅极15流向半导体衬底11的漏电流，因此，就更能改善FeFET型存储器的保持特性。
也就是说，本实施例的半导体存储器实现了未曾实现的优良特征。其存储单元结构，从栅电极往下看去，依次为：栅电极18(金属：Metal)/上部绝缘层17(绝缘体：Insulator)/铁电层16(铁电体：Ferroelectric)/浮置栅极15(金属：Metal)/下部绝缘层14(绝缘体：Insulator)/半导体衬底11(基板：Substrate)。按照已往的FeFET型存储器领域的起名方法，我们称本实施例的存储单元结构为MIFMIS结构。
一般来说，为将数据写入存储器最好给铁电层16施加较大的电压。对此相比，在本发明的MIFMIS结构中，能使分别印加在下部绝缘层14及上部绝缘层17的电压比印加在已往的FeFET型存储器的单元结构(即栅电极和铁电层之间没有绝缘体的普通MFMIS结构)中的绝缘层(例如图5所示的绝缘层104)的电压小一些。因此，能使下部绝缘层14及上部绝缘层17的厚度分别比已往的MFMIS结构中的绝缘层的厚度薄一些。因此，可设下部绝缘层14及上部绝缘层17的电容串接时的总电容(每电容的倒数的和的倒数)与普通MFMIS结构中的绝缘层的容量相等，由此能使施加给铁电层16的电压与施加普通MFMIS结构中的铁电层的电压相等。
补充一下，在本实施例中，最好使用氧化硅作下部绝缘层14的材料，使用包含锶和钽的氧化物作上部绝缘层17的材料。其理由如下：一般来说，锶和钽的氧化物的相对介电常数在100以上，很高且很接近铁电层16的相对介电常数。另一方面，氧化硅的相对介电常数在5左右，很小。因此，在将数据写入存储器时给栅电极18施加电压的时候，铁电层16和上部绝缘层17之间的界面电位接近栅极电位，结果，实际上能给铁电层16施加高电压。另外，因使用氧化硅作下部绝缘层14的材料，故至形成下部绝缘层14及浮置栅极15为止，需要的不是形成铁电体的工艺，而是和形成普通闪烁存储器相同的工艺(如一般的硅制造工艺)，故能形成绝缘特性优良的下部绝缘层14及浮置栅极15，且质量很好。再说，铁电层16及上部绝缘层17形成在上述那样形成的高质量浮置栅极15上，故能实现形成结晶性及电气绝缘特性很优秀的铁电层16及上部绝缘层17。
另外，在本实施例中，还最好使用铋层状化合物作铁电层16的材料，且使用包括锶和钽的氧化物作上部绝缘层17的材料。其理由如下：即使铁电层16中所包含的铋在铁电层16和上部绝缘层17的界面上扩散，形成在该界面的物质也会成为具有铁电性的钽酸锶铋(SBT)，故不恶化铁电体特性。特别是，在使用SBT或自它的派生化合物作铁电层16时，即使铁电层16和上部绝缘层17的结构元素在彼此间互相扩散，也因上部绝缘层17的构成元素(锶或钽)包括在铁电层16的构成元素内，故能够抑制由于互相扩散而导致的铁电层16的铁电特性或上部绝缘层17的绝缘性的恶化。
在本实施例中，还最好使用锆钛酸铅作铁电层16的材料，使用包括锆钛酸铅的氧化物作上部绝缘层17的材料。其理由如下：即使铁电层16中所包含的铅扩散在铁电层16和上部绝缘层17之间的界面上扩散，形成在该界面上的物质也会成为锆钛酸铅的派生化合物，因此可抑制由于铁电层16和上部绝缘层17的构成元素在彼此间扩散而导致的铁电特性的恶化。
在本实施例中，既可以由一种物质构成上部绝缘层17，亦可以由两种以上绝缘性不同的物质组合起来构成上部绝缘层17。例如，既可以使用包括锶和钽的氧化物形成单层结构作上部绝缘层17；也可以使用由该氧化物层和其他绝缘性物质层形成的叠层结构；还可以使用包括锆钛酸铅形成单层结构作上部绝缘层17；又可以使用由该氧化物层和其他绝缘性物质层形成的叠层结构。
(第1实施例的第1变形例)
以下，参照附图对本发明第1实施例的第1变形例所涉及的半导体存储器进行说明。
图2为剖面图，示出了第1实施例的第1变形例所涉及的半导体存储器的单元结构，具体而言，为FeFET型存储器件的单元结构。补充一下，在图2中，对和图1所示的第1实施例中的部件相同的部件，使用相同的表示符号，省略其说明。
在第1实施例中，以具有浮置栅极15的FeFET型存储器为对象(参看图1)，而在第1实施例的第1变形例中，以没有浮置栅极15的FeFET型存储器为对象。具体来说，如图2所示，第1实施例的第1变形例没有浮置栅极15，这是它唯一不同于第1实施例的地方。
在第1实施例的第1变形例，也和第1实施例一样，给铁电层16施加的电压，以下部绝缘层14、铁电层16以及上部绝缘层17的每个容量串接的结构来决定。具体来说，施加在栅电极18和半导体衬底11之间的电压按下部绝缘层14、铁电层16、上部绝缘层17的容量的倒数给它们分配。因此，在存储保持之期间内，下部绝缘层14和铁电层16的界面一般不为0电位，另一方面，切断存储器电源后栅电极18为0电位，所以铁电层16的下面和上部绝缘层17的上面之间发生电位差。
然而，依据本实施例，在铁电层16和栅电极18之间，有比铁电层16对漏电流的绝缘性高的上部绝缘层17，所以能抑制从铁电层16到栅电极18的漏电流，故能实现具有很优良保持特性的FeFET型存储器。
再说，依据本发明，铁电层16和半导体衬底11之间，有比铁电层16对漏电流的绝缘性还高的下部绝缘层14，所以能减小从铁电层16流向半导体衬底11的漏电流，因此，就更能改善FeFET型存储器的保持特性。
(第1实施例的第2变形例)
以下，参照附图对本发明第1实施例的第2变形例所涉及的半导体存储器进行说明。
图3为剖面图，示出了第1实施例的第2变形例所涉及的半导体存储器的单元结构，具体而言，为FeFET型存储器件的单元结构。补充一下，在图3中，对和图1所示的第1实施例的部件相同的部件，使用相同的表示符号，省略其说明。
在第1实施例中，以具有一个浮置栅极15的FeFET型存储器为对象(参看图1)，而在第1实施例的第2变形例中，以具有两个浮置栅极15的FeFET型存储器为对象。具体来说，如图3所示，第1实施例的第2变形例除了设有浮置栅极15以外，又在铁电层16和上部绝缘层17之间设有上部浮置栅极19，这是它唯一不同于第1实施例的地方。
依据本变形例，除了能得到第1实施例的效果，还能得到以下效果。由于在铁电层16和上部绝缘层17之间设上了上部浮置栅极19，故能防止铁电层16和上部绝缘层17之间所产生的构成元素扩散且能抑制铁电层特性的恶化，也能给铁电层16施加均匀电场。
(第2实施例)
以下，参照附图对本发明第2实施例所涉及的半导体存储器进行说明。
图4为剖面图，示出了第2实施例所涉及的半导体存储器的单元结构，具体而言，为FeFET型存储器件的单元结构。
如图4所示，在形成有源极区域22及漏极区域23的半导体衬底21上，依次重叠有下部浮置栅极24、铁电层25及上部浮置栅极26，同时，该重叠结构部被绝缘层27覆盖。也就是说，该重叠结构部的上边，下边以及两侧都被绝缘层27覆盖。而且，该重叠结构部的上边，即上部浮置栅极26的上边，隔着绝缘层27形成有栅电极28。在此，绝缘层27比铁电层25对漏电流的绝缘性高。
依据本实施例，铁电层25被半导体衬底21一侧的下部浮置栅极24和栅电极28一侧的上部浮置栅极26夹起来，同时以下部浮置栅极24、铁电层25及上部浮置栅极26构成的重叠结构部，被比铁电层25对漏电流的绝缘性高的绝缘层27覆盖。因此，能抑制从上部浮置栅极26流向栅电极28的漏电流，同时也能减小通过铁电层25从下部浮置栅极24流向栅电极28的漏电流。而且，能抑制从下部浮置栅极24流向半导体衬底21的漏电流，同时也能减小通过铁电层25从上部浮置栅极26流向半导体衬底21的漏电流。再说，还能抑制从铁电层25的两个侧面漏出来的漏电流。换句话说，大大地能抑制从铁电层25流向所有部位的漏电流，故能大幅度地改善FeFET型存储器的保持特性。
补充一下，在本实施例中设置了上部浮置栅极26及下部浮置栅极24这两个浮置栅极，还可以仅设置一个浮置栅极，或者可以不设置浮置栅极来代替上述做法。
在本实施例中，最好使用包括锶和钛的氧化物作绝缘层27的材料。这样做，包括锶和钛的氧化物具有高介电常数，也具有高绝缘性，故在同一个器件结构下，施加一样大的电压时，这样情况和使用的其他的绝缘性很高的绝缘体(如氧化硅等)作绝缘层27相比，能使施加给铁电层的电压。
在本实施例中，最好使用铋层状化合物作铁电层25的材料，使用含有锶及钽的氧化物作绝缘层27的材料。这样做，在不设置上部浮置栅极26或下部浮置栅极24的时候，即使铁电层25中包含的铋在铁电层25和绝缘层27的界面上扩散，形成在该界面的物质成为典型的铁电铋层状化合物的SBT，故铁电特性不恶化。特别是，若以SBT或由它派生化合物作铁电层25用，就能够抑制由于构成元素在铁电层25和绝缘层27之间所导致的铁电层特性的恶化。
在本实施例中，最好使用锆钛酸铅作铁电层25的材料，同时使用包括含有锆钛酸铅的氧化物层作绝缘层27的材料。这样做，在不设置上部浮置栅极26或下部浮置栅极24的时候，即使铁电层25所包含的铅在铁电层25和绝缘层27的界面上扩散，形成在该界面上的物质成为锆钛酸铅的派生化合物，因此能够抑制由于构成元素在铁电层25和绝缘层27之间扩散所导致的铁电层特性的恶化。
另外，在本实施例中，可以由单一物质构成绝缘层27，也可以由两种以上绝缘性不同的物质组合起来构成绝缘层27。例如，既可以使用包括锶和钽的氧化物形成单层结构作上部绝缘层17；也可以使用由该氧化物层和其他绝缘性物质层形成的叠层结构；还可以使用包括锆钛酸铅形成单层结构作上部绝缘层17；又可以使用由该氧化物层和其他绝缘性物质层形成的叠层结构。
依据本实施例，由于至少在铁电层和其上面的栅电极之间形成有对漏电流的绝缘型比铁电层绝缘性高的绝缘层，大大地能够减小通过铁电层从铁电层流向栅电极的漏电流，故大幅度地能改善FeFET型存储器的保持特性。
Claims (9)
1、一种半导体存储器，包括：栅电极隔着铁电层形成在半导体衬底上的场效应型晶体管，其中：
在上述铁电层和上述栅电极之间形成有比上述铁电层对漏电流的绝缘性高的第1绝缘层。
2、根据权利要求第1项所述的半导体存储器，其中：
又备有形成在上述铁电层和上述半导体衬底之间、并比上述铁电层对漏电流的绝缘性高的第2绝缘层。
3、根据权利要求第1项所述的半导体存储器，其中：
上述第1绝缘层至少包括含有锶及钽的氧化物层。
4、根据权利要求第1项所述的半导体存储器，其中：
上述铁电层由铋层状化合物形成，上述第1绝缘层至少包括含有锶及钽的氧化物层。
5、根据权利要求第1项所述的半导体存储器，其中：
上述铁电层由锆钛酸铅形成，上述第1绝缘层至少包括含有锆钛酸铅的氧化物层。
6、一种半导体存储器，包括：栅电极隔着铁电层形成在半导体衬底上的场效应型晶体管，其中：
上述铁电层被它比上述铁电层对漏电流的绝缘性还高的绝缘层覆盖。
7、根据权利要求第6项所述的半导体存储器，其中：
上述绝缘层至少包括含有锶及钽的氧化物层。
8、根据权利要求第6项所述的半导体存储器，其中：
上述铁电层由铋层状化合物形成，上述绝缘层至少包括含有锶及钽的氧化物层。
9、根据权利要求第6项所述的半导体存储器，其中：
上述铁电层由锆钛酸铅形成，上述绝缘层至少包括含有锆钛酸铅的氧化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP288373/2000 | 2000-09-22 | ||
| JP2000288373A JP3627640B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1347156A true CN1347156A (zh) | 2002-05-01 |
Family
ID=18771967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01123695A Pending CN1347156A (zh) | 2000-09-22 | 2001-09-11 | 半导体存储器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6876030B2 (zh) |
| EP (1) | EP1191604A3 (zh) |
| JP (1) | JP3627640B2 (zh) |
| KR (1) | KR20020023649A (zh) |
| CN (1) | CN1347156A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134487A (zh) * | 2017-06-06 | 2017-09-05 | 湘潭大学 | 一种基于氧化铪的铁电栅结构及其制备工艺 |
| CN108091693A (zh) * | 2017-11-03 | 2018-05-29 | 中国科学院微电子研究所 | 铁电场效应晶体管及其制备方法 |
| CN109860190A (zh) * | 2019-01-28 | 2019-06-07 | 中国科学院微电子研究所 | 融合型存储器 |
| US11776607B2 (en) | 2019-01-28 | 2023-10-03 | Institute of Microelectronics, Chinese Academy of Sciences | Fusion memory |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531325B1 (en) * | 2002-06-04 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Memory transistor and method of fabricating same |
| DE10308970A1 (de) * | 2003-02-28 | 2004-09-09 | Infineon Technologies Ag | Halbleiterspeicherzelle und Verfahren zu deren Herstellung |
| JP2007188961A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7700985B2 (en) * | 2008-06-24 | 2010-04-20 | Seagate Technology Llc | Ferroelectric memory using multiferroics |
| JP2010062222A (ja) * | 2008-09-01 | 2010-03-18 | Sharp Corp | 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 |
| JP5397626B2 (ja) * | 2010-03-12 | 2014-01-22 | オムロン株式会社 | 信号線路の構造、信号線路の製造方法及び当該信号線路を用いたスイッチ |
| JP5818833B2 (ja) | 2013-03-08 | 2015-11-18 | 株式会社東芝 | 半導体記憶装置 |
| US20160005749A1 (en) * | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Series ferroelectric negative capacitor for multiple time programmable (mtp) devices |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235578B2 (zh) | 1972-12-05 | 1977-09-09 | ||
| WO1992012518A1 (de) | 1991-01-09 | 1992-07-23 | Siemens Aktiengesellschaft | Speicherzellenanordnung und verfahren zu deren betrieb |
| JP3246923B2 (ja) | 1991-08-16 | 2002-01-15 | ローム株式会社 | 強誘電体デバイス |
| JPH05129625A (ja) * | 1991-11-06 | 1993-05-25 | Rohm Co Ltd | 半導体記憶装置 |
| JP3251625B2 (ja) * | 1992-02-24 | 2002-01-28 | ローム株式会社 | 電界効果トランジスタ |
| US6310373B1 (en) * | 1992-10-23 | 2001-10-30 | Symetrix Corporation | Metal insulator semiconductor structure with polarization-compatible buffer layer |
| JP2942088B2 (ja) * | 1993-03-19 | 1999-08-30 | ローム株式会社 | 半導体装置の動作方法、および半導体装置 |
| JPH0799257A (ja) | 1993-06-30 | 1995-04-11 | Ricoh Co Ltd | 固体素子 |
| US5426075A (en) | 1994-06-15 | 1995-06-20 | Ramtron International Corporation | Method of manufacturing ferroelectric bismuth layered oxides |
| JPH08181288A (ja) | 1994-12-21 | 1996-07-12 | Nippon Telegr & Teleph Corp <Ntt> | 強誘電体記憶装置およびその製造方法 |
| EP0767464B1 (en) * | 1995-09-08 | 2003-11-19 | Fujitsu Limited | Ferroelectric memory and method of reading out data from the ferroelectric memory |
| JP3258899B2 (ja) | 1996-03-19 | 2002-02-18 | シャープ株式会社 | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 |
| US6251720B1 (en) * | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
| JPH10163436A (ja) | 1996-11-27 | 1998-06-19 | Sanyo Electric Co Ltd | 不揮発性記憶装置 |
| US6461982B2 (en) * | 1997-02-27 | 2002-10-08 | Micron Technology, Inc. | Methods for forming a dielectric film |
| JP4160638B2 (ja) * | 1997-03-27 | 2008-10-01 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH10294432A (ja) | 1997-04-21 | 1998-11-04 | Sony Corp | 強誘電体キャパシタ、強誘電体不揮発性記憶装置および強誘電体装置 |
| JPH10341002A (ja) * | 1997-06-06 | 1998-12-22 | Oki Electric Ind Co Ltd | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 |
| US6067244A (en) | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
| JPH11177037A (ja) | 1997-12-16 | 1999-07-02 | Asahi Chem Ind Co Ltd | Ｍｆｓ型強誘電体記憶素子とその製造方法 |
| KR100275726B1 (ko) * | 1997-12-31 | 2000-12-15 | 윤종용 | 강유전체 메모리 장치 및 그 제조 방법 |
| TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
| US6111285A (en) * | 1998-03-17 | 2000-08-29 | Micron Technology, Inc. | Boride electrodes and barriers for cell dielectrics |
| KR100292819B1 (ko) | 1998-07-07 | 2001-09-17 | 윤종용 | 커패시터및그의제조방법 |
| JP3180776B2 (ja) * | 1998-09-22 | 2001-06-25 | 日本電気株式会社 | 電界効果型トランジスタ |
| US6368517B1 (en) * | 1999-02-17 | 2002-04-09 | Applied Materials, Inc. | Method for preventing corrosion of a dielectric material |
| US6297527B1 (en) * | 1999-05-12 | 2001-10-02 | Micron Technology, Inc. | Multilayer electrode for ferroelectric and high dielectric constant capacitors |
| DE19946437A1 (de) | 1999-09-28 | 2001-04-12 | Infineon Technologies Ag | Ferroelektrischer Transistor |
| TW501270B (en) * | 1999-11-30 | 2002-09-01 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6476432B1 (en) * | 2000-03-23 | 2002-11-05 | Micron Technology, Inc. | Structures and methods for enhancing capacitors in integrated circuits |
| US6887716B2 (en) * | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
-
2000
- 2000-09-22 JP JP2000288373A patent/JP3627640B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-11 CN CN01123695A patent/CN1347156A/zh active Pending
- 2001-09-20 US US09/956,556 patent/US6876030B2/en not_active Expired - Fee Related
- 2001-09-20 EP EP01122458A patent/EP1191604A3/en not_active Withdrawn
- 2001-09-21 KR KR1020010058473A patent/KR20020023649A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134487A (zh) * | 2017-06-06 | 2017-09-05 | 湘潭大学 | 一种基于氧化铪的铁电栅结构及其制备工艺 |
| CN107134487B (zh) * | 2017-06-06 | 2020-07-14 | 湘潭大学 | 一种基于氧化铪的铁电栅结构及其制备工艺 |
| CN108091693A (zh) * | 2017-11-03 | 2018-05-29 | 中国科学院微电子研究所 | 铁电场效应晶体管及其制备方法 |
| CN109860190A (zh) * | 2019-01-28 | 2019-06-07 | 中国科学院微电子研究所 | 融合型存储器 |
| US11776607B2 (en) | 2019-01-28 | 2023-10-03 | Institute of Microelectronics, Chinese Academy of Sciences | Fusion memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020023649A (ko) | 2002-03-29 |
| JP3627640B2 (ja) | 2005-03-09 |
| US20020036314A1 (en) | 2002-03-28 |
| EP1191604A3 (en) | 2004-06-16 |
| EP1191604A2 (en) | 2002-03-27 |
| US6876030B2 (en) | 2005-04-05 |
| JP2002100743A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1082248C (zh) | 半导体器件及其制造方法 | |
| CN1220985C (zh) | 铁电非易失存储器中的存储器结构及其读出方法 | |
| CN1828904A (zh) | 具有双存储节点的半导体存储装置及其制备和操作方法 | |
| CN1883054A (zh) | 超薄硅上的nrom闪速存储器 | |
| CN1206197A (zh) | Dram单元装置及其制造方法 | |
| CN1444282A (zh) | 多晶存储结构,形成该结构的方法,和使用该结构的半导体存储装置 | |
| CN1347156A (zh) | 半导体存储器 | |
| CN1883047A (zh) | 用于垂直分离栅极nrom存储器的装置和方法 | |
| CN101068020A (zh) | 存储单元阵列及其制造方法 | |
| CN1820352A (zh) | 电容器结构及其形成方法 | |
| CN1181558C (zh) | 铁电晶体管、其在存储单元系统内的应用及其制法 | |
| CN1245764C (zh) | 铁电存储晶体管及其形成方法 | |
| CN1187829C (zh) | 制造半导体器件的方法 | |
| CN1160799C (zh) | 铁电晶体管及其制造方法 | |
| CN1319895A (zh) | 半导体装置及其制造方法 | |
| KR980006266A (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| CN1257311A (zh) | 半导体存储器及其制造方法 | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| CN115769381A (zh) | 晶体管及存储器阵列 | |
| CN1607668A (zh) | Sonos存储器及其制造和操作方法 | |
| CN1165974C (zh) | 微电子结构,其制法及其在存储单元内的应用 | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| CN1879177A (zh) | 具有自对准结构性电荷隔离的nrom闪存 | |
| CN1156852C (zh) | 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 | |
| CN1433577A (zh) | 集成在半导体上的存储单元结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |