CN1156852C - 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 - Google Patents

读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 Download PDF

Info

Publication number
CN1156852C
CN1156852C CNB011162279A CN01116227A CN1156852C CN 1156852 C CN1156852 C CN 1156852C CN B011162279 A CNB011162279 A CN B011162279A CN 01116227 A CN01116227 A CN 01116227A CN 1156852 C CN1156852 C CN 1156852C
Authority
CN
China
Prior art keywords
ferroelectric transistor
ferroelectric
state
storage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011162279A
Other languages
English (en)
Other versions
CN1320928A (zh
Inventor
H
H·巴奇霍弗
T·P·汉德
M·厄尔曼恩
G·布朗
W·霍恩莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1320928A publication Critical patent/CN1320928A/zh
Application granted granted Critical
Publication of CN1156852C publication Critical patent/CN1156852C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

读出或储存存储单元中的铁电晶体管的状态，存储矩阵中另一些存储单元中的另一些铁电晶体管的阈值电压在读出或存储期间增大或永久性增大。

Description

读出和储存存储单元中铁电 晶体管状态的方法和存储矩阵
技术领域：
本发明涉及读出和储存存储单元中铁电晶体管状态的方法和存储矩阵。
背景技术：
这种方法和这种存储矩阵由文件[1]T.Nakamura等人的文章“ASingle-Transistor Ferroelectric Memory Cell”，IEEE International Solid-StateCircuits Conference，ISSCC 95，Session 4，Technology Directions：Displays，Photonics and Ferroelectric Memories，第68-69页，1995.可知。由[1]所知的存储矩阵有大量存储单元，每个存储单元有铁电晶体管，这些铁电晶体管以方阵形式相互连接。而且，存储矩阵有读出/存储控制装置，通过该控制装置能储存存储矩阵中存储单元内的铁电晶体管的状态，或者读出存储单元中相应铁电晶体管的当前状态。
根据文件[1]中所描述的过程，当存储、删除或读出存储矩阵中存储单元内的铁电晶体管状态时，向相应的字线或位线施加相应的读出/存储电压。施加所需的读出/存储电压进一步影响在存储矩阵中位于相邻位置上且与状态要被读出或储存的铁电晶体管相连接的铁电晶体管。通过这种方式，读出或储存存储矩阵中铁电晶体管状态的过程可能损坏存储矩阵中另一个铁电晶体管的状态，即不小心地改变该状态。
如文件[1]中所述，读/写电压Vpp/Vrr加到状态要被读出或储存的铁电晶体管上。在这种情况下，将约±Vpp/2或±Vpp/3的干扰电压加到与该铁电晶体管相连接的相邻的另外的铁电晶体管上，这能错误地改变相应的另外的铁电晶体管的状态。
下面参考图2详细解释该问题。
图2示出了作为外加栅极电压VGS202函数的铁电晶体管栅极中铁电极化(ferroelectric polarizaiton)201轮廓(profile)图200。图200示出了栅极电压202(V)和铁电极化201(C/m2)。
下面通过电滞回线203描述作为栅极电压202的函数的铁电极化201的轮廓。如图2所示，传统的铁电晶体管有两个稳定极化状态，第一稳定极化状态204和第二稳定极化状态205。通过改变外加栅极电压VGS，尤其是通过上述Vpp/2或Vpp/3的“干扰电压”，铁电晶体管的状态能沿电滞回线203变到不能被电辨别的极化状态，即变成第一不可辨别的极化状态206和第二不可辨别的极化状态207。
当能容易地电辨别第一稳定极化状态204和第二稳定极化状态205时，通过该方法，能通过存储矩阵内的铁电晶体管提供和识别两种不同的状态，这种在两种电状态之间进行辨别的能力不能用不可辨别的极化状态206、207来保证。
由此，这种干扰电压能导致存储矩阵中相邻的另一个铁电晶体管中储存的状态发生改变或者至少变成未定义的，即不能可靠地读出相应的相邻铁电晶体管中形成的极化状态，即不能电辨别。
文件[2]Jong-Son Lyu等人的文章“Metal-Ferroelectric SemiconductorField-Effect Transistor(MFSFET)for Single Transistor Memory by Using Poly-Si Source/Drain and BaMgF4 Dielectric”，IEDM 1996，第503-506页，1996.中描述了另一种铁电晶体管及其制造方法。
发明内容：本发明基于这样的问题：从铁电晶体管读出状态或在储存单元中储存铁电晶体管的状态，该存储单元排列在有大量带更多铁电晶体管的更多存储单元的存储矩阵中，目的是避免由于读出和储存一个铁电晶体管的过程而改变存储矩阵中其他存储单元中的其他铁电晶体管。
这个问题通过一种读出或储存存储单元中的铁电晶体管状态的方法以及有独立权利要求所述特征的存储矩阵来解决。
在读出或储存存储单元中的铁电晶体管状态或者在储存存储单元中的铁电晶体管状态的方法中，所述存储单元排列成有大量带更多铁电晶体管的更多存储单元的存储矩阵，从铁电晶体管读出状态或者将状态存入铁电晶体管。在读出或储存铁电晶体管状态的过程中，存储矩阵中至少另一个铁电晶体管的阈值电压被增大，特别是由于施加漏衬底(drain-substrate)电压VDS。
存储矩阵有大量相互连接的存储单元，至少其中一些存储单元有至少一个铁电晶体管。而且，存储矩阵有读出/存储控制装置，它控制从存储矩阵中的存储单元内的铁电晶体管读出状态的过程，或者在存储矩阵中的储存单元内的铁电晶体管中存储状态的过程。读出/存储控制装置设置成状态从铁电晶体管中读出或储存在铁电晶体管中，并且在读出或储存铁电晶体管状态的过程中，存储矩阵中至少另一个铁电晶体管的阈值电压被增大，特别是由于施加漏衬底电压VDS。
增大另一个铁电晶体管的阈值电压以保护所述另一个铁电晶体管的方式是它不再变到不可辨别的极化状态。
正如根据本发明所识别的，增大阈值电压，尤其是通过向铁电晶体管施加漏衬底电压VDS，在这种情况下导致在描述铁电极化轮廓的电滞回线中形成曲线的平稳段。如下所述，该曲线的平稳段足以防止由于变到从相邻铁电晶体管中读出或存入状态所产生的栅极电压而造成变到不可辨别的极化状态。
当外加栅极电压在铁电晶体管的沟道区域中处于电荷载流子的耗散状态时，这尤其涉及铁电晶体管位于其中的极化轮廓区域。
因此，本发明能从存储矩阵中的铁电晶体管中可靠地读出或存入状态，而存储矩阵中相邻的其他铁电晶体管的状态不会变成未定义状态，即变成不可电辨别的状态，即不造成其他铁电晶体管故障。
下面描述从属权利要求中的本发明最佳实施例。
下面描述改进的方法和读出/存储控制装置，在每例中将读出/存储装置设置成能提供相应的发展。
改进的读出/存储控制装置可以通过读出/存储控制装置中的存储器内提供的并由处理器执行的计算机程序用软件实现，或通过硬件中的特定电子电路实现。
为了读出和储存状态，本发明的一个最佳实施例通过向铁电晶体管的栅电极施加读出/存储电压从铁电晶体管读出状态或将状态存入铁电晶体管。
而且，通过向存储矩阵中的另一个铁电晶体管施加漏衬底电压能提高另一个铁电晶体管的阈值电压。漏衬底电压VDS根据铁电晶体管的类型大致为恒压VDS＝±3.3V(n-沟道铁电晶体管为+3.3V，p-沟道铁电晶体管为-3.3V)。
在存储矩阵中的存储单元中可用多个晶体管，特别是多个铁电晶体管。
即使在另一个实施例中使用了利用特殊方法制造的铁电晶体管，但在本发明范围内可以在替换实施例中使用任何期望的铁电晶体管。
例如，特别地，介电中间层可以用不同的材料，特别是厚度在约3nm和25nm之间的铁电晶体管且例如由氧化铈CeO2、氧化锆ZrO2、氧化钛TiO2、氧化钽TaO2、或三氧化二铝Al2O3构成。
例如可用BMF(BaMgF4)、PZT((PbZr)TiO3)或SBT(SrBi2Ta2O9)作为铁电层。铁电层的厚度在约30nm和300nm之间。
而且，本发明也可使用p-沟道铁电晶体管，尽管在另一个实施例中，参考了n-沟道铁电晶体管清楚地描述了本发明。在这种情况下，所需的是将以相应方式施加的电压极性反转。
也可以在铁电晶体管内设置多个电中间层，所述中间层由上述一种或多种材料组成。
通常，铁电晶体管中的电中间层可以用任何期望的钙钛矿。
在本文中，应当注意本发明不限于实施例中所描述的铁电晶体管的结构，而是在本发明范围内例如也可以用文件[1]或[2]所描述的铁电晶体管的结构。
附图说明：
下面详细描述本发明的实施例，图中：
图1a和1b示出了由四个存储单元的存储矩阵，每个存储矩阵由一个铁电晶体管(图1a)，以及一个表，表示出了根据本发明的一个实施例在存储单元读出或储存状态时施加给多行存储矩阵的相应电压(图1b)；
图2示出了当根据现有技术读出或存入铁电晶体管状态时作为外加栅极电压函数的传统铁电晶体管栅极中铁电极化的轮廓图；
图3示出了根据本发明实施例的铁电晶体管的草图；
图4示出了根据本发明实施例读出或储存铁电晶体管状态的各步骤流程图；
图5示出了当根据本发明一个实施例读出或储存铁电晶体管状态时作为外加栅极电压函数的传统铁电晶体管栅极中铁电极化的轮廓图；
图6示出了根据本发明一个实施例的铁电晶体管的输出特性。
具体实施方式：
图1a示出了有四个存储单元101、102、103、104的存储矩阵100。
每个存储单元101、102、103、104有铁电晶体管105、106、107、108。
而且，存储矩阵100有第一字线109和第二字线110。
而且，存储矩阵100有第一位线111，第二位线112，第三位线113和第四位线114。
第一铁电晶体管105的栅极115和第二铁电晶体管106的栅极116与第一字线109连接。
第三铁电晶体管107的栅极117和第四铁电晶体管108的栅极118与第二字线110连接。
第一铁电晶体管105的源极119和第三铁电晶体管107的源极120与第一位线111连接。
第一铁电晶体管105的漏极121和第三铁电晶体管107的漏极122与第二位线112连接。
第二铁电晶体管106的源极123和第四铁电晶体管108的源极124与第三位线113连接。
第二铁电晶体管106的漏极125和第四铁电晶体管108的漏极126与第四位线114连接。
字线109、110和位线111、112、113、114连接读出/存储控制装置127。
存储矩阵100中铁电晶体管的状态的储存和存储矩阵100中铁电晶体管状态的读出由读出/存储控制装置127控制，控制方法是向相应字线109、110和/或相应位线111、112、113、114施加不同电压，这在下文中详细解释。
图3示出了铁电晶体管300，作为存储矩阵100中的第一铁电晶体管105，作为第二铁电晶体管106，作为第三铁电晶体管107，作为第四铁电晶体管108。
铁电晶体管300有硅组成的p-掺杂的衬底301，源极区302和漏极区303与两个硅区304、305相邻布置。用传统的CVD方法淀积这些区域。然后在氧化硅组成的铁电晶体管300的源极区302和漏极区303之间的沟道区307上淀积介电中间层306。介电中间层306也可以由不同的电介质组成，例如Al2O3、CeO2或ZrO2，借助于CVD方法施加。
之后例如借助于CVD方法将可包含SBT(SrBi2Ta2O9)或PZT((Pb，Zr)TiO3)的铁电层308施加于此。
顺序对产生理想层特性的这两层306、308进行热处理，即在每个单个层的淀积之后，或者，如果需要，可以在两层306、308的淀积之后的一个步骤中完成。
之后，通过腐蚀工艺构造介电中间层306和铁电层308。
如果使用金属栅电极309，则通过溅射法产生，之后通过腐蚀工艺构造。
可用金属电极作为硬掩膜，在硬掩膜下面构造层。
可以以自调节方式注入源极区302和漏极区303，形成栅叠层(gatestack)。
剩下的生产铁电栅叠层前后的处理步骤能按与标准的CMOS制造方法类似的方法执行。。
而且铁电晶体管300有触点310、311、312，它们以相应方式与源极302、漏极303和栅电极309电连接。
此外，铁电晶体管300有硅极化层313。
下面参考图4和1b详细描述第一铁电晶体管105中状态的读出和储存。
第一部(步骤401)，根据实施例，为了储存第一状态，向第一字线109施加存储电压5V的Vpp。
经各自的另一些铁电晶体管的栅极向未被选择的第二字线110、未被选择的第三字线113和未被选择的第四字线114施加电压Vpp/2或Vpp/3。
向第一位线111和第二位线112施加0V的电压。
在施加存储电压Vpp的同时，向另一些铁电晶体管106、107、108施加漏衬底电压VDS，VDS＝+3.3V，以便保护它们不进行错误状态变化(步骤402)。在另一个实施例中，漏衬底电压VDS＝+3.3V可永久施加到存储矩阵100内的所有铁电晶体管。在图1a中示出了通过各铁电晶体管105、106、107、108的衬底中的电压源128、129、130、131施加漏衬底电压VDS＝+3.3V。
在另一个步骤中(步骤403)，通过向第一字线109施加2.6V的读电压Vrr和向第二位线112施加0.1V的电压Vss读出第一铁电晶体管105的状态。
如果将读电压选择为高于它，则在另一个步骤(步骤404)中在读过程的同时再次将另一些铁电晶体管106、107、108的漏衬底电压VDS施加到值VDS＝+3.3V，以便保护另一些铁电晶体管106、107、108。如上所述，在另一个实施例中，向存储矩阵100中的所有铁电晶体管施加VDS＝+3.3V的漏衬底电压。
通过向第一位线111和第二位线112施加存储电压Vpp完成第一铁电晶体管105中第一状态的删除，所述删除可看作第一铁电晶体管105中第二状态的存储。
在这种情况下，向第一字线109施加0V的电压。为了保护另一些铁电晶体管106、107、108，最好再次施加恒定的漏衬底电压VDS＝+3.3V。
图1b的表格中示出了用于储存150第一铁电晶体管105的第一状态、用于储存151第一铁电晶体管105的第二状态和用于读出152第一铁电晶体管105的状态的不同外加电压。
下面参考图5和图6解释通过施加适当的漏衬底电压增大铁电晶体管阈值电压。
图5示出了在增大铁电晶体管阈值电压的情况下作为栅极电压502函数的铁电晶体管栅极处铁电极化501的轮廓500，这是根据该实施例，通过向另一些铁电晶体管106、107、108或存储矩阵100中的所有铁电晶体管临时施加或永久施加漏衬底电压实现的。
结果得到的电滞回线503有两个平稳状态区504、505。如果这时由于有干扰电压，另一些铁电晶体管106、107、108上的栅极电压VGR增大，所述另一些铁电晶体管106、107、108处于第一状态，用电滞回线503中的第一可辨别极化状态506表示，则施加干扰电压导致只要漏衬底电压足够高，电滞回线503在第一平稳区504中通常仅假定一个极化状态，可作为第二可辨别极化状态507的象征。
如果各铁电晶体管处于第二状态，如图中电滞回线503的第三可辨别极化状态508所表示的，且再次施加干扰电压，只要施加充分高的漏衬底电压且第二平稳区充分大，假定只有一个状态，则该状态位于第二平稳区505内，可作为第四可辨别极化状态509的象征。
如图6所示，在作为栅极电压VGB函数的漏源电流IDS的不同输出特性601、602的基础上，可以将第二可辨别极化状态507和第四可辨别极化状态509相互区分开，原因是第一输出特性601的结果用于第二可辨别极化状态507，第二输出特性602的结果用于第四可辨别极化状态509。
因此，甚至假定作为干扰电压结果的第二可辨别极化状态507仍能用电与由于干扰电压而假定的第四可辨别极化状态509辨别开。
从本发明可见，由施加漏衬底电压改变相应铁电晶体管的电滞回线的方式在电滞回线中形成平稳区，因此可防止产生不能彼此电辨别开的未定义的极化状态。
上面详细解释了一些相关实施例。
本发明不限于上述存储矩阵的特定形式，特别是，不限于由四个存储单元的存储矩阵。本发明可使用任何期望结构的存储矩阵和任何期望数量的存储单元，即作为存储单元的铁电晶体管。
而且，存储单元还可以包括多个晶体管，尤其是多个铁电晶体管。

Claims (8)

1.一种读出和储存排列在存储矩阵中的存储单元内的铁电晶体管状态的方法，所述存储矩阵有多个带铁电晶体管的存储单元，
其中，状态从铁电晶体管中读出或者储存在铁电晶体管中，以及
其中，存储矩阵中另一个铁电晶体管的阈值电压通过向存储矩阵中的该另一个铁电晶体管施加漏衬底电压使之增大。
2.根据权利要求1所述的方法，其中，为了读出或储存状态，通过向铁电晶体管的栅电极施加读出/存储电压使状态从铁电晶体管读出或存入铁电晶体管中。
3.根据权利要求1所述的方法，其中在存储矩阵的至少一个存储单元中使用多个晶体管。
4.根据权利要求1所述的方法，其中用约±3.3V的电压作为漏衬底电压。
5.一种存储矩阵，具有：
多个彼此连接的存储单元，至少一些存储单元有至少一个铁电晶体管，
读出/存储控制装置，控制从存储矩阵中的存储单元内的铁电晶体管读出状态或向其存入状态的过程，
该读出/存储控制装置设置成从铁电晶体管读出状态或将状态存入铁电晶体管中，
其中存储矩阵中的另一个铁电晶体管的阈值电压通过向存储矩阵中的该另一个铁电晶体管施加漏衬底电压使之增大。
6.根据权利要求5所述的存储矩阵，其中读出/存储控制装置设置成向铁电晶体管的栅电极施加读出/存储电压以读出或存储状态。
7.根据权利要求5所述的存储矩阵，其中存储矩阵中至少一个存储单元有多个晶体管。
8.根据权利要求5所述的存储矩阵，其中读出/存储控制装置设置成用约±3.3V的电压作为漏衬底电压。
CNB011162279A 2000-02-14 2001-02-14 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵 Expired - Fee Related CN1156852C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10006444 2000-02-14
DE100064442 2000-02-14

Publications (2)

Publication Number Publication Date
CN1320928A CN1320928A (zh) 2001-11-07
CN1156852C true CN1156852C (zh) 2004-07-07

Family

ID=7630814

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011162279A Expired - Fee Related CN1156852C (zh) 2000-02-14 2001-02-14 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵

Country Status (7)

Country Link
US (1) US6894330B2 (zh)
EP (1) EP1126471B1 (zh)
JP (1) JP3810641B2 (zh)
KR (1) KR20010102832A (zh)
CN (1) CN1156852C (zh)
DE (1) DE50112892D1 (zh)
TW (1) TW502255B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US8164941B2 (en) * 2006-12-27 2012-04-24 Hynix Semiconductor Inc. Semiconductor memory device with ferroelectric device and refresh method thereof
KR100866751B1 (ko) * 2006-12-27 2008-11-03 주식회사 하이닉스반도체 강유전체 소자를 적용한 반도체 메모리 장치 및 그리프레쉬 방법
US9041082B2 (en) 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
ITTO20110181A1 (it) * 2011-02-01 2012-08-02 St Microelectronics Srl Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva
DE102015122907B4 (de) * 2015-12-29 2019-07-04 Infineon Technologies Ag Speichereinrichtung und Verfahren zum Betreiben einer Speichereinrichtung
US10636471B2 (en) 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
US10978482B2 (en) 2019-06-28 2021-04-13 Sandisk Technologies Llc Ferroelectric memory device with select gate transistor and method of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012518A1 (de) 1991-01-09 1992-07-23 Siemens Aktiengesellschaft Speicherzellenanordnung und verfahren zu deren betrieb
JPH08263988A (ja) 1995-03-23 1996-10-11 Sony Corp 強誘電体記憶装置
JP4255520B2 (ja) * 1996-12-27 2009-04-15 ローム株式会社 強誘電体記憶装置、記憶内容の読出方法、スタンバイ方法
DE19840824C1 (de) * 1998-09-07 1999-10-21 Siemens Ag Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
EP1096502B1 (en) * 1999-10-13 2005-06-29 Rohm Co., Ltd. Nonvolatile memory and its driving method

Also Published As

Publication number Publication date
EP1126471A1 (de) 2001-08-22
TW502255B (en) 2002-09-11
DE50112892D1 (de) 2007-10-04
JP2001273761A (ja) 2001-10-05
EP1126471B1 (de) 2007-08-22
JP3810641B2 (ja) 2006-08-16
CN1320928A (zh) 2001-11-07
US20010017386A1 (en) 2001-08-30
KR20010102832A (ko) 2001-11-16
US6894330B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
CN1236452C (zh) 铁电存储器及其操作方法
TWI307158B (en) Ferroelectric memory, multivalent data recording method and multivalent data reading method
CN1220985C (zh) 铁电非易失存储器中的存储器结构及其读出方法
US6285577B1 (en) Non-volatile memory using ferroelectric capacitor
CN1790717A (zh) 非挥发性存储单元以及相关操作方法
US20180315794A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
CN1421869A (zh) 强介质存储器及其动作方法
CN1426602A (zh) 强电介质存储装置
CN1156852C (zh) 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵
TW202209322A (zh) 鐵電電容器、鐵電記憶體及其製造方法
US10109680B1 (en) Methods and apparatus for three-dimensional nonvolatile memory
CN1556999A (zh) 强介电体记忆装置及其驱动方法、以及驱动电路
TWI771676B (zh) 鐵電記憶體的操作方法
CN1426585A (zh) 强电介质存储器装置及其驱动方法
CN1229867C (zh) 半导体存储装置的驱动方法
JP3944451B2 (ja) メモリセルの強誘電体トランジスタから状態を読み出す、および、強誘電体トランジスタに状態を格納する方法、ならびに、メモリマトリックス
US7126176B2 (en) Memory cell
TW202103304A (zh) 具垂直型場效電晶體的混合式儲存記憶體
KR100666230B1 (ko) 다중 플로팅 게이트를 사용한 다중준위 플래시 메모리 소자및 그 제조 방법
WO2021258305A1 (zh) 一种铁电存储器及存储设备
JP2933004B2 (ja) 半導体メモリ及びその駆動方法
WO2022160292A1 (zh) 铁电存储器及存储设备
JP2004303809A (ja) キャパシタ、メモリ装置、及び電子機器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040707