CN1421869A - 强介质存储器及其动作方法 - Google Patents
强介质存储器及其动作方法 Download PDFInfo
- Publication number
- CN1421869A CN1421869A CN02154317.8A CN02154317A CN1421869A CN 1421869 A CN1421869 A CN 1421869A CN 02154317 A CN02154317 A CN 02154317A CN 1421869 A CN1421869 A CN 1421869A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- strong medium
- storage unit
- voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 93
- 238000006891 umpolung reaction Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000002146 bilateral effect Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052702 rhenium Inorganic materials 0.000 claims description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 5
- 238000006116 polymerization reaction Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
Abstract
通过增大施加于选择单元的强介质电容器与非选择单元的强介质电容器的电压之比，获得可提高非选择单元中的抗干扰性的强介质存储器。这种强介质存储器具备包含存储单元，所述存储单元具备；位线；与位线垂直配置的字线；配置在位线及字线之间并对于正、负某一种电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件；以及配置在位线及字线之间并与开关元件串联连接的强介质电容器。
Description
技术领域
本发明涉及强介质存储器及其动作方法，特别涉及具有强介质电容器的强介质存储器及其动作方法。
背景技术
近年，作为高速、耗电低的非易失性存储器，强介质存储器特别引人关注。因此，在强介质存储器方面投入了巨大精力进行开发研究。图13是以往最常用的强介质存储器的典型的电路图，图14是对应于图13的剖面构造图。参照图13及图14，在这种以往的构造中，在半导体基板101的表面的规定区域中，形成元件分离区102。在由元件分离区102所包围的元件形成区中，隔开规定间隔地形成源极区103及漏极区104。在位于源极区103与漏极区104间的沟道区域上，经栅极绝缘膜105形成构成字线(WL)的栅极电极106。位线(BL)113被电气连接于漏极区104。
又，在源极区103，经正电极108、形成下部电极109。在下部电极109，经强介质层110、形成构成阳极线(PL)的上部电极111。由该下部电极109、强介质层110以及上部电极111形成强介质电容器112。又，由源极区103及漏极区104、栅电极106构成晶体管107。该晶体管107执行选择存储单元的开关功能。又，如图13所示，1个存储单元100是由1个晶体管107、1个强介质电容器112构成。
但是，在图13及图14中的以往的强介质存储器的构造中，由于1个存储单元100是由1个晶体管107、1个强介质电容器112构成，因此，存储单元面积较大，显得不太合适。
因此，以往，人们致力于开发只用1个强介质电容器构成1个存储单元的单一矩阵型强介质存储器、以及在晶体管的栅极部分形成强介质电容器的MFIS-FET(Metal Ferroelectric Insulator Semiconductor-Field Effect Transistor：金属·强介质·绝缘体·半导体—场效应晶体管)、或MFMIS-FET(MetalFerroelectric Metal Insulator Semiconductor-Field Effect Transistor：金属·强介质·金属·绝缘体·半导体—场效应晶体管)型的强介质存储器。
图15是以往的单一矩阵型强介质存储器的电路图，图16是对应于图15的剖视图。参照图15及图16，在以往的单一矩阵型强介质存储器中，在位线(BL)201上形成强介质层202。又，在该强介质层202上，在与位线201相交叉的方向上形成字线(WL)203。由该位线201及强介质层202以及字线203构成强介质电容器210。对于该单一矩阵型的强介质存储器中，如图15所示，1个存储单元200仅由1个强介质电容器210构成。
图17是用来说明利用以往单一矩阵型强介质存储器的1/2Vcc法进行写入动作时的电压的施加方法的一例的电路图，图18是用来说明利用以往单一矩阵型强介质存储器的1/3Vcc法进行写入动作时的电压的施加方法的一例的电路图。
参照图17，对于1/2Vcc法的情况下，为了驱动被选择的存储单元(选择单元)，在选择单元连接的位线BL1与字线WL1之间加上Vcc电压。即，在位线BL1施加电源电压Vcc的同时、在字线WL1施加0V。又，在非选择的存储单元(非选择单元)连接的位线BL0及BL2施加0V，在非选择单元连接的字线WL0及WL2施加1/2Vcc。这样，在选择单元被施加Vcc电压的同时，在非选择单元施加1/2Vcc。
参照图18，在以往的1/3Vcc法的场合，在位线BL1上施加电源电压Vcc的同时、在字线WL1施加0V。又，在未选择的存储单元(非选择单元)连接的位线BL0及BL2施加1/3Vcc，在非选择单元连接的字线WL0及WL2施加2/3Vcc。这样，在选择单元被施加Vcc电压的同时，在非选择单元上施加1/3Vcc。
对于上述情况中选择单元的强介质层202(参照图16)，能够使分极反转十分饱和，并且对于非选择单元的强介质层，必须使得分极反转几乎不发生变化。
但是，由于这种情况下介质磁滞的转折还不明显，如图19所示，如果对非选择单元中继续在相同方向上施加1/2Vcc或1/3Vcc，则就会发生通常说的信息(电荷量)的丢失，即产生所谓的干扰。如果产生这样的干扰，由于会丢失了写入在非选择单元中的信息，则难以作为强介质存储器使用。为此，可见，很难将图15及图16中所示的单一矩阵型构造的强介质存储器的实用化。
又，图20是表示将以往的MFMIS-FET做成存储单元的1晶体管型的强介质存储器的电路图，图21是与图20对应的剖面构造图。参照图20及图21，在该1晶体管型的强介质存储器中，阱区302形成在半导体基板301的表面。又，在该阱区302的表面，隔开规定间隔而形成源极区303及漏极区304。在位于源极区303及漏极区304间的沟道区上，经栅绝缘膜305，形成栅电极306。
在栅电极306上，经强介质层307，形成字线(WL)308。在漏极区304上电气连接位线(BL)310。在源极区303上连接阳极线(PL)311。在阱区302上连接源极线(SL)312。由栅电极306、强介质层307及字线308，构成强介质电容器315。又，由源极区303及漏极区304、栅绝缘膜305、栅电极306，构成晶体管309。此时，1个存储单元300具有在1个晶体管309的栅极部上形成强介质电容器315的构造。
又，在图20及图21中表示的1晶体管型强介质存储器中，在写入时，形成图22那样的等效电路图。为此，在进行与图17及图18中的单一矩阵型强介质存储器同样的写入动作的场合，如果在非选择单元中继续将1/2Vcc或1/3Vcc施加在相同方向上，就会发生通常说的信息(电荷量)丢失即干扰。
发明内容
本发明的目的之一是提供可使非选择的存储单元中的抗干扰性提高的强介质存储器。
本发明的另一目的是，通过提高非选择的存储单元中的抗干扰性，使单一矩阵型的强介质存储器实用化。
本发明还有一个目的是，在1晶体管型的强介质存储器中，使非选择的存储单元中的抗干扰性提高。
本发明的第1方面的强介质存储器，具备包含下述部分的存储单元，所述存储单元包含：位线；与位线垂直配置的字线；以及配置在位线及字线之间并对于正与负的任意一种电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件；以及配置在位线及字线之间并与开关元件串联连接的强介质电容器的存储单元。
在该第1方面的强介质存储器中，如上所述，由于将对于正与负任意一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件串联连接于强介质电容器，可增大施加于选择单元的强介质电容器与非选择单元的强介质电容器的电压比，所以，在单一矩阵型的强介质存储器，可提高非选择单元的抗干扰性。
在上述第1方面的强介质存储器中，最好具有脉冲施加手段，它用来将具有在把高电压施加到强介质电容器时产生分极反转、而在把低电压施加到强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲施加于存储单元，无论在数据写入及读出的任一种情况下，在将具有上述规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有上述规定的脉冲宽度的低电压脉冲施加到未被选择的存储单元。根据这样的构造，对于被选择的存储单元，可进行写入或者读出，同时对于非选择的存储单元几乎不会产生分极反转。结果，使得非选择的存储单元中的抗干扰性得到进一步提高。
在上述第1方面的强介质存储器中，最好开关元件是双向二极管。根据这样的构造，可实现对于正、负某一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。
在上述开关元件具有双向二极管的构造中，双向二极管是肖脱基二极管。根据这样的构造，能够容易地实现对于正、负任一电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。此时，最好是，肖脱基二极管是由导电层与半导体层接合而形成，导电层含有金属和硅，金属是从Ir，Pt，Ru，Re，Ni，Co及Mo群体中的选择出的至少一种。按照这样的构造，可形成具有热稳定性的肖脱基接合。又，最好肖脱基二极管是由导电层与半导体层接合而形成，导电层含有金属、氮和硅，金属含有Ir，Pt，Ru，Re，Ni，Co及Mo群体中的至少一种。按照这样的构造，也能形成具有热稳定性的肖脱基接合。
在上述开关元件包含双向二极管的构造中，双向二极管可以是由通过p型半导体层与n型半导体层的接合而形成的p-n二极管。按照这样的构造，可容易地实现对于正、负某一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。此时，形成p-n二极管的p型半导体层及n型半导体层，可由非晶形层形成。按照这样的构造，可同一地制作精微的p-n二极管。
在上述第1方面的强介质存储器中，最好，开关元件是利用隧道电流的MIM电容器。根据这样的构造，可实现对于正、负某一电压施加方向都以几乎相同的绝对值的门电压开通的开关元件。
本发明的第2方面的强介质存储器，具备包括下述部分的存储单元，该存储单元包含：与场效应晶体管的栅极部分连接的强介质电容器以及与强介质电容器串联连接并且对于正、负某一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。
在这第2方面的强介质存储器中，如上所述，通过设置与场效应晶体管的栅极部分上连接的强介质电容器串联连接的并且对于正、负某一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件，可增大施加于选择单元的强介质电容器与非选择单元的强介质电容器的电压比，在MFIS-FET或MFMIS-FET等的1晶体管型的强介质存储器中，可提高非选择单元的抗干扰性。
在上述第2方面的强介质存储器中，最好还具备脉冲施加手段，它用来将具有在把高电压施加到上述强介质电容器时产生分极反转、而在把低电压施加到上述强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲施加于上述存储单元，无论在数据写入及读出的任一种情况下，在将具有上述规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有上述规定的脉冲宽度的低电压脉冲施加到未被选择的存储单元。根据这样的构造，对于被选择的存储单元，可进行写入或者读出，同时对于非选择的存储单元几乎不会产生分极反转。结果，使得非选择的存储单元中的抗干扰性得到进一步提高。
在上述第2方面的强介质存储器中，最好开关元件是双向二极管。根据这样的构造，可实现对于正、负的某一种电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。
在上述开关元件具有双向二极管的构造中，双向二极管可以是肖脱基二极管。根据这样的构造，可容易地实现对于正、负的某一电压施加方向都以几乎相同的绝对值的门电压开通的开关元件。此时，最好是，肖脱基二极管是由通过导电层与半导体层接合而形成，导电层含有金属和硅，金属含有Ir，Pt，Ru，Re，Ni，Co及Mo群体中的选择出的至少一种。根据这样的构造，可形成具有热稳定性的肖脱基接合。又，最好肖脱基二极管是由导电层与半导体层的接合而形成，导电层含有金属、氮和硅，金属含有Ir，Pt，Ru，Re，Ni，Co及Mo群体中的至少一种。根据这样的构造，也能形成具有热稳定性的肖脱基接合。
在上述开关元件具有双向二极管的构成中，双向二极管是由p型半导体层与n型半导体层的接合形成的p-n二极管。根据这样的构造，可容易地实现对于正、负的任一电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。此时，形成p-n二极管的p型半导体层及n型半导体层，可由非晶形层形成。根据这样的构造，可同一地制作精微的p-n二极管。
在上述第2方面的强介质存储器中，最好，开关元件是利用隧道电流的MIM电容器。根据这样的构造，可实现对于正、负任一电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件。
本发明的第3方面的强介质存储器的动作方法，具备包含下述部分的存储单元、以及脉冲施加手段，其中，所述存储单元包含：位线；与该位线垂直配置的字线；被配置于位线及字线间、对于正与负的某一电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件；以及被配置于位线及字线间、与开关元件串联连接的强介质电容器，所述脉冲施加手段用来将具有在把高电压施加到强介质电容器时产生分极反转、而在把低电压施加到强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲施加于存储单元，其中，无论在数据写入及读出的任一种情况下，在将具有规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有规定的脉冲宽度的低电压脉冲施加到未被选择的存储单元。
在上述第3方面的强介质存储器的动作方法中，通过上述构成，能实现在增大施加于选择单元与非选择单元的强介质电容器的电压比并且同时对非选择单元的强介质电容器几乎不会产生分极反转的强介质存储器的动作方法。这样，可以提高非选择单元中的抗干扰性。
本发明的第4方面的强介质存储器的动作方法是具备存储单元和脉冲施加手段的强介质存储器的动作方法，其中，所述存储单元含有：被连接于场效应晶体管的栅极部分的强介质电容器、被串联连接于强介质电容器、以及对于正与负的某一电压施加方向都以几乎相同的绝对值的门电压进行开通的开关元件的存储单元；所述脉冲施加手段用来将具有在把高电压施加到强介质电容器时产生分极反转、而在把低电压施加到强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲施加于存储单元；其中，无论在数据写入及读出的某一种情况下，在将具有规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有规定的脉冲宽度的低电压脉冲施加到未被选择的存储单元。
在上述第4方面的强介质存储器的动作方法中，通过上述构造，能实现在增大施加于选择单元与非选择单元的栅极部的强介质电容器的电压比并且同时对非选择单元的强介质电容器几乎不会产生分极反转的动作方法。这样，可以提高非选择单元中的抗干扰性。
附图说明
图1是表示本发明的第1实施形态的强介质存储器的整体构成的电路图。
图2是用来说明图1的第1实施形态的强介质存储器的存储单元构造的概略图。
图3是用来说明本发明的第1实施形态的强介质存储器的效果的图。
图4是表示本发明的第1实施形态中强介质存储器其与强介质层的分极反转电荷量相关的脉冲响应特性的图。
图5是表示本发明的第1实施形态中强介质存储器的开关元件一示例的电路图。
图6是与图5所示的第1实施形态的开关元件的电路图对应的剖视图。
图7是表示本发明的第1实施形态的强介质存储器的开关元件的另一示例的剖视图。
图8及图9是用来说明通过肖脱基接合构成第1实施形态的开关元件时的热稳定性的相关图。
图10是用来说明本发明的第2实施形态的强介质存储器的效果的图。
图11是表示本发明的第3实施形态的强介质存储器的整体构造的电路图。
图12是用来说明本发明的第3实施形态的强介质存储器的效果的图。
图13是表示以往最常见的强介质存储器的存储单元列的电路构造的电路图。
图14是与图13中表示的电路图对应的剖面构造图。
图15是表示以往的单一矩阵型强介质存储器的存储单元列的电路构成的电路图。
图16是图15中表示的以往的单一矩阵型强介质存储器的剖面构造图。
图17是用来说明图15及图16中所示的利用以往单一矩阵型强介质存储器的以1/2Vcc法进行写入动作时的电压施加状态的电路图。
图18是用来说明图15及图16中表示的以往的单一矩阵型强介质存储器的以1/3Vcc法进行写入动作时的电压施加状态的电路图。
图19是表示用来说明以往的单一矩阵型的强介质存储器的问题点的强介质磁滞特性的图。
图20是采用以往的MFMIS-FET的1晶体管型的强介质存储器的存储单元列的电路图。
图21是采用图20中表示的以往的MFMIS-FET的1晶体管型的强介质存储器的剖面构造图。
图22是采用图20及图21中表示的以往的MFMIS-FET的1晶体管型的强介质存储器进行写入动作时的等效电路图。
具体的实施形态
以下，以附图为基础说明使本发明具体化的实施形态。
(第1实施形态)
首先，参照图1及图2，对第1实施形态的单一矩阵型强介质存储器的整体构成进行说明。在第1实施形态的强介质存储器中，存储单元列50是由将若干个存储单元1配置成矩阵状而构成(为简化说明，图1中只表示9个存储单元)。构成各存储单元1的强介质电容器3的一端子与字线WL0～WL2连接，强介质电容器3的另一端子，与开关元件2的一端子连接。开关元件2的另一端子被连接到位线BL0～BL2。即，在第1实施形态中，存储单元1由开关元件2与强介质电容器3构成。又，对于开关元件2，将在后面详细描述。
各字线WL0～WL2与行译码器31连接。又，各位线BL0～BL2与列译码器32连接。
由外部指定的行地址及列地址被输入到地址引线33。将行地址及列地址从地址引线33送至地址闩锁34。以地址闩锁34进行锁存的各地址中，行地址经地址缓冲器35被传送到行译码器31，列地址经地址缓冲器35被传送到列译码器32。
行译码器31从各字线WL0～WL2中选择对应于以地址闩锁34进行锁存的行地址的字线，并根据动作模式对各字线的电位加以控制。
列译码器32从各位线BL0～BL2中，选择对应于以地址闩锁34进行锁存的列地址的位线，并根据动作模式对各位线的电位加以控制。
这里，在第1实施形态中，行译码器31及列译码器32，分别具有脉冲施加电路41、42。该脉冲施加电路41、42在将高电压施加到强介质电容器3时产生充分的分极反转、并且在将低电压施加到强介质电容器3时为使得几乎不产生分极反转而将具有规定脉冲宽度的脉冲施加到存储单元1。又，该脉冲施加电路41、42是本发明的“脉冲施加手段”的一示例。
将由外部指定的数据输入到数据引线36。该数据从数据引线36经输入缓冲器37被传送到列译码器32。列译码器32将各位线BL0～BL2的电位控制在对应于该数据的电位。
将从任意的存储单元1读出的数据从各位线BL0～BL2经列译码器32传送到读出放大器38。读出放大器38是电压读出放大器或者电流读出放大器。以读出放大器38判别的数据从输出缓冲器39经数据引线36输出到外部。
又，上述各电路(31～39、41、42)的动作由控制磁心电路40控制。
这里，第1实施形态的开关元件2如图2所示是开关元件，它对于正、负任意之一的电压施加方向，都以几乎相同绝对值的门电压Vt1及Vt2进行开通。在第1实施形态中，开关元件2由双向二极管构成。该二极管在以正的门电压值Vt1及负的门电压值Vt2开通，并且，大体上|Vt1|＝|Vt2|。在该存储单元中，加正电压时，将从施加电压中减去构成开关元件2的二极管的门电压值的电压加在强介质电容器3上。例如，二极管的门电压为0.8V，强介质电容器的饱和电压为2.0V，Vcc＝2.8V。此时，如用1/2Vcc法，如图3所示，施加于选择单元的强介质电容器3的电压，2.8-0.8＝2.0V，施加于非选择单元的强介质电容器3的电压，2.8/2-0.8＝0.6V。
对此，对于仅以以往的强介质电容器构成的矩阵型存储单元，如在选择单元的强介质电容器上施加2.0V(Vcc＝2.0V)，则在非选择单元的强介质电容器上施加1.0V。
这里，在图4中，在将脉冲施加到作为强介质层使用SBT(Sr0.9Bi2.2Ta2O9)膜的强介质电容器上时，以施加的电压作为参数，列举脉冲宽度与分极反转电荷量的关系的一例。从图4看出，在脉冲宽度小于70ns，施加电压高的情况下(例如1.6V以上)，分极反转量几乎饱和，电荷量为14～15μC/cm2。对此，在施加电压低的情况下(例如0.6V以下)，几乎不产生分极反转。这样，当脉冲宽度比较窄时，相对于在高电压下强介质层产生分极反转，则在低电压下几乎不产生分极反转。因此，通过在选择单元施加高电压脉冲，在非选择单元施加低电压脉冲，就可在选择单元的强介质层进行写入，且，使非选择单元的强介质层上几乎不会发生分子构造上的变化。
在采用具有图4所示脉冲响应特性的SBT膜来形成强介质电容器的情况下，设定在选择单元的强介质电容器上施加脉冲宽度为30ns、2.0V的电压。此时，在以往的单元构造中，在非选择单元的强介质电容器上施加1.0V，会产生6.0μC/cm2的分极反转量并引起干扰。对此，在第1实施形态中，由于只在非选择单元的强介质电容器上施加0.6V的电压，分极反转量也只有1.0μC/cm2，所以几乎不会发生分极反转。这样，在第1实施形态的存储单元中，较之以往的只以强介质电容器构成的存储单元，施加于非选择单元的电压减小，结果则可提高抗干扰性。
又，即使将电压加在负方上，由于由双向二极管构成的开关元件2与强介质电容器3相对于施加电压大致呈对称，有关施加在强介质电容器3的电压的情况，与上述说明相同。
构成上述第1实施形态的开关元件2的双向二极管，例如，可采用图5及图6所示的p-n二极管21及22、以及图7所示的导电层25与高浓度n+半导体层或高浓度p+半导体层26接合而形成的肖脱基二极管制作。p-n二极管21及22，如图6所示，具有以2个电极23a、23b夹持的构造。又，在构成肖脱基二极管的半导体层26的一表面上形成电极27。
p-n二极管及肖脱基二极管，可采用多结晶半导体层及非晶形半导体层形成。特别，非晶形半导体层，由于没有结晶粒界，即使作成精细的构造，也能实现二极管特性的均一化。作为非晶形半导体层，可采用非晶形Si。
又，关于肖脱基二极管，在半导体元件的制造工艺中，为了避免因导电层/半导体界面的相互扩散而表示欧姆特性，必须需要热稳定性。图8及图9分别是表示对IrSi/聚合Si样品及IrSiN/聚合Si样品，实施800℃的热处理后的各组成的深度方向的剖视图。从图8及图9可知，在800℃的高温处理后，在IrSi/聚合Si界面及IrSiN/聚合Si界面，看不见显著的相互扩散，导电层IrSi或IrSiN与半导体层聚合Si间的接合具有热稳定性。
又，这样的热稳定的接合，可通过Ir，Pt，Ru，Re，Ni，Co及Mo中的至少一种、含硅的导电物或者Ir，Pt，Ru，Re，Ni，Co及Mo中的至少一种、硅、含氮的导电物得到。
(第2实施形态)
在上述第1实施形态中，表示用1/2Vcc法的示例，在第2实施形态中，对于采用1/3Vcc法的示例进行了说明。
第2实施形态的存储单元的构造，与上述第1实施形态相同。即，存储单元1由对于正、负某一种电压施加方向都以几乎相同绝对值的门电压开通的开关元件2、以及与开关元件2串联连接的强介质电容器3构成。
在第2实施形态中，如图10所示，构成开关元件2的双向二极管的门值电压为0.8V，强介质电容器的饱和电压为2.2V，Vcc＝3.0V。此时，如采用1/3Vcc法，如图10所示，施加于选择单元的电压，3.0-0.8＝2.2V，在非选择单元中，3.0/3-0.8＝0.2V。最后，关于施加电压，非选择单元/选择单元小于1/3。又，在以往的单元构造中，选择单元的强介质电容器上施加2.2V，同时，在非选择单元的强介质电容器上施加2.2V的1/3的0.73V。
这里，关于分极反转量，在采用具有与图4所示第1实施形态相同脉冲响应特性的SBT膜形成强介质电容器3的情况下，设定在选择单元的强介质电容器3上施加脉冲宽度为30ns、2.2V的电压。此时，在非选择单元上施加0.2V的电压，分极反转量小于0.5μC/cm2，所以几乎不会发生分极反转。因此，1/3Vcc法与第1实施形态的1/2Vcc法相比，施加于非选择单元的电压可能更小，结果可进一步提高抗干扰性。
(第3实施形态)
在这第3实施形态，在采用图22所示的MFMIS-FET的1晶体管型强介质存储器进行写入时的等效电路中，如图11所示，常介质电容器54具有将开关元件52串联连接于被串联连接的强介质电容器53而构成。
在这种情况下，施加于强介质电容器53的电压，反比于强介质电容器53与常介质电容器54的容量比。例如在(强介质电容器的容量)∶(常介质电容器的容量)＝1∶2的情况下，施加电压的2/3落在强介质电容器53上。这里，使得二极管的门值电压为0.8V、栅极部的强介质的饱和电压为2.0V，Vcc＝3.8V。此时，如果采用1/3Vcc法，如图12所示，施加于被选择的存储单元的电压为(3.8-0.8)×2/3＝2.0V，施加于非选择的存储单元的电压为(3.8/3-0.8)×2/3＝0.31V。为此，关于施加电压，非选择单元/选择单元的比值小于比1/3。对此，在图22所示的以往存储单元的情况下，在被选择的存储单元的强介质电容器上施加2.0V，同时，在非选择的强介质电容器上施加2.0V的1/3的0.67V。
这里，在第3实施形态中，在采用具有图4的脉冲响应特性的SBT膜形成强介质电容器的情况下，设定在选择单元的强介质电容器上施加脉冲宽度为30ns、2.0V的电压。此时，在非选择单元上的分极反转量小于1.0μC/cm2，所以几乎不会发生分极反转。因此，在第3实施形态中，在1晶体管型的强介质存储器的写入动作中，可有效地提高抗干扰性。
又，这里所揭示的实施形态，对各方面都作了列举，当这并不是用于进行限定的。本发明的范围并非是由上述实施形态进行限定而是由本发明的权利要求来表示，并且也包含在与权利要求的范围具有同等意义及范围内进行的变更。
例如，在上述实施形态中，作为对于正、负的某一种电压施加方向都以几乎相同的门电压(绝对值)开通的开关元件，揭示了采用双向二极管的例子，但本发明不限于此，也可以采用利用隧道电流的MIM电容器等构成的开关元件。
又，上述实施形态中，作为强介质层，使用SBT膜，但本发明不限于此，也可采用SBNT(SrBi2(Ta，Nb)2O9)，PZT(Pb(Zr，Ti)O3)，PLZT((Pb，La)(Zr，Ti)O3)，BLT((Bi，La)4Ti3O12)或以此为准的强介质层。结果，如图4所示，可采用具有当强介质层施加高电压时产生充分分极反转、而在施加低电压时几乎不产生分极反转的这样脉冲宽度的分极反转特性的所有强介质层。
又，在上述第3实施形态中，对使用MFMIS-FET的1晶体管型强介质存储器的适用例进行了说明，但本发明不限于此，对于MFIS-FET也同样适用。
又，在上述第1及第2实施形态中，对写入时的适用例作了说明，但本发明不限于此，读出时也同样可适用。即，例如在读出时，在初期状态，所有的BL、WL为0V。又，在读出时，使连接到选择单元的BL浮动，将Vcc施加到WL。关于别的BL及WL，在1/2Vcc法的情况下，在BL上施加1/2Vcc、在WL上施加0V，在1/3Vcc法的的情况下，在BL上施加2/3Vcc、在WL上施加1/3Vcc。这样，与写入时一样，即使在读出时，也可抑制干扰。
又，在上述第3实施形态中，对写入时的适用例进行了说明，但本发明不限于此，读入时也同样可适用。即，例如在读出时，在连接到选择单元的WL为VR、SL为0V的状态，将电压施加到BL-PL之间，通过所保持的数据读取变化的电流值。此时，对于1/2Vcc法，将1/2VR以及0V分别施加到其他的源极线SL以及其他字线WL上，对于1/3Vcc法，将2/3VR以及1/3VR分别施加到其他的源极线SL以及其他字线WL上，同时，将电压施加到其他的BL-PL之间，以使得不产生电位差。这样，与写入时一样，即使在读出时，也可抑制干扰。
Claims (20)
1.一种强介质存储器，其特征在于，
具备存储单元，
所述存储单元具备：位线；与上述位线垂直配置的字线；配置在上述位线及上述字线之间并且对于正、负任意一种电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件；以及配置在上述位线及上述字线之间并且与上述开关元件串联连接的强介质电容器。
2.如权利要求1所述的强介质存储器，其特征在于，
还具备脉冲施加手段，所述脉冲施加手段用于将具有当高电压施加到上述强介质电容器时产生分极反转、而在低电压施加到上述强介质电容器时实质上不产生分极反转的这样的规定脉冲宽度的脉冲，施加到上述存储单元上，
在数据写入以及读出的任意一种情况下，在将具有上述规定脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有上述规定脉冲宽度的低电压脉冲施加到非被选择的存储单元。
3.如权利要求1所述的强介质存储器，其特征在于，
上述开关元件可以是有双向二极管。
4.如权利要求3所述的强介质存储器，其特征在于，
所述双向二极管可以是肖脱基二极管。
5.如权利要求4所述的强介质存储器，其特征在于，
上述肖脱基二极管由导电层与半导体层接合而形成，
上述导电层含有金属和硅，其中，上述金属含有从由Ir，Pt，Ru，Re，Ni，Co及Mo构成的群体中选择出的至少一种。
6.如权利要求4所述的强介质存储器，其特征在于，
上述肖脱基二极管由导电层与半导体层接合而形成，
上述导电层含有金属、氮和硅，上述金属含有从Ir，Pt，Ru，Re，Ni，Co及Mo的群体中选择出的至少一种。
7.如权利要求3所述的强介质存储器，其特征在于，
上述双向二极管是由p型半导体层与n型半导体层接合而形成的p-n二极管。
8.如权利要求7所述的强介质存储器，其特征在于，
形成上述p-n二极管的p型半导体层及n型半导体层，是由非晶形层形成。
9.如权利要求1所述的强介质存储器，其特征在于，
上述开关元件是利用隧道电流的MIM电容器。
10.一种强介质存储器，其特征在于，
具备存储单元，
所述存储单元具备：与场效应晶体管的栅极部分连接的强介质电容器；以及与所述强介质电容器串联并且对于正、负任意一种的电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件。
11.如权利要求10所述的强介质存储器，其特征在于，
还具备脉冲施加手段，所述脉冲施加手段用来将具有当把高电压施加到上述强介质电容器时产生分极反转而、在把低电压施加到上述强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲，施加到上述存储单元，
在数据写入及读出的任意一种情况下，在将具有上述规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有上述规定的脉冲宽度的低电压脉冲施加到非选择的存储单元。
12.如权利要求10所述的强介质存储器，其特征在于，
上述开关元件可以是双向二极管。
13.如权利要求12所述的强介质存储器，其特征在于，
双向二极管可以是肖脱基二极管。
14.如权利要求13所述的强介质存储器，其特征在于，
上述肖脱基二极管由导电层与半导体层接合而形成，
上述导电层含有金属和硅，上述金属含有从Ir，Pt，Ru，Re，Ni，Co及Mo群体中选择出的至少一种。
15.如权利要求13所述的强介质存储器，其特征在于，
上述肖脱基二极管由导电层与半导体层接合而形成，
上述导电层含有金属、氮和硅，上述金属含有从Ir，Pt，Ru，Re，Ni，Co及Mo群体中选择出的至少一种。
16.如权利要求12所述的强介质存储器，其特征在于，
上述双向二极管是由p型半导体层与n型半导体层接合而形成的p-n二极管。
17.如权利要求16所述的强介质存储器，其特征在于，
形成上述p-n二极管的p型半导体层及n型半导体层，是由非晶形层形成。
18.如权利要求10所述的强介质存储器，其特征在于，
上述开关元件是利用隧道电流的MIM电容器。
19.一种强介质存储器的动作方法，其特征在于，
是具备存储单元以及脉冲施加手段的强介质存储器的动作方法，
所述存储单元含有：位线；与上述位线垂直配置的字线；配置在上述位线及上述字线之间并且对于正、负的任意一种的电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件；以及配置在上述位线及上述字线之间并且与开关元件串联连接的强介质电容器，
所述脉冲施加手段用来将具有在把高电压施加到上述强介质电容器时产生分极反转、而在把低电压施加到上述强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲，施加到存储单元，
在数据写入及读出中的至少一种情况下，在将具有规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有规定脉冲宽度的低电压脉冲施加到非选择的存储单元。
20.一种强介质存储器的动作方法，其特征在于，
是具备存储单元以及脉冲施加手段的强介质存储器的动作方法，
所述存储单元具备：与场效应晶体管的栅极部分连接的强介质电容器；以及与所述强介质电容器串联并且对于正、负任意一种的电压施加方向都以几乎相同绝对值的门电压进行开通的开关元件，
所述脉冲施加手段用来将具有当把高电压施加到上述强介质电容器时产生分极反转而、在把低电压施加到上述强介质电容器时实质上不产生分极反转的规定脉冲宽度的脉冲，施加到上述存储单元，
在数据写入及读出的至少一种情况下，在将具有上述规定的脉冲宽度的高电压脉冲施加到被选择的存储单元的同时，将具有上述规定的脉冲宽度的低电压脉冲施加到非选择的存储单元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366527 | 2001-11-30 | ||
| JP2001366527A JP2003173673A (ja) | 2001-11-30 | 2001-11-30 | 強誘電体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1421869A true CN1421869A (zh) | 2003-06-04 |
| CN100412986C CN100412986C (zh) | 2008-08-20 |
Family
ID=19176409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021543178A Expired - Fee Related CN100412986C (zh) | 2001-11-30 | 2002-11-29 | 强介质存储器及其动作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7167386B2 (zh) |
| JP (1) | JP2003173673A (zh) |
| CN (1) | CN100412986C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1969338B (zh) * | 2004-06-23 | 2012-03-21 | 帕特兰尼拉财富有限公司 | 存储器 |
| CN103367365A (zh) * | 2012-03-30 | 2013-10-23 | 成都海存艾匹科技有限公司 | 小晶粒三维存储器 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3680282B2 (ja) | 2002-07-23 | 2005-08-10 | 松下電器産業株式会社 | 強誘電体ゲートデバイス |
| US7193880B2 (en) * | 2004-06-14 | 2007-03-20 | Texas Instruments Incorporated | Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory |
| KR100583114B1 (ko) * | 2003-12-10 | 2006-05-23 | 주식회사 하이닉스반도체 | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 |
| KR100527537B1 (ko) * | 2003-12-22 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치 |
| US7009864B2 (en) * | 2003-12-29 | 2006-03-07 | Texas Instruments Incorporated | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory |
| KR100527556B1 (ko) * | 2004-01-29 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 |
| KR100596850B1 (ko) * | 2004-02-05 | 2006-07-04 | 주식회사 하이닉스반도체 | 하이브리드 스위치 셀을 이용한 불휘발성 메모리 장치 |
| KR100709463B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 나노 튜브 셀을 이용한 메모리 장치 |
| KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
| KR100709462B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 다층 나노 튜브 셀을 이용한 메모리 장치 |
| US7133304B2 (en) * | 2004-03-22 | 2006-11-07 | Texas Instruments Incorporated | Method and apparatus to reduce storage node disturbance in ferroelectric memory |
| KR100626912B1 (ko) * | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
| US6970371B1 (en) * | 2004-05-17 | 2005-11-29 | Texas Instruments Incorporated | Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages |
| US7561458B2 (en) * | 2006-12-26 | 2009-07-14 | Texas Instruments Incorporated | Ferroelectric memory array for implementing a zero cancellation scheme to reduce plateline voltage in ferroelectric memory |
| KR100904737B1 (ko) | 2007-12-20 | 2009-06-26 | 주식회사 하이닉스반도체 | 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법 |
| US7920404B2 (en) | 2007-12-31 | 2011-04-05 | Texas Instruments Incorporated | Ferroelectric memory devices with partitioned platelines |
| US8743591B2 (en) * | 2011-04-26 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for driving the same |
| JP6213092B2 (ja) * | 2012-12-17 | 2017-10-18 | 凸版印刷株式会社 | 不揮発性フリップフロップ、不揮発性ラッチおよび不揮発性メモリ素子 |
| US8824190B1 (en) | 2013-03-05 | 2014-09-02 | International Business Machines Corporation | Memory state sensing based on cell capacitance |
| JP6232821B2 (ja) * | 2013-08-07 | 2017-11-22 | 凸版印刷株式会社 | 不揮発性フリップフロップ、不揮発性ラッチおよび不揮発性メモリ素子 |
| US9613676B1 (en) | 2016-06-29 | 2017-04-04 | Micron Technology, Inc. | Writing to cross-point non-volatile memory |
| KR102578816B1 (ko) * | 2018-03-16 | 2023-09-15 | 에스케이하이닉스 주식회사 | 강유전성 메모리 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163846A (ja) * | 1984-09-05 | 1986-04-02 | Mitsubishi Chem Ind Ltd | 電子写真用感光体 |
| JPH03108769A (ja) | 1989-09-22 | 1991-05-08 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP3024995B2 (ja) | 1990-11-02 | 2000-03-27 | オリンパス光学工業株式会社 | Ｍｉｍ構造半導体メモリ |
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| JPH07106450A (ja) | 1993-10-08 | 1995-04-21 | Olympus Optical Co Ltd | 強誘電体ゲートトランジスタメモリ |
| US5478610A (en) * | 1994-09-02 | 1995-12-26 | Ceram Incorporated | Metalorganic chemical vapor deposition of layered structure oxides |
| JPH0991970A (ja) | 1995-09-26 | 1997-04-04 | Olympus Optical Co Ltd | 非破壊型強誘電体メモリ及びその駆動方法 |
| US5621680A (en) * | 1996-04-01 | 1997-04-15 | Motorola, Inc. | Data storage element and method for reading data therefrom |
| US5986919A (en) * | 1997-11-14 | 1999-11-16 | Ramtron International Corporation | Reference cell configuration for a 1T/1C ferroelectric memory |
| DE19925233A1 (de) * | 1998-06-08 | 1999-12-09 | Siemens Ag | Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung |
| JP2001015771A (ja) * | 1999-07-01 | 2001-01-19 | Shindengen Electric Mfg Co Ltd | 半導体整流素子 |
-
2001
- 2001-11-30 JP JP2001366527A patent/JP2003173673A/ja active Pending
-
2002
- 2002-11-27 US US10/304,691 patent/US7167386B2/en not_active Expired - Lifetime
- 2002-11-29 CN CNB021543178A patent/CN100412986C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1969338B (zh) * | 2004-06-23 | 2012-03-21 | 帕特兰尼拉财富有限公司 | 存储器 |
| CN103367365A (zh) * | 2012-03-30 | 2013-10-23 | 成都海存艾匹科技有限公司 | 小晶粒三维存储器 |
| CN103367365B (zh) * | 2012-03-30 | 2015-09-02 | 成都海存艾匹科技有限公司 | 小晶粒三维存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7167386B2 (en) | 2007-01-23 |
| US20030103372A1 (en) | 2003-06-05 |
| JP2003173673A (ja) | 2003-06-20 |
| CN100412986C (zh) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1421869A (zh) | 强介质存储器及其动作方法 | |
| DE102015015854B4 (de) | Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung | |
| DE202019005959U1 (de) | Dreidimensionale ferroelektrische Speichervorrichtungen | |
| CN1220985C (zh) | 铁电非易失存储器中的存储器结构及其读出方法 | |
| CN100419909C (zh) | 强感应体存储器及其动作方法和存储器装置 | |
| DE112020000955T5 (de) | Nichtflüchtiger niederspannungs-speicher hoher dichte mit unidirektionaler platten- und bitzeile und säulenkondensator | |
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| DE112020000956T5 (de) | Hochdichte nichtflüchtige niederspannungs-differentialspeicher-bitzelle mit gemeinsamer plattenleitung | |
| JPH0745794A (ja) | 強誘電体メモリの駆動方法 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN108281544B (zh) | 基于铁电共存畴的多阻态铁电量子隧道结及制备方法 | |
| CN1519939A (zh) | 铁电电容器及其制造方法 | |
| CN1649158A (zh) | 半导体存储装置及其制造方法 | |
| US20100073988A1 (en) | Nonvolatile semiconductor storage device | |
| DE69828834T2 (de) | Ferroelektrische Speicherzelle und deren Herstellungsverfahren | |
| CN1681042A (zh) | 使用铁电存储器作数据存储的方法、电路及生产方法 | |
| CN1143316C (zh) | 铁电存储器装置 | |
| DE102020107902A1 (de) | Halbleitervorrichtung und Verfahren zum Betreiben derselben | |
| CN1181558C (zh) | 铁电晶体管、其在存储单元系统内的应用及其制法 | |
| US20020190274A1 (en) | High density single transistor ferroelectric non-volatile memory | |
| CN1229867C (zh) | 半导体存储装置的驱动方法 | |
| CN1542922A (zh) | 强电介质膜、电容器及它们的制造方法及强电介质存储器 | |
| CN109860190A (zh) | 融合型存储器 | |
| CN1586007A (zh) | 存储器件 | |
| CN1571067A (zh) | 铁电体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PATE LANNILA FORTUNE CO., LTD. Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD. Effective date: 20101223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: OSAKA PREFECTURE, JAPAN TO: DELAWARE, USA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101223 Address after: Delaware Patentee after: Sanyo Electric Co. Address before: Osaka Japan Patentee before: Sanyo Electric Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20131129 |