KR100904737B1 - 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법 - Google Patents

문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법 Download PDF

Info

Publication number
KR100904737B1
KR100904737B1 KR1020070134679A KR20070134679A KR100904737B1 KR 100904737 B1 KR100904737 B1 KR 100904737B1 KR 1020070134679 A KR1020070134679 A KR 1020070134679A KR 20070134679 A KR20070134679 A KR 20070134679A KR 100904737 B1 KR100904737 B1 KR 100904737B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
semiconductor memory
voltage switching
oxide
diode
Prior art date
Application number
KR1020070134679A
Other languages
English (en)
Other versions
KR20090066934A (ko
Inventor
정용수
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070134679A priority Critical patent/KR100904737B1/ko
Publication of KR20090066934A publication Critical patent/KR20090066934A/ko
Application granted granted Critical
Publication of KR100904737B1 publication Critical patent/KR100904737B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

좁은 면적에서 구현이 가능하여 집적도를 높일 수 있고 제조가 용이하며, 고속화를 구현할 수 있는 새로운 구조의 휘발성 휘발성 반도체 메모리장치는, 복수의 워드라인과 복수의 비트라인이 규칙적으로 배열되고, 워드라인과 비트라인의 교차 지점에 배치되는 단위 메모리 셀을 복수개 구비하는 반도체 메모리장치에 있어서, 단위 메모리 셀은, 워드라인에 그 일 단이 연결된 다이오드, 및 비트라인에 그 일 단이, 다이오드에 다른 일 단이 연결되고, 인가되는 전압에 따라 급격한 저항값의 변화를 나타내며, 일정 전압 구간 동안 소정의 저항값을 유지하는 문턱전압 스위칭소자를 구비하여 이루어진다.
문턱전압 스위칭소자, 다이오드, 반도체 메모리, 금속산화물

Description

문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및 정보저장 방법{Semiconductor memory device having threshold voltage switching device and method for storing data therein}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 하나의 문턱전압 스위칭소자의 하나의 다이오드(diode)를 구비하는 휘발성 반도체 메모리장치와 그에 정보를 저장하는 방법에 관한 것이다.
정보를 기록하여 저장하고 이를 재생하는 방법으로는 자기기록, 광기록, 전기기록 등이 있다. 이중 전기기록 방식은, 전류를 흘려 정보를 저장하는 매체의 크기에 실질적으로 제약이 없으므로 저장밀도를 획기적으로 증가시키는 것이 가능하다. 그 중에서도 특히 반도체 메모리는 소형이며 높은 신뢰도를 가지며, 저렴한 비용으로 제조가 가능하다는 장점 외에도, 고속 동작이 가능한 장점을 가지고 있어 컴퓨터 내부에 위치하는 메인 메모리(main memory)나 마이크로 프로세서(micro processor) 내의 매몰 메모리, 캐쉬 메모리 형태로 널리 사용되고 있다.
일반적으로 반도체 메모리는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리장치인 디램(DRAM)의 경우 단위 메모리 셀은 통상 하나 의 스위치와 하나의 캐패시터로 구성된다. 즉, 디램(DRAM)의 단위 메모리 셀은 로우(row) 어드레스에 의해 구동되는 워드라인, 칼럼(column) 어드레스에 의해 구동되는 비트라인, 비트라인에 드레인이 연결되며 워드라인에 게이트가 연결되는 셀 트랜지스터, 그리고 셀 트랜지스터의 소스에 연결되며 전하축적을 위한 캐패시터로 구성된다.
이러한 구성의 디램(DRAM) 셀에 정보를 저장하는 쓰기(write)와 저장된 정보를 읽어내는 읽기(read) 동작은 다음과 같이 이루어진다.
임의의 워드라인이 활성화되면, 해당 워드라인에 연결된 셀 트랜지스터가 턴 온(turn on)되고, 비트라인의 전압이 셀 트랜지스터의 드레인을 통해 인가되면서 캐패시터의 스토리지 전극에 전하가 저장된다. 이때, 비트라인에는 0V 또는 Vdd(구동전압)의 전압이 공급된다. 캐패시터의 플레이트 전극에는 고정된 전원전압(Vcc)이 공급되는데, 대개 구동전압(Vdd)의 절반 정도이다.
한편, 반도체 메모리장치의 집적도가 높아지면서 메모리장치를 구성하는 단위 소자의 크기도 줄어들고 있다. 디램(DRAM)의 경우 제한된 면적내에 보다 큰 용량의 캐패시터를 형성하기 위하여 트렌치형 스토리지 전극을 형성하거나, 고유전율의 유전체막을 사용하는 등의 노력이 이루어지고 있다. 트랜지스터의 경우에도 좁은 면적 내에서 적절한 채널길이를 확보하기 위하여 리세스 채널(recessed channel)을 형성하는 등의 많은 노력이 이루어지고 있다. 그러나, 메모리소자의 대용량, 고집적화 및 고속화에 대한 요구를 충족시키기에는 부족한 실정이다.
따라서, 메모리장치의 대용량 및 고집적화, 고속화를 위하여 현재 연구가 많 이 진행되고 있는 비휘발성 메모리장치의 일 예로 피램(PRAM; Phase-change Random Access Memory)이 있다. PRAM은 특정 물질의 상변화에 따른 저항값의 변화를 이용하여 데이터를 저장하는 방식의 메모리장치로, 하나의 저항체와 하나의 스위칭소자로 구성된다. PRAM은 트랜지스터를 대신하여 특정 전압에서 급격한 저항값의 변화를 나타내는 문턱전압 스위칭 소자를 이용함으로써 복잡한 레이아웃이나 공정이 없이 제작이 용이하고 집적도가 높은 메모리소자를 구현할 수 있다는 이점이 있다. 그러나, PRAM의 경우 비휘발성 메모리이지만 리셋(reset)시에 하나의 펄스로 리셋되지 않는 문제점이 있다. 이를 해결하기 위하여 멀티-펄스(multi-pulse)를 사용하기도 하지만 결국 소자의 동작속도가 느려지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 좁은 면적에서 구현이 가능하여 집적도를 높일 수 있고 제조가 용이하며, 고속화를 구현할 수 있는 새로운 구조의 휘발성 반도체 메모리장치를 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 휘발성 반도체 메모리장치는, 복수의 워드라인과 복수의 비트라인이 규칙적으로 배열되고, 상기 워드라인과 비트라인의 교차 지점에 배치되는 단위 메모리 셀을 복수개 구비하는 반도체 메모리장치에 있어서, 단위 메모리 셀은, 워드라인에 그 일 단이 연결된 다이오드; 및 비트라인에 그 일 단이, 다이오드에 다른 일 단이 연결되고, 인가되는 전압에 따라 급격한 저항값의 변화를 나타내며, 일정 전압 구간 동안 소정의 저항값을 유지하는 문턱전압 스위칭소자를 구비하는 것을 특징으로 한다.
상기 문턱전압 스위칭소자는 금속산화물로 이루어질 수 있다.
상기 금속산화물은 티타늄산화물(TiOX), 지르코늄산화물(ZrOX), 니켈산화물(NiO), 니오븀산화물(Nb2O3) 및 바나듐산화물(V2O3) 중의 어느 하나일 수 있다.
상기 다른 기술적 과제를 이루기 위하여 본 발명에 따른 휘발성 반도체 메모리장치의 정보저장 방법은, 복수의 워드라인과 복수의 비트라인이 규칙적으로 배열되고, 워드라인과 비트라인의 교차 지점에 배치된 메모리 셀이 일정 문턱전압하에 서 급격한 저항값의 변화를 나타내는 문턱전압 스위칭소자를 구비하는 휘발성 반도체 메모리장치에 정보를 저장하는 방법에 있어서, 선택된 메모리 셀과 연결된 워드라인과 비트라인에 사이에, 문턱전압 이상의 전위차가 발생하도록 전압을 인가하는 것을 특징으로 한다.
상기 메모리 셀은, 상기 워드라인에 그 일 단이 연결된 다이오드, 및 상기 비트라인에 그 일 단이 연결되고, 상기 다이오드에 다른 일 단이 연결된 문턱전압 스위칭소자로 이루어질 수 있다.
상기 문턱전압 스위칭소자는 금속산화물로 이루어질 수 있다.
상기 금속산화물은 티타늄산화물(TiOX), 지르코늄산화물(ZrOX), 니켈산화물(NiO), 니오븀산화물(Nb2O3) 및 바나듐산화물(V2O3) 중의 어느 하나일 수 있다.
상기 선택된 메모리 셀과 연결된 워드라인과 비트라인에 사이에, 순방향으로 문턱전압 이상의 전위차가 발생하도록 전압을 인가할 수 있다.
상기 선택된 메모리 셀과 연결된 제1 워드라인에는 상기 문턱전압 스위칭소자의 문턱전압에 해당하는 전압을 인가하고, 상기 선택된 메모리 셀과 연결된 제1 비트라인에는 0V를 인가하고, 상기 제1 워드라인을 제외한 워드라인에는 0V를 인가하며, 상기 제1 비트라인을 제외한 비트라인에는 상기 문턱전압 스위칭소자의 문턱전압에 해당하는 전압을 인가할 수 있다.
본 발명에 따르면, 스위칭소자인 트랜지스터를 대신하여 다이오드를 사용하 고 정보를 저장하는 캐패시터를 대신하여 문턱전압 스위칭소자를 사용할 경우 간단한 구조와 용이한 공정, 또한 집적도가 우수하며 리프레쉬가 불필요한 휘발성 반도체 메모리장치를 구현할 수 있다. 또한, 메모리 셀의 워드라인과 비트라인에 적절한 바이어스를 인가함으로써 간단하게 정보를 저장할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명에서는 정보를 전송하는 역할을 하는 트랜지스터를 대신하여 다이오드(diode)를 사용하고, 전하를 축적하기 위한 캐패시터를 대신하여 문턱전압 스위칭 특성을 나타내는 저항체를 사용하며, 전원이 차단되면 저장된 정보가 사라지는 휘발성 메모리장치를 제시한다.
문턱전압 스위칭(threshold voltage switching)이라 함은 일정한 전압, 즉 문턱전압(Vth)이 가해지면 저항이 급격히 작아져서 그 저항값을 유지하다가, 인가되는 전압이 문턱전압(Vth) 이하로 줄어들면 다시 높은 저항상태로 돌아가는 것을 말한다. 이러한 문턱전압 스위칭을 하는 물질로는 금속산화물을 들 수 있다. 금속산화물 박막은 가해지는 전압의 크기에 따라 저항값이 변하는 특성을 보일 수 있는데, 이러한 금속산화물에는 대표적으로 티타늄산화물(TiOX), 니켈 산화물(NiOx), 니 오븀산화물(Nb2O3) 및 바나듐산화물(V2O3) 등이 있다.
도 1은 금속산화물의 문턱전압 스위칭 특성을 설명하기 위하여 도시한 그래프로서, 니켈산화물(NiO2) 박막의 전압 대 전류 특성을 나타낸 도면이다.
금속산화물 박막, 예를 들어 니켈산화물(NiO2) 박막에 바이어스 전압을 0V로부터 점차 증가시켜가면서 인가하고, 다시 반대 극성의 전압을 점차 인가하면서 니켈산화물(NiO2) 박막을 통해 흐르는 전류를 측정하였다. 그 결과, 도시된 바와 같이, 니켈산화물(NiO2) 박막에 약 3V 정도의 바이어스 전압이 인가될 경우, 흐르는 전류의 양이 급격히 증가하여 대략 1×10-2 ∼ 1×10-1A 정도의 전류가 흐르게 된다. 그리고, 인가하는 전압을 점차 감소시킬 경우 이러한 전류값이 증가된 상태, 즉 저항값이 낮아진 상태를 계속 유지하다 인가전압이 2V를 전후해서 다시 급격히 전류값이 감소하는 특성을 보인다. 이로써, 특정 금속산화물 박막은 저항값의 상태 변화가 일정 전압 조건에서 계속 유지되는 메모리 효과를 나타낼 수 있음을 알 수 있다. 이러한 전류값이 급격히 증가하는 시점에 인가하는 전압, 예를 들어 대략 3V 정도를 문턱전압이라 할 수 있으며, 이러한 문턱전압 이상의 전압을 인가할 경우 금속산화물 박막의 저항값이 상대적으로 높은 상태에서 낮은 상태로 변화된다.
도 2는 금속산화막 박막의 문턱전압 스위칭 특성을 보여주는 다른 그래프로서, 바나듐산화물(V2O5) 박막의 전압 대 전류 특성을 나타낸다.
도 1에 도시된 니켈산화물(NiO2) 박막의 경우와 약간의 차이는 있지만, 역시 문턱전압 스위칭 특성을 보이고 있음을 알 수 있다. 즉, 인가 전압이 0.7V 정도가 될 때까지는 전류가 완만하게 증가하다가 인가 전압이 0.7V 정도가 되면 흐르는 전류가 급격하게 증가한다. 즉, 바나듐산화물(V2O5) 박막의 저항이 급격히 낮아지는 것이다. 인가 전압을 감소시키다 -0.7V 정도가 되면 흐르는 전류의 양이 급격히 줄어들게 된다.
도 3은 금속산화막 박막의 문턱전압 스위칭 특성을 보여주는 또다른 그래프로서, 티타늄알루미늄산화물(TiAlO3) 박막의 전압 대 전류 특성을 나타낸다.
티타늄알루미늄산화물(TiAlO3) 박막의 경우에도 2V 근처에서 급격한 전류의 증가를 보이며, -2V 근처에서는 급격한 전류의 감소를 나타낸다.
이와 같이 금속산화물 박막은 인가되는 바이어스 전압에 따라 서로 다른 두 저항값을 나타내고, 이러한 상태가 일정시간 유지되는 메모리 효과를 나타내므로, 이러한 현상을 이용하여 메모리장치를 구성할 수 있다. 도 1의 "ⓐ" 구간과 같이, 약 3V 이상의 전압에서는 커런트 컴플라이언스(current compliance)에 의해 제한된 전류까지 전류가 흐르지만, 회복할 때는 약 2V에서 저항이 낮은 상태에서 높은 상태로 변화함으로써, 정보를 읽을 때에는 약 2.5V 정도에서 저항을 확인하면, 저항의 높고 낮음을 이용하여 정보를 확인할 수 있다.
한편, 반도체 소자의 하나인 다이오드(diode)는 전위차가 순방향으로 일정 수준 이상 발생하면 도체의 특성을 보이며, 그 이하 또는 역방향으로 전위차가 발 생하면 부도체의 특성을 보인다. 따라서, 전위차의 크기 또는 방향에 따라 전류를 흐르게 하거나 또는 차단할 수 있으므로 메모리장치에서 스위칭소자로 활용할 수가 있다.
이와 같이, 스위칭소자인 트랜지스터를 대신하여 다이오드를 사용하고 정보를 저장하는 캐패시터를 대신하여 문턱전압 스위칭소자를 사용할 경우 간단한 구조와 용이한 공정, 또한 집적도가 우수한 메모리장치를 구현할 수 있다.
도 4는 문턱전압 스위칭소자와 다이오드를 이용하여 반도체 메모리장치를 구성한 예를 나타낸 회로도이다. 편의상 두 개의 워드라인과 두 개의 비트라인만 도시되어 있다.
도 4를 참조하면, 복수의 워드라인(W1, W2)이 서로 평행하게 배열되고, 이 워드라인들에 수직한 방향으로 복수의 비트라인(B1, B2)이 배열된다. 워드라인(W1, W2)과 비트라인(B1, B2)이 교차하는 지점에는 다이오드(112, 114, 116, 118)와 문턱전압 스위칭소자(122, 124, 126, 128)가 배치된다. 하나의 다이오드와 하나의 문턱전압 스위칭소자가 하나의 메모리 셀을 이루게 된다. 각각의 다이오드(112, 114, 116, 118)의 일 단은 워드라인(W1, W2)에 연결되고 다른 일 단은 문턱전압 스위칭소자(122, 124, 126, 128)에 연결된다. 그리고, 문턱전압 스위칭소자(122, 124, 126, 128)의 다른 일 단은 비트라인(B1, B2)에 연결된다.
상기 워드라인(W1, W2)과 비트라인(B1, B2)에 인가되는 전압에 의해 다이오드(112, 114, 116, 118)가 턴 온(turn on) 또는 턴 오프(turn off)된다. 다이오드(112, 114, 116, 118)가 턴 온되는 순간, 문턱전압 스위칭소자(122, 124, 126, 128)로 전압이 전달되고, 전압의 크기에 따라 문턱전압 스위칭소자의 저항값이 급격한 변화를 보이게 된다. 이에 따라 흐르는 전류의 양이 급격히 변화되므로 문턱전압 스위칭소자(122, 124, 126, 128)의 저항값을 인식하여 정보의 유/무를 판단하게 된다.
도 5는 본 발명에 의한 문턱전압 스위칭소자와 다이오드를 이용한 반도체 메모리장치에 정보를 저장하는 방법을 설명하기 위하여 도시한 회로도이다.
첫 번째 메모리 셀(202)에 정보를 저장하는 경우를 예를 들어 설명한다. 여기에서는, 다이오드의 턴 온 전압이 1V이고 문턱전압 스위칭소자의 문턱 전압이 Vth(Vth＞1V)라고 가정한다.
정보를 저장하고자 하는 메모리 셀(202)이 연결되어 있는 워드라인(W1)에는 문턱전압(Vth)을 인가하고, 나머지 워드라인(W2)에는 0V의 전압을 인가한다. 그리고, 정보를 저장하고자 하는 메모리 셀(202)이 연결되어 있는 비트라인(B1)에는 0V의 전압을 인가하고, 나머지 비트라인(B2)에는 문턱전압(Vth)을 인가한다. 그 결과, 워드라인과 비트라인 사이에 전위차가 발생하는 영역은 첫 번째 셀(202)과 네 번째 셀(208)이다. 두 번째 셀(204) 및 세 번째 셀(206)은 전위차가 0V이다. 그러나, 네 번째 셀(208)의 경우 다이오드(118)에 대해 역방향의 전위차(-Vth)가 발생하기 때문에 다이오드(118)가 턴 온되지 못한다. 따라서, 첫 번째 셀(202)에만 정보를 컨트롤할 수 있다.
첫 번째 셀(202)의 경우, 워드라인(W1)과 비트라인(B1) 사이에 문턱전압(Vth) 크기의 전위차가 다이오드(112)의 순방향으로 발생하기 때문에 다이오 드(112)가 턴 온될 수 있다. 다이오드(112)가 턴 온될 경우 문턱전압 스위칭소자(122)에는 워드라인(W1)과 비트라인(B1) 사이의 전위차인 Vth가 인가되므로, 다이오드(112)가 턴 온되는 순간 문턱전압 스위칭소자(122)의 저항은 높은 상태에서 급격하게 낮은 상태로 바뀌어 셀(202)에 전류가 흐르게 된다. 워드라인(W1)과 비트라인(B1) 사이의 전위차가 일정 수준(Vth)을 유지하면 메모리 셀(202)은 정보를 유지하다, 워드라인(W1)과 비트라인(B1) 사이의 전위차가 문턱전압(Vth) 이하로 떨어지면 문턱전압 스위칭소자(122)는 다시 높은 저항상태로 급격하게 변하게 되므로 전류가 흐르지 않게 된다.
이와 같이, 메모리 셀이 연결된 워드라인과 비트라인에 일정 전압을 인가하여 주면, 다이오드의 스위칭 특성과 문턱전압 스위칭소자의 정보유지 특성을 이용하여 특정 셀에만 정보를 저장하고, 저장된 정보를 읽을 수도 있게 된다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명의 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
도 1 내지 도 3은 금속산화물의 문턱전압 스위칭 특성을 설명하기 위하여 도시한 그래프이다.
도 4는 문턱전압 스위칭소자와 다이오드를 이용하여 반도체 메모리장치를 구성한 예를 나타낸 회로도이다.
도 5는 본 발명에 의한 문턱전압 스위칭소자와 다이오드를 이용한 휘발성 반도체 메모리장치에 정보를 저장하는 방법을 설명하기 위하여 도시한 회로도이다.

Claims (9)

  1. 복수의 워드라인과 복수의 비트라인이 규칙적으로 배열되고, 상기 워드라인과 비트라인의 교차 지점에 배치되는 단위 메모리 셀을 복수개 구비하는 반도체 메모리장치에 있어서,
    상기 단위 메모리 셀은,
    상기 워드라인에 그 일 단이 연결된 다이오드; 및
    상기 비트라인에 그 일 단이 연결되고 상기 다이오드에 다른 일 단이 연결되며, 문턱전압이 인가되면 급격한 저항값의 변화를 나타내고 일정 전압 구간 동안 소정의 저항값을 유지하는 문턱전압 스위칭소자를 구비하는 것을 특징으로 하는 휘발성 반도체 메모리장치.
  2. 제1항에 있어서,
    상기 문턱전압 스위칭소자는 금속산화물로 이루어진 것을 특징으로 하는 휘발성 반도체 메모리장치.
  3. 제2항에 있어서,
    상기 금속산화물은 티타늄산화물(TiOX), 지르코늄산화물(ZrOX), 니켈산화물(NiO), 니오븀산화물(Nb2O3) 및 바나듐산화물(V2O3) 중의 어느 하나인 것을 특징으 로 하는 휘발성 반도체 메모리장치.
  4. 복수의 워드라인과 복수의 비트라인이 규칙적으로 배열되고, 상기 워드라인과 비트라인의 교차 지점에 배치된 메모리 셀이 일정 문턱전압하에서 급격한 저항값의 변화를 나타내며 일정 전압 구간 동안 소정의 저항값을 유지하는 문턱전압스위칭 소자를 구비하는 휘발성 반도체 메모리장치에 정보를 저장하는 방법에 있어서,
    선택된 메모리 셀과 연결된 상기 워드라인과 비트라인에 사이에 상기 문턱전압 이상의 전위차가 발생하도록 전압을 인가하는 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
  5. 제4항에 있어서, 상기 메모리 셀은,
    상기 워드라인에 그 일 단이 연결된 다이오드, 및
    상기 비트라인에 그 일 단이 연결되고, 상기 다이오드에 다른 일 단이 연결된 문턱전압 스위칭소자로 이루어진 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
  6. 제4항에 있어서,
    상기 문턱전압 스위칭소자는 금속산화물로 이루어진 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
  7. 제6항에 있어서,
    상기 금속산화물은 티타늄산화물(TiOX), 지르코늄산화물(ZrOX), 니켈산화물(NiO), 니오븀산화물(Nb2O3) 및 바나듐산화물(V2O3) 중의 어느 하나인 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
  8. 제5항에 있어서,
    상기 선택된 메모리 셀과 연결된 워드라인과 비트라인에 사이에, 순방향으로 문턱전압 이상의 전위차가 발생하도록 전압을 인가하는 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
  9. 제8항에 있어서,
    상기 선택된 메모리 셀과 연결된 제1 워드라인에는 상기 문턱전압 스위칭소자의 문턱전압에 해당하는 전압을 인가하고,
    상기 선택된 메모리 셀과 연결된 제1 비트라인에는 0V를 인가하고,
    상기 제1 워드라인을 제외한 워드라인에는 0V를 인가하며,
    상기 제1 비트라인을 제외한 비트라인에는 상기 문턱전압 스위칭소자의 문턱전압에 해당하는 전압을 인가하는 것을 특징으로 하는 휘발성 반도체 메모리장치의 정보저장 방법.
KR1020070134679A 2007-12-20 2007-12-20 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법 KR100904737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134679A KR100904737B1 (ko) 2007-12-20 2007-12-20 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134679A KR100904737B1 (ko) 2007-12-20 2007-12-20 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법

Publications (2)

Publication Number Publication Date
KR20090066934A KR20090066934A (ko) 2009-06-24
KR100904737B1 true KR100904737B1 (ko) 2009-06-26

Family

ID=40994872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134679A KR100904737B1 (ko) 2007-12-20 2007-12-20 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법

Country Status (1)

Country Link
KR (1) KR100904737B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173673A (ja) 2001-11-30 2003-06-20 Sanyo Electric Co Ltd 強誘電体メモリ
KR20030066790A (ko) * 2001-01-04 2003-08-09 인터내셔널 비지네스 머신즈 코포레이션 저전력 유기발광다이오드 픽셀 회로
KR20040089527A (ko) * 2003-04-11 2004-10-21 샤프 가부시키가이샤 메모리 셀, 기억장치 및 메모리 셀의 제조방법
KR20070084213A (ko) * 2004-11-17 2007-08-24 스펜션 엘엘씨 나노크기의 저항 메모리 어레이를 어드레스하기 위한다이오드 어레이 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066790A (ko) * 2001-01-04 2003-08-09 인터내셔널 비지네스 머신즈 코포레이션 저전력 유기발광다이오드 픽셀 회로
JP2003173673A (ja) 2001-11-30 2003-06-20 Sanyo Electric Co Ltd 強誘電体メモリ
KR20040089527A (ko) * 2003-04-11 2004-10-21 샤프 가부시키가이샤 메모리 셀, 기억장치 및 메모리 셀의 제조방법
KR20070084213A (ko) * 2004-11-17 2007-08-24 스펜션 엘엘씨 나노크기의 저항 메모리 어레이를 어드레스하기 위한다이오드 어레이 구조

Also Published As

Publication number Publication date
KR20090066934A (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
JP4054347B2 (ja) 不揮発性半導体記憶装置
US7362604B2 (en) Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
US7345907B2 (en) Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
KR100657911B1 (ko) 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US7835174B2 (en) Non-volatile memory device and method of reading data therefrom
US7433220B2 (en) Two variable resistance elements being formed into a laminated layer with a common electrode and method of driving the same
JP4783002B2 (ja) 半導体メモリ素子
JP5138836B2 (ja) 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
JP2007226883A (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
CN101952893A (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
TW201539707A (zh) 抗變化記憶體
TW202036563A (zh) 記憶體裝置
KR20140012178A (ko) 반도체 메모리 장치
KR100849717B1 (ko) 문턱전압 스위칭소자를 구비하는 메모리장치
KR100904737B1 (ko) 문턱전압 스위칭소자를 구비하는 반도체 메모리장치 및정보저장 방법
KR20090110556A (ko) 집적회로 및 그 형성 방법
US7269050B2 (en) Method of programming a memory device
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
CN103123805A (zh) 基于阻变栅介质的2t动态存储单元和阵列结构及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee