CN1969338B - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN1969338B
CN1969338B CN2005800192797A CN200580019279A CN1969338B CN 1969338 B CN1969338 B CN 1969338B CN 2005800192797 A CN2005800192797 A CN 2005800192797A CN 200580019279 A CN200580019279 A CN 200580019279A CN 1969338 B CN1969338 B CN 1969338B
Authority
CN
China
Prior art keywords
memory cell
action
data
memory
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800192797A
Other languages
English (en)
Other versions
CN1969338A (zh
Inventor
宫本英明
境直史
山田光一
松下重治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1969338A publication Critical patent/CN1969338A/zh
Application granted granted Critical
Publication of CN1969338B publication Critical patent/CN1969338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

提供一种能抑制非选择存储器单元的数据消失的干扰现象。该存储器具备存储器单元阵列(1)，其包括：位线；配置为与位线交叉的字线；连接在位线与字线之间的存储器单元(12)。而且，在该存储器中，通过对所选择的存储器单元(12)进行的包括读出动作、重新写入动作及写入动作的至少一个的存取动作，向存储器单元(12)施加第一电压脉冲和第二电压脉冲，其中第一电压脉冲提供使存储数据反转的第一方向的电场，第二电压脉冲提供不使存储数据反转的与所述第一方向反向的电场，并且对存储器单元(12)进行用于使残留极化量恢复的恢复动作。

Description

存储器
技术领域
本发明涉及存储器。 
背景技术
以往，作为非易失性存储器的一种，公知强电介质存储器。这种强电介质存储器例如被公开于特开2001-210795号公报中。该现有的强电介质存储器是将基于强电介质的极化方向的伪电容变换利用为存储器元件的存储器。再有，强电介质存储器在原理上作为兼备能高速且以低电压进行数据改写的优点与非易失性的优点的理想存储器备受瞩目。 
图33是表示现有的一例的简单矩阵方式的强电介质存储器的存储器单元阵列的等效电路图。图34是用于说明现有的一例的简单矩阵方式的强电介质存储器的动作的磁滞曲线图(hysteresis graph)。参照图33，现有的一例的简单矩阵方式的强电介质存储器的存储器单元501由单一的强电介质电容器501a构成，该强电介质电容器由：形成为沿互相交叉的方向延伸的字线WL与位线BL；和配置于字线WL与位线BL之间的强电介质膜(未图示)构成。 
在此，参照图33及图34说明现有的一例的简单矩阵方式的强电介质存储器的动作。另外，在以下的表1中示出读出动作时及写入动作时施加在字线WL与位线BL上的电压。 
[表1] 
    备用   读出   写入“1”   写入“0”
  选择WL   1/2Vcc   Vcc   0   Vcc
  非选择WL   1/2Vcc   1/3Vcc   2/3Vcc   1/3Vcc
  选择BL   1/2Vcc   0→浮地   Vcc   0
  非选择BL   1/2Vcc   2/3Vcc   1/3Vcc   2/3Vcc
作为写入动作，在待机状态下强电介质电容器501a的两端为同一电位。在写入数据“0”时，向选出的字线WL(选择WL)施加Vcc的电压，同时向选出的位线BL(选择BL)施加0V的电压。此时，强电介质电容器501a被施加了Vcc的电位差。由此，选出的存储器单元501的强电介质电容器501a的极化状态移向图34所示的A点。然后，若使强电介质电容器501a的两端为同一电位，则强电介质电容器501a的极化状态转移到图34所示的“0”。在写入数据“1”时，在选择WL上施加0V的电压，同时在选择BL上施加Vcc的电压。此时，强电介质电容器501a被施加了-Vcc的电位差。由此，选出的存储器单元501的强电介质电容器501a的极化状态移向图34的B点。然后，若使强电介质电容器501a的两端为同一电位，则强电介质电容器501a(参照图33)的极化状态转移到图34所示的“1”。 
再有，作为读出动作，首先在将选择BL预充电到0V电压后，成为浮地状态。接着，使选择WL上升到Vcc的电压。若将强电介质电容器501a(参照图33)的电容设为CFE、将选出的位线BL的寄生电容设为CBL，则此时的选择WL与选择BL的电位差Vcc被CFE和CBL电容分割。还有，强电介质电容器501a的电容CFE根据所保持的数据“0”或“1”，可以近似为C0或C1。因此，通过以下的式(1)和式(2)来表示选出的位线BL的电位。 
V0＝{C0/(C0+CBL)}×Vcc(1) 
V1＝{C1/(C1+CBL)}×Vcc(2) 
上式(1)表示保持有数据“0”时的选择BL的电位V0，上式(2)表示保持有数据“1”时的选择BL的电位V1。 
通过由读出放大器判断上式(1)的位线电位V0与上式(2)的位线电位V1的电位差，从而进行数据的读出。在该数据的读出时，由于存储器电源501的数据被破坏，故在数据的读出后进行与读出数据对应的重新写入动作(复原，restore)。 
然而，在图33所示的现有一例的简单矩阵方式强电介质存储器中，由于在写入动作及读出动作时向所有的非选择存储器单元501施加1/3Vcc的电位差，故如图35所示，由于强电介质膜具有的磁滞特性，存在强电介质电容器501a的极化量减少的缺陷。其结果是，存在产生干扰(disturb)现象、即非选择存储器单元501的数据消失的现象的问题。
发明内容
本发明是为了解决上述问题而进行的，本发明的一个目的在于，提供一种能够抑制非选择存储器单元的数据消失的干扰现象的存储器。 
为了实现上述目的，本发明的第一方面的存储器，具备存储器单元阵列，其包括：位线；配置为与位线交叉的字线；和连接在位线与字线之间的第一存储器单元；通过存取动作，向第一存储器单元施加第一电压脉冲和第二电压脉冲，第一电压脉冲提供使存储数据反转的第一方向的电场，第二电压脉冲提供不使存储数据反转的与第一方向相反的第二方向的电场，其中存取动作包括要对选择的存储器单元进行的读出动作、重新写入动作以及写入动作的至少一种；以及 
刷新控制电路，被配置为对第一存储器单元进行恢复动作，以恢复残留极化量。 
在该第一方面的存储器中，如上所述，通过对所选择的存储器单元进行的存取动作，向非选择的存储器单元施加方向相反的第一电压脉冲和第二电压脉冲，其中存取动作包括读出动作、重新写入动作以及写入动作的至少一种，从而在非选择的存储器单元中进行残留极化量的劣化与劣化与消除(恢复)，因此可以抑制非选择的存储器单元的残留极化量单方面地劣化。由此，可以抑制非选择存储器单元的干扰现象。再有，即使在由于存取动作而在任意存储器单元中产生残留极化量的劣化的情况下，通过对存储器单元进行用于使残留极化量恢复的恢复动作，也可以使得产生了残留极化量劣化的存储器单元的残留极化量恢复。由此，即使在由于存取动作而在任意存储器单元中产生残留极化量的劣化的情况下，也可以可靠地抑制因为残留极化量的劣化产生而导致存储器单元的干扰现象发生的情况。 
在上述第一方面的存储器中，优选通过进行恢复动作，从而进行恢复动作的存储器单元以外的存储器单元维持能判别存储数据的残留极化量。根据该构成，可以一边通过恢复动作而使进行恢复动作的存储器单元的残留极化量的劣化恢复，一边抑制进行恢复动作以外的存储器单元以外的存储器单元中产生残留极化量劣化所引起的干扰现象发生。 
在上述第一方面的存储器中，优选恢复动作在由于存取动作而使任意的存储器单元发生了规定量以上的残留极化量的劣化后进行。根据该构成，与按每个存取动作每次进行恢复动作的情况相比，可以大幅度减少恢复动作的动作时间。由此，即使在进行了恢复动作的情况下，也可以抑制存储器的动作数增大。 
在上述第一方面的存储器中，优选存储器单元包括：与所选择的位线和所选择的字线相连的选择存储器单元；选择存储器单元以外的非选择存储器单元；恢复动作通过以下方式进行：根据对选择存储器单元进行的读出及重新写入动作，对存储器单元施加提供第一方向的电场的第一电压脉冲、和提供与第一方向反向的电场的第二电压脉冲，在通过读出动作读出的数据为第一数据时和为第二数据时，变更用于对存储器单元施加第一电压脉冲和第二电压脉冲的方法。根据该构成，恢复动作时可以一边通过对选择存储器单元进行的读出及重新写入动作而使选择存储器单元的残留极化量劣化恢复，一边通过施加给非选择存储器单元的方向相反的第一电压脉冲和第二电压脉冲，抑制非选择存储器单元中产生的残留极化量单方面的劣化。由此，可以一边使选择存储器单元的残留极化量的劣化恢复，一边抑制非选择存储器单元中残留极化量劣化产生，因此在全部存储器单元中可以抑制残留极化量的劣化所引起的干扰现象发生。再有，在恢复动作之际通过读出动作读出的数据为第一数据时和为第二数据时，通过变更用于向存储器单元施加第一电压脉冲和第二电压脉冲的方法，从而在数据为第一数据时和为第二数据时可以分别向非选择存储器单元施加方向相反的电压仅需要的次数。 
该情况下，优选恢复动作是通过对选择存储器单元进行的读出及重新写入动作，分别向存储器单元施加第一电压脉冲和第二电压脉冲相同次数而进行的。根据该构成，可以可靠地消除非选择存储器单元中产生的残留极化量的劣化。 
在上述第一方面的存储器中，优选对与所选择的字线相连的全部存储器单元一个一个地进行恢复动作。根据该构成，可以容易地使与所选择的字线相连的全部存储器单元的残留极化量的劣化恢复。由此，若依次选择 存储器单元阵列所包含的全部字线，并且对与所选择的字线相连的全部存储器单元一个一个地进行恢复动作，则可以容易地使存储器单元阵列所包含的全部存储器单元的残留极化量的劣化恢复。 
在上述第一方面的存储器中，对与所选择的字线相连的全部存储器单元一并进行恢复动作。根据该构成，可以容易地使与所选择的字线相连的全部存储器单元的残留极化量的劣化恢复。由此，若依次选择存储器单元阵列所包含的全部字线，并且对与所选择的字线相连的全部存储器单元一并进行恢复动作，则可以容易地使存储器单元阵列所包含的全部存储器单元的残留极化量的劣化恢复。 
在上述第一方面的存储器中，还具备恢复动作控制电路，其根据由于存取动作而使存储器单元发生了规定量以上的残留极化量劣化，使针对存储器单元的恢复动作开始。根据该构成，可以容易地通过恢复动作控制电路在存储器单元中产生了规定量以上的残留极化量的劣化后进行针对存储器单元的恢复动作。 
该情况下，优选还包括伪单元，其对应于通过存取动作而向存储器单元施加第一电压脉冲和第二电压脉冲，施加第三电压脉冲与第四电压脉冲，其中第三电压脉冲提供第一方向的电场，并且具有与第一电压脉冲实质相同的电压，第四电压脉冲提供与第一方向反向的电场，并且具有与第二电压脉冲实质相同的电压，恢复动作控制电路响应于伪单元中发生了规定量以上的残留极化量劣化的事实，开始针对存储器单元的恢复动作。根据该构成，可以容易地通过存取动作，响应于具有与存储器单元相同的极化特性的伪单元中产生了规定量以上的残留极化量劣化的事实，由恢复动作控制电路开始针对存储器单元的恢复动作。 
在上述第一方面的存储器中，优选存储器单元包括强电介质电容器，在存取动作时及恢复动作时的至少任一方时，向所选出的存储器单元施加具有规定脉冲宽度的高电压的电压脉冲，并且向非选择的存储器单元施加具有规定脉冲宽度的低电压的电压脉冲，规定的脉冲宽度被设定为以下脉冲宽度：在向强电介质电容器施加高电压的电压脉冲时，产生极化反转，在向强电介质电容器施加低电压的电压脉冲时实质上不产生极化反转。根据该构成，在存取动作时及恢复动作时的至少任一方时，可以对所选择的 存储器单元进行伴随极化反转的写入或读出，并且对非选择存储器单元可以几乎不使极化反转发生。其结果时，在存取动作时及恢复动作时的至少任一方时，可以更有效地避免非选择存储器单元中的干扰现象。 
本发明第二方面的存储器，具备：存储器单元阵列，其包含多个分别具有多个非易失性存储器单元的存储器单元块；刷新机构，其用于对存储器单元进行写入；第一次数检测机构，其检测针对存储器单元阵列内的全部存储器单元的存取次数；和存取动作检测机构，其检测规定数的存储器单元每一个的存取动作，刷新机构根据第一次数检测机构检测出针对全部存储器单元的存取次数达到规定次数的事实，和存取动作检测机构的检测结果，对规定数的存储器单元所属的至少一个存储器单元块所包含的存储器单元进行重新写入。 
在上述第二方面的存储器中，如上所述，通过构成为：设置检测所定数的每个存储器的存取动作的存取动作检测机构，并且刷新机构根据存取动作检测机构的检测结果，对规定数的存储器单元所属的至少一个存储器单元块所包含的存储器单元进行重新写入，从而可以仅对规定数的存储器单元所属的存储器单元块内的存储器单元进行重新写入，因此与在刷新动作时对存储器单元阵列所包含的全部存储器单元依次进行重新写入的情况相比，可以减少已经进行了重新写入(刷新)的存储器单元受到其他存储器单元的刷新动作所引起的干扰的次数。由此，可以减少刷新时存储器单元受到干扰的次数。再有，通过构成为刷新机构根据第一次数检测机构检测出针对全部存储器单元的存取次数达到规定次数的事实进行重新写入，从而与检测针对各存储器单元块的存取次数，按针对各存储器单元块的规定存取次数进行刷新动作的情况不同，可以按一定的存取次数定期地进行刷新动作。由此，因为在刷新动作时可以按一定的存取次数定期地进行使通常的存取动作暂时待机等的控制，故可以简化存储器的控制。 
在上述第二方面的存储器中，优选存取动作检测机构包括第一保持机构，其保持每个存储器单元块的存取动作的有无，刷新机构根据第一次数检测机构检测出针对全部存储器单元的存取次数达到规定次数的事实，和第一保持机构保持有针对对应的存储器单元块的存取动作存在的事实，对至少一个存储器单元块所包含的存储器单元进行重新写入。根据该构成， 可以容易地只对存在存取动作的存储器单元块内的存储器单元进行重新写入，因此可以容易地减少刷新时存储器单元受到干扰的次数。 
在上述第二方面的存储器中，优选存取动作检测机构包括第二次数检测机构，其检测每个存储器单元块的存取次数，刷新机构根据第一次数检测机构检测出针对全部存储器单元的存取次数达到规定次数的事实，和第二次数检测机构检测出针对对应的存储器单元块的存取次数达到规定次数的事实，对至少一个存储器单元块所包含的全部存储器单元进行重新写入。根据该构成，可以容易地根据存取次数达到规定次数，选择需要进行刷新动作的存储器单元块，进行刷新动作。 
在上述第二方面的存储器中，优选还包括分别连接规定数的存储器单元的多条字线，存取动作检测机构包括第一保持机构，其保持每条字线的存取动作的有无，刷新机构根据第一次数检测机构检测出针对全部存储器单元的存取次数达到规定次数的事实，和第一保持机构保持有针对对应的字线的存取动作存在的事实，对与至少一条字线对应的存储器单元块所包含的存储器单元进行重新写入。根据该构成，可以容易地仅对存在存取动作的字线所对应的存储器单元块内的存储器单元进行重新写入，因此可以容易地减少刷新时存储器单元受到干扰的次数。 
该情况下，优选第一保持机构按照每条字线设置。根据该构成，可以容易地根据第一保持机构，选择与存在存取动作的字线对应的存储器单元块。 
在上述包含保持每条字线的存取动作的有无的第一保持机构的构成中，优选还包括第二次数检测机构，其检测每个存储器单元块的存取次数，在由第二次数检测机构检测出针对至少一个存储器单元块的存取次数达到规定次数时，在至少一个存储器单元块所对应的全部第一保持机构保持有存取动作存在的事实的情况下，与至少一个存储器单元块对应的全部第一保持机构变化为保持无存取动作的状态，刷新机构在由至少一个存储器单元块所对应的全部第一保持机构保持有存取动作不存在的情况下，对至少一个存储器单元块所包含的存储器单元进行重新写入。根据该构成，在被认为通过经由对应的全部字线进行存取动作而可以比较均等地进行针对存储器单元的存取动作，从而干扰的影响小的存储器单元块中，可以不 进行重新写入。由此，因为可以减少进行基于刷新动作的重新写入动作的次数，故可以由此减少刷新时存储器单元受到干扰的次数。 
该情况下，优选第二次数检测机构按照每个存储器单元块设置。根据该构成，可以容易地由第二次数检测机构检测每个存储器单元块的存取次数。 
在上述第二方面的存储器中，优选在电源接通时，刷新机构对存储器单元进行重新写入。根据该构成，可以在每次电源接通时对存储器单元进行刷新动作。由此，即使在针对存储器单元的存取次数达到用于进行刷新动作的规定次数之前，由于断开电源，而使进行刷新动作前计数器检测出的存取次数的数据消失的情况下，也可以在之后的电源接通之际刷新存储器单元。其结果是，即使在重复电源的接通与断开的情况下，由于可以抑制干扰累积于存储器单元内，故可以可靠地抑制干扰所导致的数据的消失。 
该情况下，优选还包括检测电源的接通的电源接通检测机构，刷新机构根据电源接通检测机构的检测结果，对存储器单元进行重新写入。根据该构成，可以容易地在电源接通是对存储器单元进行重新写入。 
本发明第三方面的存储器，具备：非易失性存储器单元；刷新机构，其用于对存储器单元进行重新写入；刷新机构在电源接通时对存储器单元进行读出及重新写入。 
在该第三方面的存储器中，如上所述，在电源接通时通过由刷新机构对存储器单元进行读出及重新写入，从而可以在每次接通电源时对存储器单元进行刷新动作。由此，即使在达到规定次数前断开电源之后，重复接通电源的动作的情况下，也可以抑制由于到断开电源为止的存取动作而产生的干扰在存储器单元中累积的现象。其结果是，可以抑制因所累积的干扰而导致存储器单元的数据消失的现象。 
在上述第三方面的存储器中，优选还包括第一次数检测机构，其检测针对存储器单元的存取次数，刷新机构除了在电源接通时以外，至少根据由第一次数检测机构检测出针对存储器单元的存取次数的合计达到规定次数的事实，对存储器单元进行读出及重新写入。根据该构成，除了在电源接通时之外，即使在由第一次数检测机构检测出针对存储器单元的存取 次数的合计达到规定次数的情况下，也可以对存储器单元进行读出及重新写入。由此，可以更可靠的抑制干扰所导致的数据的消失。 
在上述第三方面的存储器中，优选存储器单元设置多个，该存储器还包括：存储器单元阵列，其包含多个分别具有多个非易失性存储器单元的存储器单元块；和存取动作检测机构，其检测规定数的存储器单元每一个的存取动作，刷新机构除了在电源接通时以外，至少根据存取动作检测机构的检测结果，对规定数的存储器单元所属的至少一个存储器单元块所包含的存储器单元进行读出及重新写入。根据该构成，由于可以仅对规定数的存储器单元所属的存储器单元块内的存储器单元进行读出及重新写入，故与在刷新动作时对存储器单元阵列所包含的全部存储器单元依次进行读出及重新写入的情况相比，可以减少已经进行了重新写入(刷新)的存储器单元受到其他存储器单元的刷新动作所引起的干扰的次数。由此，可以减少刷新时存储器单元受到干扰的次数。 
该情况下，优选存取动作检测机构包括第一保持机构，其保持每个存储器单元块的存取动作的有无，刷新机构除了在电源接通时以外，至少根据第一保持机构保持有针对对应的存储器单元块的存取动作存在的事实，对至少一个存储器单元块所包含的存储器单元进行读出及重新写入。根据该构成，可以容易地只对存在存取动作的存储器单元块内的存储器单元进行重新写入，因此可以容易地减少刷新时存储器单元受到干扰的次数。 
在上述包含存取动作检测机构的构成中，优选存取动作检测机构包括第二次数检测机构，其检测每个存储器单元块的存取次数，刷新机构除了在电源接通时以外，至少根据第二次数检测机构检测出针对对应的所述存储器单元块的存取次数达到规定次数的事实，对至少一个存储器单元块所包含的存储器单元进行读出及重新写入。根据该构成，可以容易地根据存取次数达到规定次数，选择需要进行刷新动作的存储器单元块，进行刷新动作。 
在上述包含存取动作检测机构的构成中，优选还包括分别连接规定数的存储器单元的多条字线，存取动作检测机构包括第一保持机构，其保持每条字线的存取动作的有无，刷新机构除了在电源接通时以外，至少根据第一保持机构保持有针对对应的字线的存取动作存在的事实，对与至少一 条字线对应的存储器单元块所包含的存储器单元进行读出及重新写入。根据该构成，可以容易地仅对存在存取动作的字线所对应的存储器单元块内的存储器单元进行重新写入，因此可以容易地减少刷新时存储器单元受到干扰的次数。 
另外，在本发明中，也可以考虑以下构成。即，在上述第一方面的存储器中，优选存储器包括：与所选择的字线相连的选择存储器单元；和作为选择存储器单元以外的存储器单元的非选择存储器单元，恢复动作通过根据对选择存储器单元进行的读出及重新写入动作，向存储器单元施加提供第一方向电场的第一电压脉冲、和提供与第一方向反向的电场的第二电压脉冲或者实质上不施加电压脉冲而进行。根据该构成，在恢复动作时通过对选择存储器单元进行的读出及重新写入动作而使选择存储器单元的残留极化量劣化恢复。再有，在向非选择存储器单元施加方向相反的第一电压脉冲与第二电压脉冲的情况下，可以抑制残留极化量单方面的劣化，在实质上不施加电压脉冲的情况下，可以抑制残留极化量产生。由此，在所有的存储器单元中可以抑制残留极化量的劣化所引起的干扰现象发生。 
在该情况下，优选恢复动作通过根据对选择存储器单元进行的读出及重新写入动作，向存储器单元分别相同次数地施加第一电压脉冲和第二电压脉冲而进行。根据该构成，由于分别以相同次数进行非选择存储器单元中产生的残留极化量的劣化与劣化的消除(恢复)，故可以可靠地抑制残留极化量的劣化。 
还有，在上述第一方面的存储器中，优选还包括用于计数针对存储器单元的存取次数的计数机构，恢复动作按照计数机构计数的针对存储器单元的存取次数来进行。根据该构成，通过调节进行恢复动作的存取次数，从而即使在通常的存取动作以外还进行了恢复动作的情况下，也可以抑制存储器的动作数大幅度增大。 
进而，在上述第一方面的存储器中，优选还包括用于计测针对存储器单元的存取时间的计测机构，每当经过计测机构计测到的针对存储器单元的规定存取时间就进行刷新动作。根据该构成，通过调节进行恢复动作的存取时间，从而即使在通常的存取动作以外还进行了恢复动作的情况下，也可以抑制存储器的动作数大幅度增大。 
再有，在上述第三方面的存储器中，优选还具备检测电源的接通的电源接通检测机构，刷新机构响应于电源接通检测机构检测出电源接通的事实，对存储器单元进行读出及重新写入。根据该构成，可以容易地在电源接通时对存储器单元进行读出及重新写入(再存储)。 
还有，在上述存取动作检测机构包含保持每条字线的存取动作的有无的第一保持机构的构成中，优选第一保持机构按照每条字线设置。根据该构成，可以容易地根据第一保持机构来选择与存在存取动作的字线对应的存储器单元块。 
再有，在上述存取动作检测机构包含保持每条字线的存取动作的有无的第一保持机构的构成中，优选还包括检测每个存储器单元块的存取次数的第二次数检测机构，在由第二次数检测机构检测出针对至少一个存储器单元块的存取次数达到规定次数时，在至少一个存储器单元块所对应的全部第一保持机构保持有存取动作存在的情况下，与至少一个存储器单元块对应的全部第一保持机构变化为保持无存取动作的状态，刷新机构在由至少一个存储器单元块所对应的全部第一保持机构保持有存取动作不存在的情况下，对至少一个存储器单元块所包含的存储器单元进行重新写入。根据该构成，在被认为通过经由对应的全部字线进行存取动作而可以比较均等地进行针对存储器单元的存取动作，从而干扰的影响小的存储器单元块中，可以不进行重新写入。由此，因为可以减少进行基于刷新动作的重新写入动作的次数，故可以由此减少刷新时存储器单元受到干扰的次数。 
该情况下，优选第二次数检测机构按照每个存储器单元块设置。根据该构成，可以容易地由第二次数检测机构检测每个存储器单元块的存取次数。 
附图说明
图1是表示本发明第一实施方式的简单矩阵方式的强电介质存储器的整体构成的框图。 
图2是图1所示的第一实施方式的强电介质存储器的存储器单元阵列的等效电路图。 
图3是表示图1所示的第一实施方式的强电介质存储器的刷新控制电 路的构成的框图。 
图4是用于说明本发明第一实施方式的存储器单元阵列的选择单元与非选择单元的概略图。 
图5是用于说明本发明第一实施方式的读出及重新写入动作(通常存取动作)以及刷新动作的电压波形图。 
图6是用于说明本发明第一实施方式的强电介质存储器的动作的磁滞曲线图。 
图7是用于说明本发明第一实施方式的写入动作(通常存取动作)的电压波形图。 
图8是用于说明本发明第一实施方式的写入动作(通常存取动作)的电压波形图。 
图9是对本发明第一实施方式的强电介质存储器的残留极化量的劣化的蓄积进行说明的磁滞曲线图。 
图10是表示本发明第一实施方式的强电介质存储器的存储器单元的残留极化量与双极性脉冲(bipolar pulse)的施加次数之关系的相关图。 
图11是表示本发明第一实施方式的强电介质存储器的读出电位差与双极性脉冲的施加次数之关系的相关图。 
图12是表示本发明第二实施方式的简单矩阵方式的强电介质存储器的整体构成的框图。 
图13是用于说明本发明第二实施方式的存储器单元阵列中、连接于选择字线上的存储器单元所保持的数据的概略图。 
图14是用于说明本发明第二实施方式的存储器单元阵列的单元区域的定义的图。 
图15是用于说明本发明第二实施方式的通常存取动作及刷新动作的读出及重新写入动作的电压波形图。 
图16是用于说明本发明第二实施方式的通常存取动作的写入动作的电压波形图。 
图17是用于说明本发明第三实施方式的强电介质存储器的整体构成的示意图。 
图18是用于说明图17所示的第三实施方式的强电介质存储器的详细 构成的示意图。 
图19是用于说明图17所示的第三实施方式的强电介质存储器的存储器单元阵列的构成的示意图。 
图20是用于说明本发明第四实施方式的强电介质存储器的构成的示意图。 
图21是用于说明本发明第五实施方式的强电介质存储器的构成的示意图。 
图22是用于说明图21所示的第五实施方式的强电介质存储器的存储器单元块及行译码器的构成的示意图。 
图23是用于说明本发明第六实施方式的强电介质存储器的整体构成的示意图。 
图24是用于说明图23所示的第六实施方式的强电介质存储器的详细构成的示意图。 
图25是用于说明图23所示的第六实施方式的强电介质存储器的存储器单元阵列的构成的示意图。 
图26是用于说明图23所示的第六实施方式的强电介质存储器的电源接通检测部的构成的电路图。 
图27是对本发明第六实施方式的强电介质存储器的电源接通检测部的动作进行说明的电压波形图。 
图28是用于说明本发明第七实施方式的强电介质存储器的构成的示意图。 
图29是用于说明本发明第八实施方式的强电介质存储器的构成的示意图。 
图30是用于说明图29所示的第八实施方式的强电介质存储器的存储器单元块及行译码器的构成的示意图。 
图31是表示本发明第一实施方式的第一变形例的简单矩阵方式的强电介质存储器的整体构成的框图。 
图32是表示本发明第一实施方式的第二变形例的简单矩阵方式的强电介质存储器的整体构成的框图。 
图33是表示现有例的简单矩阵方式的强电介质存储器的存储器单元 阵列的等效电路图。 
图34是用于说明现有例的简单矩阵方式的强电介质存储器的动作的磁滞曲线图。 
图35是用于说明现有例的简单矩阵方式的强电介质存储器中的干扰现象的磁滞曲线图。 
具体实施方式
以下，根据附图对本发明的实施方式进行说明。 
(第一实施方式) 
首先，参照图1～图3，对第一实施方式的简单矩阵方式的强电介质存储器的构成进行说明。第一实施方式的强电介质存储器具备：存储器单元阵列1、行译码器2、列译码器3、行地址缓冲器4、列地址缓冲器5、写入放大器6、输入缓冲器7、刷新控制电路8、电压感测放大器(senseamplifier)构成的读出放大器9、输出缓冲器10、1/3Vcc·2/3Vcc生成电路11。另外，刷新控制电路8为本发明的“恢复动作控制电路”的一例。 
如图2所示，存储器单元阵列1包括多个仅由强电介质电容器12a构成的简单矩阵方式的存储器单元12。即，第一实施方式的简单矩阵方式的存储器单元12与图34所示的现有的简单矩阵方式的存储器单元501同样，由：形成为沿互相交叉方向延伸的字线WL及位线BL、配置于字线WL及位线BL之间的强电介质膜(未图示)构成的强电介质电容器12a构成。再有，如图1所示，存储器单元阵列1的字线WL上连接有行译码器2，位线BL上连接有列译码器3。行译码器2及列译码器3连接着1/3Vcc·2/3Vcc生成电路11。由此，能在非选择字线WL(非选择WL)及非选择位线BL(非选择BL)上施加1/3Vcc及2/3Vcc的电压。再有，行译码器2及列译码器3构成为：能将Vcc(电源电压或基于电源电压二生成的电压)及0V的电压施加在选择字线WL(选择WL)及选择位线BL(选择BL)上。 
在此，在第一实施方式中，刷新控制电路8是为了在存储器单元12(参照图2)中从写入动作之后的残留极化量产生了约10％以上的残留极化量的劣化时使针对所有的存储器12的刷新动作开始而设置的。另外， 该刷新动作是本发明的“恢复动作”的一例，是用于使存储器单元12的残留极化量恢复到写入动作之后的残留计划量的动作。如图3所示，该刷新控制电路8由脉冲发生器8a、伪单元8b、基准电压生成电路8c与运算放大器8d构成。脉冲发生器8a具有：接收来自写入放大器6(参照图1)的输出信号，生成双极性脉冲的功能。该双极性脉冲由向伪单元8b提供方向相反的电场并具有相同电压的一对电压脉冲构成。具体是，双极性脉冲由+1/3Vcc的电压脉冲和—1/3Vcc的电压脉冲构成。此外，该±1/3Vcc的电压脉冲的脉冲宽度被设定为在读出及重新写入动作以及写入动作中与施加在存储器单元12(参照图2)上的电压脉冲的脉冲宽度相同。再有，伪单元8b由与存储器单元12的强电介质电容器12a(参照图2)同样的单一强电介质电容器构成。构成为：在该伪单元8b中，在读出及重新写入动作和写入动作中每次向非选择的存储器12(参照图2)1/3Vcc的电压脉冲时，从脉冲发生器8a施加一次由±1/3Vcc的电压脉冲构成的双极性脉冲。 
再有，基准电压生成电路8c是为了生成基准电压Vref而设置的。该基准电压Vref设定为存储器单元12及伪单元8b的写入动作之后的残留极化量所对应的读出电压的约90％的电压。运算放大器8d是为了放大来自伪单元8b的读出电压和基准电压Vref之差后输出到输入缓冲器7(参照图1)而设置的。从伪单元8b向该运算放大器8d的正输入端子(+)供给伪单元8b的残留极化量所对应的读出电压，而从基准电压生成电路8c向负输入端子(一)供给基准电压Vref还有，在来自伪单元8b的读出电压比基准电压Vref还大时，运算放大器8d输出正电压(H电平)的电压脉冲，而在来自伪单元8b的读出电压比基准电压Vref还小时，输出负电压(L电平)的电压脉冲。由此，在伪单元8b的残留极化量从写入动作之后的残留极化量劣化约10％以上，从而伪单元8b的读出电压比写入动作之后的读出电压的约90％的电压还小的情况下，从运算放大器8d输出负电压(L电平)的电压脉冲。而且，输出缓冲器7(参照图1)接收来自运算放大器8d的负电压(L电平)的电压脉冲，向写入放大器6(参照图1)输出用于使刷新动作开始的信号。由此，构成为开始存储器单元阵列1的所有存储器单元12所对应的刷新动作。 
接着，对第一实施方式的简单矩阵方式的强电介质存储器中的通常存取时的读出及重新写入动作、通常存取时的写入动作进行说明。另外，在该动作说明中，将图4所示的位于字线WL2与位线BL2的交点的第四单元作为选出的存储器单元(以下称为选择单元)进行说明。 
(读出及重新写入动作：通常存取动作) 
接下来，参照图1～图6，对第一实施方式的读出及重新写入动作进行说明。此外，在图5所示的T1～T4的各期间内，设向存储器单元施加±1/3Vcc及±Vcc的电位差(电压脉冲)的时间分别为相同的时间(T秒)。再有，在T1～T4期间内进行的各动作可以连续进行，也可以分别独立进行。 
(1)读出动作(T1) 
在图5所示的T1的期间内，进行读出动作。首先，使选择BL从待机状态(0V)变为浮地状态。另外，将选择BL为浮地状态的时间设为t1秒。在相同的定时内使选择WL、非选择WL及非选择BL分别上升到Vcc、1/3Vcc及2/3Vcc的电位。在该状态下，通过检测选择BL的电位(读出电位)，从而进行数据“0”或数据“1”的判定。该数据“0”或“1”的判定是通过由作为电压感测放大器的读出放大器9(参照图1)比较并放大选择BL的电位(读出电位)和另外生成的参照电位而进行的。进而，数据“0”或“1”的判定结束后，使选择BL再恢复到0V的电位。然后，通过使选择BL保持0V的电位，并且使选择WL、非选择WL及非选择BL全部恢复到0V的电位，从而暂且恢复到待机状态。 
该情况下，位于选择WL与非选择BL的交点并作为非选择单元的第一单元(参照图4)上被施加T秒1/3Vcc的电位差。再有，位于非选择WL与选择BL的交点并作为非选择单元的第二单元上被施加t1秒1/3Vcc—选择BL的电位(浮地电位)，并且施加T-t1秒1/3Vcc的电位差。还有，位于非选择WL与非选择BL的交点并作为非选择单元的第三单元上被施加T秒—1/3Vcc的电位差。另外，位于选择WL与选择BL的交点并作为选择单元的第四单元上被施加t1秒Vcc—选择BL的电位(浮地电位)的电位差后，施加T-t1秒Vcc的电位差。 
另外，上述的t1秒被设为非常短的时间t1，以便：在位于非选择WL 与选择BL的交点的作为非选择单元的第二单元中，在t1秒内接收的1/3Vcc—选择BL的电位所产生的极化量的变化，与在T1-t1秒内接收的1/3Vcc所产生的极化量的变化相比非常小，且通过施加T-t1秒1/3Vcc，从而T1期间的极化量的变化成为与在T1期间后的T2～T4期间内产生的极化量的变化几乎相同的量。这样，在该T1期间的读出动作中，可以使残留极化量如下这样变化。即，在作为非选择单元的第一单元中，在保持有数据“1”的情况下，产生残留极化量的劣化，在保持有数据“0”的情况下，产生残留极化量的恢复。再有，在作为非选择单元的第二单元中，在保持有数据“1”的情况下，产生残留极化量的劣化，在保持有数据“0”的情况下，产生残留极化量的恢复(劣化的消除)。还有，在作为非选择单元的第三单元中，在保持有数据“1”的情况下，产生残留极化量的恢复，在保持有数据“0”的情况下，产生残留极化量的劣化。进而，在作为选择单元的第四单元中，在保持有数据“1”的情况下，数据“1”被破坏，写入数据“0”，在保持有数据“0”的情况下，保持数据“0”的残留极化量。另外，上述残留极化量的劣化是指蓄积于强电介质电容器12a(参照图2)的电荷量减少，残留极化量的恢复(消除)是指减少的电荷量的增加。 
(2)数据“1”重新写入动作(T2) 
接着，在T2期间内，使选择WL保持0V的电位，并且使选择BL、非选择WL及非选择BL分别上升到Vcc、2/3Vcc及1/3Vcc的电位。而且，通过在使选择WL保持0V的同时，使非选择WL、选择BL及非选择BL全部恢复到0V，从而暂且恢复到待机状态。在该T2期间内，在第一单元～第四单元上施加如下的电位差。即，作为非选择单元的第一单元、第二单元及第三单元上分别施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的电位差。由此，在作为非选择单元的第一单元中保持有数据“1”的情况下，产生残留极化量的恢复，在保持有数据“0”的情况下，产生残留极化量的劣化。在作为非选择单元的第二单元中保持有数据“1”的情况下，产生残留极化量的恢复，在保持有数据“0”的情况下，产生残留极化量的劣化。在作为非选择单元的第三单元中保持有数据“1”的情况下，产生残留极化量的劣化，在保持有数据“0”的情况下，产生残留极化量的恢 复。 
再有，在作为选择单元的第四单元中，由于施加T秒-Vcc的电位差，故在T1期间的读出动作中，在读出了数据“1”的情况下，在该T2期间的动作中数据“1”的重新写入动作结束。即，在作为选择单元的第四单元中，在保持有数据“1”的情况下，如图6所示，第四单元的极化状态在T1期间从“1”经由A点移到“0”，在T2期间从“0”经由B点移到“1”。因此，在T1期间内，在选择单元读出数据“1”的情况下，在该T2期间的结束时刻使读出及重新写入动作结束。 
(3)数据“0”重新写入用的补偿动作(T3) 
接着，在T3期间内，将选择WL保持在0V的电位，并且使选择BL、非选择WL及非选择BL分别上升到Vcc、2/3Vcc及1/3Vcc的电位。而且，通过在将选择WL保持在0V的电位的同时，使选择BL、非选择WL及非选择BL全部恢复到0V的电位，从而暂时恢复到待机状态。在该T3的期间内，向第一单元～第四单元施加T秒如下的电位差。具体是，向作为非选择单元的第一单元、第二单元及第三单元分别施加T秒—1/3Vcc、-1/3Vcc及1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒—Vcc的电位差。通过该电位差的施加，从而在作为非选择单元的第一单元中保持有数据“1”的情况下，产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。还有，在作为非选择单元的第二单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。进而，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。再有，在作为选择单元的第四单元中，虽然通过上述T2期间的动作而使保持的数据变为“1”，但再次成为写入数据“1”的状态。 
(4)数据“0”的重新写入动作(T4) 
接下来，在T4期间内，将选择BL保持在0V，并且使选择WL、非选择WL及非选择BL分别上升到Vcc、1/3Vcc及2/3Vcc的电位。而且，通过在将选择BL保持为0V的电位的同时，使选择WL、非选择WL及非选择BL全部恢复到0V的电位，从而恢复到待机状态。在该T4期间内， 向作为非选择单元的第一单元、第二单元及第三单元施加T秒1/3Vcc、1/3Vcc、-1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒Vcc的电位差。由此，在作为非选择单元的第一单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。再有，在作为非选择单元的第二单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。进而，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。还有，由于在作为选择单元的第四单元中施加Vcc的电位差，故变为重新写入了数据“0”的状态。通过该T4期间的动作，一系列的读出及重新写入动作结束。 
另外，在T1期间的读出动作中，在读出了数据“0”的情况下，由于极化状态如下所述地变化，从而数据“0”被重新写入。即，在作为选择单元的第四单元中保持有数据“0”的情况下，如图6所示，第四单元的极化状态在T1期间从“0”过渡到A点后返回到“0”。然后，在T2期间内从“0”经由B点过渡到“1”。而且，在T3期间内从“1”过渡到B点后，返回到“1”。还有，在T4期间内从“1”经由A点过渡到“0”。由此，数据“0”被重新写入选择单元。 
在该第一实施方式中，在通常存取的读出及重新写入动作中，在读出了数据“1”的情况下进行到T2期间的动作为止，在读出了数据“0”的情况下进行到T4期间的动作为止。然后，分别移到下一次的读出及重新写入动作。在该第一实施方式所述的通常存取的读出及重新写入动作中，在读出了数据“1”和读出了数据“0”的两种情况下，残留极化量劣化的次数和残留极化量恢复的次数相等。因此，即使反复进行读出及重新写入动作，在非选择单元中也难以蓄积残留极化量的劣化。 
即，在第一实施方式所述的通常存取的读出及写入动作中，通过读出及重新写入动作，在消除非选择单元的残留极化量劣化的方向上，交替地向非选择单元中的第一单元和第三单元施加±1/3Vcc的电压(电压脉冲)，并且向非选择单元中的第二单元交替地施加1/3Vcc-选择位线的电压(电压脉冲)及1/3Vcc的电压(电压脉冲)、和-1/3Vcc的电压(电压脉冲)， 从而与在非选择单元上反复施加1/3Vcc的电压(电压脉冲)的情况不同，可以有效地抑制残留极化量劣化而导致的非选择单元的数据的消失(干扰现象)。另外，此时交替地施加的电压脉冲分别为本发明的“使存储数据反转的第一方向的第一电压脉冲”和“使存储数据不反转的与第一方向逆向的第二电压脉冲”的一例。 
(写入动作：通常存取动作) 
接着，参照图4及图6～图8，对本发明第一实施方式的写入动作进行说明。 
首先，在写入数据“0”的情况下，如图7所示，在T1期间内写入与数据“0”相反的数据“1”。然后，在T2期间内写入数据“0”。具体是，在T1期间内从待机状态(0V)开始使选择WL保持0V的电位，并且使选择BL、非选择WL及非选择BL分别上升到Vcc、2/3Vcc及1/3Vcc的电位。而且，通过使选择WL保持0V的电位，并且使选择BL、非选择WL及非选择BL全部恢复到0V的电位，从而暂且恢复到待机状态。在该T1期间内，向第一单元～第四单元施加T秒如下的电位差。具体是，向作为非选择单元的第一单元、第二单元及第三单元分别施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒-Vcc的电位差。通过该电位差的施加，从而在作为非选择单元的第一单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。进而，在作为非选择单元的第二单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。还有，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。再有，在作为选择单元的第四单元中写入相反的数据“1”。 
在T1期间内写入相反的数据“1”后，在T2期间内写入本来应该写入的数据“0”。具体是，在T2期间内，从待机状态(0V)开始使选择BL保持0V电位，并且使选择WL、非选择WL及非选择BL分别上升到Vcc、1/3Vcc及2/3Vcc的电位。然后，通过使选择BL保持在0V的电位，并且使选择WL、非选择WL及非选择BL全部恢复到0V的电位，从而恢复 到待机状态。在该T2期间内向第一单元～第四单元施加T秒如下的电位差。具体是，向作为非选择单元的第一单元、第二单元及第三单元分别施加T秒1/3Vcc、1/3Vcc及-1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒Vcc的电位差。通过该电位差的施加，从而在作为非选择单元的第一单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。进而，在作为非选择单元的第二单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。还有，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。再有，在作为选择单元的第四单元中写入数据“0”。 
另外，在上述数据“0”的写入动作中，极化状态如下所述地变化，从而数据“0”被写入选择单元中。即，作为选择单元的第四单元的极化状态如图6所示在T1期间内过渡到B点后，移向“1”。然后，在T2期间内从“1”经由A点过渡到“0”。由此，数据“0”被写入选择单元中。 
接下来，在写入数据“1”的情况下，如图8所示，在T1期间内写入与数据“1”相反的数据“0”。然后在T2期间内写入数据“1”。在该数据“1”的写入动作中，进行调换了上述数据“0”的写入动作(参照图7)的T1期间与T2期间的动作。由此，在数据“1”的写入动作中，如图8所示，在T1期间内向作为非选择单元的第一单元、第二单元及第三单元分别施加T秒1/3Vcc、1/3Vcc及-1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒Vcc的电位差。通过该电位差的施加，从而在作为非选择单元的第一单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。进而，在作为非选择的第二单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。再有，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。还有，在作为选择单元的第四单元中，写入相反的数据“0”。 
接着，在T2期间内，向作为非选择单元的第一单元、第二单元及第 三单元分别施加T秒-1/3Vcc、-1/3Vcc及1/3Vcc的电位差。再有，向作为选择单元的第四单元施加T秒-Vcc的电位差。通过该电位差的施加，从而在作为非选择单元的第一单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。进而，在作为非选择的第二单元中，在保持有数据“1”的情况下产生残留极化量的恢复，在保持有数据“0”的情况下产生残留极化量的劣化。再有，在作为非选择单元的第三单元中，在保持有数据“1”的情况下产生残留极化量的劣化，在保持有数据“0”的情况下产生残留极化量的恢复。还有，在作为选择单元的第四单元中，写入数据“1”。 
另外，在该数据“1”的写入动作中，极化状态如下所述地变化，从而数据“1”被写入选择单元中。即，作为选择单元的第四单元的极化状态如图6所示，在T1期间内过渡到A点后，移至“0”。然后在T2期间内从“0”经由B点过渡到“1”。由此数据“1”被写入选择单元中。 
在第一实施方式所述的通常存取的写入动作中，分别各向全部非选择单元(第一单元～第三单元)施加±1/3Vcc的电压(电压脉冲)一次。此时的±1/3Vcc的电压脉冲是本发明的“使存储数据反转的第一方向的第一电压脉冲”和“不使存储数据反转的、方向与第一方向相反的第二电压脉冲”的一例。即，在该第一实施方式所述的通常存取的写入动作中，在写入数据“0”和写入数据“1”的两种情况下，残留极化量的劣化和残留极化量的恢复各产生一次。因此，即使反复进行写入动作，也与向非选择单元仅反复施加1/3Vcc的电压(电压脉冲)的情况不同，非选择单元中难以蓄积残留极化量的劣化。其结果是，在写入动作中可以有效地抑制残留极化量所导致的非选择单元的数据消失(干扰现象)产生。 
此外，在上述的通常存取动作的读出及重新写入动作和写入动作中，即使在分别向非选择单元各施加相同次数的±1/3Vcc的电位差的情况下，有时也会在非选择单元中蓄积残留极化量的劣化。具体是，如图9的磁滞曲线图所示，例如在非选择单元中保持有数据“0”的情况下，通过施加-1/3Vcc的电位差而产生的残留极化量的劣化，即使之后施加了1/3Vcc的电位差，在强电介质膜的磁滞曲线的斜率大时也不能完全恢复。由此，伴随于反复施加±1/3Vcc的电位差的动作，有时无法恢复的少量的残留极 化量的劣化在非选择单元中蓄积。 
在图10中示出由±1/3Vcc的电压脉冲构成的双极性脉冲的施加次数和存储器单元的残留极化量的关系。另外，在图10中示出：用一次也没施加±1/3Vcc的双极性脉冲的状态(施加次数0次)下的存储器的残留极化量对存储器单元的残留极化量进行标准化后的值。由该图10可知，随着±1/3Vcc的双极性脉冲的施加次数的增加，存储器单元的残留极化量逐渐减少(劣化)。再有，可知：若±1/3Vcc的双极性脉冲的施加次数超过约1000万次(1E+07次)，则存储器单元的残留极化量变得比0.8还小。即，可以判断为：若±1/3Vcc的双极性脉冲的施加次数超过约1000万次(1E+07次)，则存储器单元的残留极化量劣化约20％以上。 
在此，在第一实施方式中，在存储器单元12(参照图2)的残留极化量自写入动作之后的残留极化量劣化约10％以上时，对全部存储器单元12进行恢复到写入动作之后的残留极化量的刷新动作。具体是，在针对存储器单元12的通常存取动作(读出及重新写入动作、写入动作)中，向非选择单元施加一次±1/3Vcc的电位差，与此相对应从刷新控制电路8(参照图3)的脉冲发生器8a向伪单元8b施加一次由±1/3Vcc的电压脉冲构成的双极性脉冲。另外，此时向伪单元8b施加的±1/3Vcc的电压脉冲是本发明的“第三电压脉冲”和“第四电压脉冲”的一例。由此，伪单元8b中蓄积了与通常存取动作中通过向非选择单元施加±1/3Vcc的电位差而蓄积的残留极化量的劣化相同量的残留极化量的劣化。而且，随着残留极化量的劣化在伪单元8b中蓄积，从伪单元8b读出到运算放大器8d的读出电压下降。 
在此，从基准电压生成电路8c提供给运算放大器8d的基准电压Vref被设定为存储器单元12及伪单元8b的写入动作之后的残留极化量所对应的读出电压的约90％的电压。由此，在伪单元8b的读出电压比存储器单元12及伪单元8b的写入动作之后的残留极化量所对应的读出电压的约90％的电压还大的期间内，从运算放大器8d输出正电压(H电平)的电压脉冲。另一方面，若伪单元8b的读出电压比存储器单元12及伪单元8b的写入动作之后的残留极化量所对应的读出电压的约90％的电压还小，则从运算放大器8d输出负电压(L电平)的电压脉冲。而且，通过将从运 算放大器8d输出的负电压(L电平)的电压脉冲输入到输入缓冲器7(参照图1)，从而从输入缓冲器7向读出放大器6输出用于使刷新动作开始的信号。接着，参照图1、图2及图5，对第一实施方式的刷新动作进行说明。 
(刷新动作) 
第一实施方式的刷新动作对存储器单元阵列1(参照图1)的全部存储器单元12(参照图2)进行。具体是，首先选择位于字线WL1与位线BL1的交点处的存储器单元12进行了刷新动作后，按照顺序一个一个选择沿字线WL1邻接的存储器单元进行刷新动作。而且，对与字线WL1连接的全部存储器单元12进行了刷新动作后，选择字线WL2，与字线WL1的情况相同地，对与字线WL1相连的全部存储器单元12一个一个地进行刷新动作。然后，同样地对与字线WL3以后的各字线WL相连的全部存储器单元12一个一个地进行刷新动作。由此，对存储器单元阵列1(参照图1)的全部存储器单元12(参照图2)进行刷新动作。此外，第一实施方式的刷新动作的具体方法与上述通常存取动作的读出及重新写入动作完全相同。 
即，在第一实施方式的刷新动作中，如图5所示，在读出及重新写入动作的T1期间内，在从选择单元读出了数据“1”的情况下进行到T2期间的动作为止，从而数据“1”被重新写入选择单元中。另一方面，在T1期间内，在从选择单元读出了数据“0”的情况下，通过进行到T4期间的动作为止，从而数据“0”被重新写入选择单元中。再有，在第一实施方式的刷新动作的读出及重新写入动作中，在读出数据“1”和读出数据“0”的两种情况下，残留极化量劣化的此处和残留极化量恢复的次数相等。因此，即使对全部存储器单元12(参照图2)一个一个地进行刷新动作，非选择单元中也难以蓄积残留极化量的劣化。 
即，在第一实施方式的刷新动作中，通过读出及重新写入动作，在消除非选择单元的干扰所导致的残留极化量劣化的方向上，通过向非选择单元中的第一单元及第三单元交替施加±1/3Vcc的电压，并且向非选择单元中的第二单元交替地施加1/3Vcc—选择位线的电位、1/3Vcc的电压和一1/3Vcc的电压，从而与向非选择单元仅反复施加1/3Vcc的电压的情况不 同，可以有效地抑制残留极化量劣化所导致的非选择单元的数据消失(干扰)。由此，在第一实施方式的刷新动作中，可以一边使选择单元的残留极化量劣化恢复，一边抑制非选择单元中残留极化量的劣化所引起的干扰现象发生。 
再有，在第一实施方式中，不是每次在通常存取动作时进行刷新动作，而使根据存储器单元12中产生约10％以上的残留极化量的劣化来进行刷新动作，因此与每次在通常存取动作时进行刷新动作的情况相比，可以大幅度减少刷新动作的动作时间。由此，即使在进行了刷新动作的情况，也可以抑制强电介质存储器的动作数增大。 
接着，说明：为了对在通常存取动作及刷新动作的读出及重新写入动作、和通常存取动作的写入动作中，在非选择单元上施加±1/3Vcc的时间(T秒)对读出电位差的影响进行研究而进行的实验。在该实验中，首先选择存储器单元阵列1中的一个存储器单元，进行了数据“0”的写入动作(写入电压±Vcc＝±3.0V)后，施加由±1/3Vcc(＝±1.0V)的电压脉冲构成的双极性脉冲，然后进行读出动作。而且，测量与选择单元相连的位线BL的读出电位(数据“0”读出电位)。另外，施加双极性脉冲时，使分别施加-1/3Vcc(＝-1.0V)的电压脉冲及1/3Vcc(＝1.0V)的电压脉冲的时间变化为25nsec～200nsec，并且使双极性脉冲的施加次数从1次变化到109次为止，进行测量。此外，在该情况下，向存储器单元写入数据“0”(“1”)的动作中的写入电压±Vcc＝±3.0V是在存储器单元中能使极化反转产生的电压。 
接下来，选择存储器单元阵列1中的一个存储器单元，进行过数据“1”的写入动作后，施加由±1/3Vcc(＝±1.0V)的电压所构成的双极性脉冲，然后进行读出动作。而且，测量与选择单元相连的位线BL的读出电位(数据“1”读出电位)。另外，与上述测量数据“0”读出电位时同样地施加双极性脉冲。并且，通过从数据“1”读出电位中减去数据“0”读出电位，从而算出读出电位差。图11中示出±1/3Vcc(＝±1.0V)的电压脉冲的每个施加时间(25nsec～200nsec)算出的读出电位差与双极性脉冲的施加次数的关系。此外，该图11中示出：用施加了一次双极性脉冲时的读出电位差对所算出的读出电位差进行标准化后的值。 
由图11可知，随着±1/3Vcc(＝±1.0V)的双极性脉冲的施加次数从1次增加到109次，读出电位差逐渐减少的趋势。这是因为随着±1/3Vcc(＝±1.0V)的双极性脉冲的施加次数的增加，蓄积于存储器单元中的残留极化量的劣化增大。再有，由图11可知，随着双极性脉冲的±1/3Vcc(＝±1.0V)的电压脉冲的脉冲宽度(施加时间)从200nsec减少到25nsec，伴随于双极性脉冲施加次数的增加的读出电位差减少的程度变小。进而，可知：在具有75nsec以下脉冲宽度的电压脉冲中，到施加次数达到108次为止，劣化量不会低于20％。这是因为：随着施加在存储器单元上的±1/3Vcc(＝±1.0V)的电压脉冲的脉冲宽度(施加时间)减少，蓄积于存储器单元中的残留极化量的劣化降低。由该结果可知：在通常存取动作及刷新动作的读出及重新写入动作、通常存取动作的写入动作中，为了抑制在非选择单元中蓄积残留极化量的劣化，优选向非选择单元施加±1/3Vcc的时间短。 
再有，在读出、重新写入及写入动作中，为了在选择单元中进行数据写入的同时，不使非选择单元的数据变化，需要将施加±Vcc及±1/3Vcc的电压(电压脉冲)的时间(T秒)设定为：在施加了±Vcc的电压(电压脉冲)时存储器单元的强电介质电容器12a(参照图2)可靠地极化反转，并且在施加了±1/3Vcc的电压(电压脉冲)时非选择单元的强电介质电容器12a(参照图2)不会极化反转的时间。此时，为了一边抑制残留极化量的劣化在非选择单元中蓄积，一边利用±Vcc的电压脉冲使强电介质电容器12a可靠地极化反转，并且利用±1/3Vcc不是强电介质电容器12a极化反转，优选将向存储器单元12施加±1/3Vcc及±Vcc的电压脉冲的时间(T秒)设定为75nsec以下。这样，通过将电压脉冲的施加时间设定为75nsec以下，从而可以利用高的电压(±Vcc)的电压脉冲使选择单元的强电介质电容器12a中可靠地产生极化反转，而利用低的电压(±1/3Vcc)的电压脉冲使非选择单元的强电介质电容器12a实质上不产生极化反转，能够抑制残留极化量劣化的蓄积所引起的非选择单元的干扰。 
其结果是，通过将电压脉冲的施加时间(电压脉冲的脉冲宽度)设定为75nsec以下，从而可以在存取动作达到108次为止劣化量不会达到最为数据劣化下限的20％。由此，通过在最大108次的存取动作的每一个中进 行刷新动作，从而可以抑制非选择单元中残留极化量劣化所引起的干扰现象产生。 
(第二实施方式) 
在该第二实施方式中，与上述第一实施方式不同，针对在对与强电介质存储器的任意字线WL相连的全部存储器单元一并进行存取的情况下采用本发明的例子进行说明。 
参照图12，在第二实施方式的强电介质存储器中，读出放大器19直接连接着存储器单元阵列1。除此以外的第二实施方式的强电介质存储器的构成与上述第一实施方式的强电介质存储器的构成相同。 
以下，参照图12～图16，对第二实施方式的强电介质存储器的动作进行说明。另外，在第二实施方式的说明中，如图13所示，将选择字线WL设为字线WL5。再有，设为：与该选择WL(WL5)相连的存储器单元中、连接于位线BL4及位线BL6的存储器单元中存储有数据“1”，与除此以外的位线(BL1～3、5、7、8)连接的存储器单元中存储有数据“0”。进而，如图14所示，将与选择WL相连的存储器单元中存储有数据“0”的存储器单元群设为第一单元区域，将与选择WL相连的存储器单元中存储有数据“1”的存储器单元群设为第二单元区域。还有，将与非选择WL相连的存储器单元中、与位线BL4及位线BL6连接的存储器单元群设为第三单元区域，将与非选择字线WL相连的存储器单元中、与位线BL4及位线BL6以外的位线连接的存储器单元群设为第四单元区域。即，与选择WL(WL5)相连的第一单元区域及第二单元区域的存储器单元为选择单元，与非选择WL(WL1～4、6～8)相连的第三单元区域及第四单元区域的存储器单元为非选择单元。以下，对第二实施方式的简单矩阵方式的强电介质存储器中的通常存取时的读出及重新写入动作、通常存取时的写入动作、和刷新动作进行说明。 
(读出及重新写入动作：通常存取动作) 
如图15所示，第二实施方式的读出及重新写入动作(通常存取动作)在T1、T2及T3期间内进行。在T1～T3的各期间内，将向存储器单元施加±1/3Vcc、±Vcc及0V电位差(电压脉冲)的时间分别设为相同的T 秒。再有，T1～T3期间内进行的各动作可以连续进行，也可以分别独立地进行。以下，对T1～T3期间内的各动作进行说明。另外，在待机状态下字线WL及位线BL为0V。 
(1)读出动作(T1) 
在图15所示的T1期间内进行数据的读出。首先，使全部位线BL由待机状态(0V)变为浮地状态，延迟相同时间或几nsec～几十nsec后使选择WL(WL5)上升到Vcc的电位。在该状态下通过检测全部位线BL的电位，从而可以数据“0”或数据“1”的判定。该数据“0”或“1”的判定与上述第一实施方式的通常存取动作的读出动作同样地进行。此外，将全部位线BL变为浮地状态的时间设为t1秒。该t1期间与上述第一实施方式的读出及重新写入动作同样，设定为非常短的时间。进而，在该t1期间内向第一单元区域～第四单元区域(参照图14)的存储器单元施加以下的电位差。 
即，向第一单元区域的存储器单元施加t1期间Vcc-Vr0(“0”数据读出电位)的电位差。进而，向第二单元区域的存储器单元施加t1期间Vcc-Vr1(“0”数据读出电位)的电位差。再有，向第三单元区域的存储器单元施加t1期间一Vr1的电位差。还有，向第四单元区域的存储器单元施加t1期间—Vr0的电位差。另外，如上所述，由于t1期间被设定得非常短，故t1期间内与非选择WL相连的全部存储器单元(第三及第四单元区域的存储器单元)中产生的残留极化量的劣化及恢复，与由之后的T2及T3期间内进行的动作所产生的残留极化量的劣化及恢复相比，实际上可以忽略。 
经过t1期间后，将全部位线BL设为0V电位。该期间相当于t1以外的T1期间，各单元区域的存储器单元中的电位差变为如下这样。即，第一及第二单元区域的存储器单元(选择单元)被施加Vcc的电位差，第三及第四单元区域的存储器单元(非选择单元)中不产生电位差。 
然后，通过将作为选择WL的字线WL5的电压设为0V，恢复到待机状态，从而完成读出动作。在T1期间内，第一单元区域及第二单元区域的存储器单元(选择单元)的极化变化分别如下所述。即，通过读出动作，存储有数据“0”的第一单元区域的存储器单元的数据“1”未被破坏。另 一方面，存储有数据“1”的第二单元区域的存储器单元的数据“1”被破坏而成为写入了数据“0”的状态。因此，需要向第二单元区域的存储器单元重新写入数据“1”。在第二实施方式中，在T2、T3期间内进行该重新写入动作。 
接着，在图15所示的T2期间内，由待机状态(0V)开始，使“1”读出BL(BL4及BL6)保持0V的电位，并且使选择WL(WL5)、非选择WL(WL1-4、6-8)及“0”读出BL(BL1-3、5、7、8)分别上升到Vcc、1/3Vcc、2/3Vcc的电位。然后，通过使“1”读出BL(BL4及BL6)保持0V的电位，并且使选择WL(WL5)、非选择WL(WL1-4、6-8)及“0”读出BL(BL1-3、5、7、8)全部恢复到0V的电位，从而暂且恢复到待机状态。在该T2期间内，向第一～第四单元区域的存储器单元时间T秒如下的电位差。即，向第一单元区域及第三单元区域的存储器单元施加T秒1/3Vcc的电位差。再有，向第二单元区域的存储器单元施加T秒Vcc的电位差，并且向第四单元区域的存储器单元施加T秒一1/3Vcc的电位差。 
另外，在T2期间内，第一～第四单元区域的存储器单元的极化变化分别如下所述。第一单元区域的存储器单元在T2期间被施加1/3Vcc的电位差，因此残留极化量恢复。再有，由于在T2期间内向T1期间内被写入了数据“0”的第二单元区域施加Vcc的电位差，故数据“0”被再次写入。第三及第四单元区域的存储器单元(非选择单元)由于所存储的数据而产生残留极化量的恢复或劣化。具体是，由于向第三单元区域的存储器单元施加1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的恢复，在保持有数据“1”的情况下产生残留极化量的劣化。还有，由于向第四单元区域的存储器单元施加—1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的劣化，在保持有数据“1”的情况下产生残留极化量的恢复。 
接下来，在图15所示的T3期间内，由待机状态(0V)开始，使选择WL(WL5)保持0V的电位，并且使“1”读出BL(BL4及BL6)、非选择WL(WL1-4、6-8)及“0”读出BL(BL1-3、5、7、8)分别上升到Vcc、2/3Vcc、1/3Vcc的电位。然后，通过使选择WL(WL5)保持0V 的电位，并且使“1”读出BL(BL4及BL6)、非选择WL(WL1-4、6-8)及“0”读出BL(BL1-3、5、7、8)全部恢复到0V的电位，从而暂且恢复到待机状态。在该T3期间内，向第一～第四单元区域的存储器单元时间T秒如下的电位差。即，向第一单元区域及第三单元区域的存储器单元施加T秒-1/3Vcc的电位差。再有，向第二单元区域的存储器单元施加T秒-Vcc的电位差，并且向第四单元区域的存储器单元施加T秒1/3Vcc的电位差。 
另外，在T3期间内，第一～第四单元区域的存储器单元的极化变化分别如下所述。第一单元区域的存储器单元在T3期间被施加-1/3Vcc的电位差，因此残留极化量劣化。再有，由于在T3期间内第二单元区域施加-Vcc的电位差，故数据“1”被写入。由此，由于读出动作而被破坏的数据“1”的重新写入结束。第三及第四单元区域的存储器单元(非选择单元)与T2期间同样，由于所存储的数据而产生残留极化量的恢复或劣化。具体是，由于向第三单元区域的存储器单元施加-1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的劣化，在保持有数据“1”的情况下产生残留极化量的恢复。还有，由于向第四单元区域的存储器单元施加1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的恢复，在保持有数据“1”的情况下产生残留极化量的劣化。而且，经过T3期间，一系列的读出及重新写入动作结束。 
在第二实施方式的通常存取动作的读出及重新写入动作中，在与选择WL(WL5)相连的存储器单元中、保持有数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)中残留极化量的恢复与劣化一定各产生一次。因此，在这些存储器单元中，即使反复进行读出及重新写入动作，也难以蓄积残留极化量的劣化。 
即，在第二实施方式的通常存取动作的读出及重新写入动作中，通过读出及重新写入动作，向与选择WL(WL5)相连的存储器单元中、保持有数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)各施加一次方向相反的±1/3Vcc的电压(电压脉冲)，因此与仅反复施加1/3Vcc的电压(电压脉冲)的情况不同，可以抑制残留极化量的劣化。由此，可以抑制全部非选择单元(第三及第四单元 区域的存储器单元)及选择单元中保持有数据“0”的第一单元区域的存储器单元的数据消失的干扰现象。另外，该情况下交替地施加的电压脉冲分别为本发明的“使存储数据反转的第一方向的第一电压脉冲”和“使存储数据不反转的与第一方向逆向的第二电压脉冲”的一例。 
(写入动作：通常存取动作) 
接着，参照图14—图16，对本发明第二实施方式的写入动作(通常存取动作)进行说明。该第二实施方式的通常存取动作的写入动作如图16所示，取代“1”读出BL(参照图15)及“0”读出BL，而采用“1”写入BL及“0”写入BL。再有，在T1期间内不使“1”写入BL及“0”写入BL变为浮地状态，而使保持0V的电位。该第二实施方式的通常存取动作的写入动作的上述以外的动作方法与上述第二实施方式的通常存取动作的读出及写入动作同样。因此，在第二实施方式的通常存取动作的写入动作中，如图16所示，在T1期间向第一及第二单元区域的存储器单元(选择单元)施加T秒Vcc的电位差，并且第三及第四单元区域的存储器单元(非选择单元)不产生电位差。由此，在T1期间内数据“0”被写入第一及第二单元区域的存储器单元(选择单元)中。再有，在第三及第四单元区域的存储器单元中极化状态不变。 
接着，在图16所示的T2期间内向第一单元区域及第三单元区域的存储器单元施加T秒1/3Vcc的电位差。再有，向第二单元区域的存储器单元施加T秒Vcc的电位差，并且向第四单元区域的存储器单元施加T秒一1/3Vcc的电位差。在该T2期间内，第一～第四单元区域的存储器单元的极化变化分别如下所述。由于第一单元区域的存储器单元被施加1/3Vcc的电位差，因此残留极化量恢复。再有，由于向第二单元区域施加Vcc的电位差，故数据“0”被再次写入。第三及第四单元区域的存储器单元(非选择单元)由于所存储的数据而产生残留极化量的恢复或劣化。具体是，由于向第三单元区域的存储器单元施加1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的恢复，在保持有数据“1”的情况下产生残留极化量的劣化。还有，由于向第四单元区域的存储器单元施加一1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的劣化，在保持有数据“1”的情况下产生残留极化量的恢复。 
接下来，在图16所示的T3期间内，向第一单元区域及第三单元区域的存储器单元施加T秒-1/3Vcc的电位差。再有，向第二单元区域的存储器单元施加T秒-Vcc的电位差，并且向第四单元区域的存储器单元施加T秒1/3Vcc的电位差。在该T3期间内，第一～第四单元区域的存储器单元的极化变化分别如下所述。第一单元区域的存储器单元在T3期间被施加-1/3Vcc的电位差，因此残留极化量劣化。再有，由于向第二单元区域施加-Vcc的电位差，故数据“1”被写入。第三及第四单元区域的存储器单元(非选择单元)与T2期间同样，由于所存储的数据而产生残留极化量的恢复或劣化。具体是，由于向第三单元区域的存储器单元施加一1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的劣化，在保持有数据“1”的情况下产生残留极化量的恢复。还有，由于向第四单元区域的存储器单元施加1/3Vcc的电位差，故在保持有数据“0”的情况下产生残留极化量的恢复，在保持有数据“1”的情况下产生残留极化量的劣化。而且，经过T3期间，一系列的读出及重新写入动作结束。 
在第二实施方式的通常存取动作的写入动作中，在与选择WL(WL5)相连的存储器单元中、写入数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)中残留极化量的恢复与劣化一定各产生一次。因此，在这些存储器单元中，即使反复进行读出及重新写入动作，也难以蓄积残留极化量的劣化。 
即，在第二实施方式的通常存取动作的写入动作中，向与选择WL 
(WL5)相连的存储器单元中、写入数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)各施加一次方向相反的±1/3Vcc的电压(电压脉冲)，因此与仅反复施加1/3Vcc的电压(电压脉冲)的情况不同，可以抑制残留极化量的劣化。由此，可以抑制全部非选择单元(第三及第四单元区域的存储器单元)及选择单元中写入数据“0”的第一单元区域的存储器单元的数据消失的干扰现象。另外，该情况下±1/3Vcc的电压脉冲分别为本发明的“使存储数据反转的第一方向的第一电压脉冲”和“使存储数据不反转的与第一方向逆向的第二电压脉冲”的一例。 
另外，即使在第二实施方式的通常存取动作的读出及重新写入动作、 以及写入动作中，也与上述第一实施方式同样，随着反复施加±1/3Vcc的电位差，有时非选择单元(第三及第四单元区域的存储器单元)中蓄积了无法恢复的少量的残留极化量的劣化。由此，即使在第二实施方式中，也与上述第一实施方式相同，利用刷新控制电路8(参照图12)，对应于存储器单元的残留极化量由写入动作之后的残留极化量劣化了约10％以上的情况，开始针对全部存储器单元的刷新动作。接着，参照图12、图14及图15，对第二实施方式的刷新动作进行说明。 
(刷新动作) 
第二实施方式的刷新动作与上述第一实施方式的刷新动作不同，对与所选择的字线相连的全部存储器单元一并进行。具体是，首先选择字线WL1(参照图14)，并且对与字线WL1相连的全部存储器单元一并进行刷新动作。然后，选择字线WL2，并且对与字线WL2相连的全部存储器单元一并进行刷新动作。之后，同样地依次选择字线WL3以后的各字线WL，并且对与所选择的字线WL相连的全部存储器单元一并进行刷新动作。由此，对存储器单元阵列1(参照图12)的全部存储器单元进行刷新动作。另外，第二实施方式的刷新动作的具体方法与上述第二实施方式的通常存取动作的读出及重新写入动作完全相同。 
由此，在第二实施方式的刷新动作的读出及重新写入动作中，在与选择WL相连的存储器单元中、保持有数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)中，残留极化量的恢复与劣化一定各产生一次。因此，在这些存储器单元中即使反复进行刷新动作，也难以蓄积残留极化量的劣化。 
即，在第二实施方式的刷新动作的读出及重新写入动作中，由于向与选择WL相连的存储器单元中、保持有数据“1”的存储器单元以外的全部存储器单元(第一、第三及第四单元区域的存储器单元)各施加一次方向相反的±1/3Vcc的电压，因此与仅反复施加1/3Vcc的电压的情况不同，可以抑制残留极化量的劣化。由此，在第二实施方式的刷新动作中，可以一边使选择单元的残留极化量劣化恢复，一边抑制全部非选择单元(第三及第四单元区域的存储器单元)及选择单元中的保持有数据“0”的第一单元区域的存储器单元的数据消失的干扰现象。 
第二实施方式的上述以外的效果和上述第一实施方式的效果相同。 
(第三实施方式) 
接着，参照图17—图18，对本发明第三实施方式的强电介质存储器的构成进行说明。 
如图17所示，第三实施方式的强电介质存储器备有：存储器单元阵列21；行译码器22；刷新控制电路23；计数器24；包括存取检测部25及状态机电路26的时钟生成电路27；行地址缓冲器28；列地址缓冲器29；写入放大器30；读出放大器31；输入缓冲器32；输出缓冲器33；列译码器34；字线源驱动器35；电压生成电路36；感测放大器37；位线源驱动器38。另外，刷新控制电路23是本发明的“刷新机构”的一例，计数器24是本发明的“第一次数检测机构”的一例。 
存储器单元阵列21中配置为多条字线WL与多条位线BL交叉，并且在各交叉位置上配置有强电介质电容器39。再有，强电介质电容器39由字线WL、位线BL、配置于字线WL与位线BL之间的强电介质膜(未图示)构成。而且，由两个强电介质电容器39构成一个存储器单元40。进而，如图18所示，存储器单元阵列21由四个存储器单元块21a构成。如图19所示，各存储器单元块21a包含8条字线WL、连接于各字线WL的多个存储器单元40(参照图17)。 
再有，向各存储器单元块21a及各字线WL分别分配规定的行地址。具体是，向各存储器单元块21a分配以(X4，X3)表示的行地址，并且向各字线WL分配以(X2，X1，X0)表示的行地址。由此，各存储器单元块21a所包含的各字线WL的行地址用(X4，X3，X2，X1，X0)表示。另外，如图19所示，四个存储器单元块21a的(X4，X3)的行地址分别由(0，0)、(0，1)、(1，0)及(1，1)的行地址来表示。再有，8条字线WL的(X2，X1，X0)的行地址分别由(0，0，0)、(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)及(1，1，1)的行地址来表示。 
进而，如图17所示，字线WL上连接有行译码器22。如图18所示，该行译码器22由连接于字线WL(参照图17)的行译码电路部22a与4 个锁存电路部22b构成。另外，该锁存电路部22b是本发明的“第一保持机构”的一例。 
在此，在第三实施方式中，锁存电路部22b分别设置为与各存储器单元块21a对应。再有，锁存电路部22b具有保持每个存储器单元块21a的读出动作或写入动作(以下称为存取动作)的有无。具体是，锁存电路部22b构成为：在针对所对应的存储器单元块21a的存取动作存在的情况下，保持H电平的数据，而在没有针对所对应的存储器单元块21a的存取动作的情况下保持L电平的数据。进而，行译码器22上连接着刷新控制电路23，并且刷新控制电路23上连接着时钟生成电路27的计数器24。该计数器24构成为：检测存储器单元阵列21所包含的全部存储器单元40(参照图17)所对应的存取次数(读出动作及写入动作的次数)，并且在存取次数达到规定次数时向刷新控制电路23输出规定的信号。 
再有，刷新控制电路23是为了控制存储器单元40所对应的刷新动作而设置的。该刷新控制电路23构成为：在针对全部存储器单元40的存取次数达到规定次数时接收从计数器24输出的信号，向行译码器22输出用于使刷新动作开始的控制信号。还有，时钟生成电路27(参照图17)的存取检测部25是为了检测针对存储器单元40的存取动作而设置的。再有，计数器24构成为：接收由存取检测部25检测出针对存储器单元40的存取动作的情况，将存取次数的计数值加+1。 
进而，如图17所示，计数器24与行地址缓冲器28、列地址缓冲器29、写入放大器30及读出放大器31连接。写入放大器30及读出放大器31分别连接着输入缓冲器32及输出缓冲器33。再有，行地址缓冲器28及列地址缓冲器29分别连接着行译码器22及列译码器34。还有，行译码器22连接着字线源驱动器35，并且字线源驱动器35连接着电压生成电路36及时钟生成电路27的状态机电路26。再有，存储器单元阵列21的位线BL上，经由感测放大器37而连接有列译码器34。进而，感测放大器37上连接写入放大器30、读出放大器31及位线源驱动器38，并且位线源驱动器38连接着电压生成电路36及状态机电路26。 
接下来，参照图17-图19，对本发明第三实施方式的强电介质存储器的动作进行说明。 
在第三实施方式的强电介质存储器中，首先在电源接通时通过复位计数器24(参照图18)，从而计数器24的计数值变为“0”。进而，通过使与各存储器单元块21a对应的锁存电路部22b也全部复位，从而使全部锁存电路部22b成为保持L电平数据的状态(复位状态)。接着，开始针对存储器单元40(参照图17)的存取动作。此时，针对全部存储器单元40的存取动作由存取检测部25进行检测。而且，每当存取检测部25检测一次存取动作，计数器24的计数值就加+1。由此，由计数器24检测针对存储器单元阵列21内的全部存储器单元40的存取次数。 
在针对存储器单元40的存取动作为读出动作时，由行译码器22选择与从强电介质存储器外部输入的行地址对应的字线WL(参照图17)。由此，与所选择的字线WL(以下称为选择字线WL)相连的多个存储器单元40的数据经由位线WL而被感测放大器37一并读出，并且该数据由感测放大器37放大。而且，由感测放大器37放大的数据经由读出放大器31及输出缓冲器33而被读出到强电介质存储器的外部。而且，之后针对被读出了数据的存储器单元40重新写入由感测放大器37读出的数据。另一方面，在针对存储器单元40的存取动作为写入动作时，与上述读出动作时同样，在与选择字线WL相连的多个存储器单元40的数据被感测放大器37读出后，将该读出的数据改写为从强电介质存储器外部输入的数据。然后，将该改写后的数据从感测放大器37写入存储器单元40。 
另外，在上述读出动作后的重新写入动作、以及写入动作中，向与选择字线WL对应的存储器单元块21a内的选择字线WL以外的字线WL(以下称为非选择字线WL)所连接的存储器单元40施加规定的电压(1/2Vcc或1/3Vcc等)。由此，在与选择字线WL对应的存储器单元块21a内的非选择字线WL所连接的存储器单元40中，由于强电介质电容器39的极化量减少，因此产生干扰。在上述存取动作中，与存在存取动作的存储器单元块21a对应的锁存电路部22b为保持H电平数据的状态，而与没有存取动作的存储器单元块21a对应的锁存电路部22b保持L电平的数据。 
接着，在第三实施方式中，计数器24若检测出针对全部存储器单元40的存取次数已达到规定次数，则向刷新控制电路23输出规定的信号。刷新控制电路23接收来自该计数器24的信号，向行译码器22输出用于 使刷新动作开始的控制信号。此时，在第三实施方式中，刷新控制电路23将根据锁存电路部22b所保持的数据选择进行刷新动作的字线WL的行地址输出到行译码电路部22a。即，刷新控制电路23在锁存电路部22b保持有H电平数据的情况下，向行译码电路部22a输出与该锁存电路部22b对应的存储器单元块21a所包含的字线WL的行地址，而在锁存电路部22b保持有L电平数据的情况下，不向行译码电路部22a输出与该锁存电路部22b对应的存储器单元块21a所包含的字线WL的行地址。 
例如，在图19所示的存储器单元阵列21中，设为有针对(0，0)、(1，0)及(1，1)的行地址的存储器单元块21a的存取动作，而没有针对(0，1)的行地址的存储器单元块21a的存取动作。此时，(0，0)、(1，0)及(1，1)的行地址的存储器单元块21a所对应的锁存电路部22b(参照图18)中保持H电平的数据，而在(0，1)的行地址的存储器单元块21a所对应的锁存电路部22b(参照图18)中保持L电平的数据。该情况下，刷新控制电路23(参照图18)向行译码电路部22a依次输出与(0，0)的行地址的存储器单元块21a所包含的字线WL对应的(0，0，0，0，0)～(0，0，1，1，1)的行地址后，不输出与(0，1)的行地址的存储器单元块21a所包含的字线WL对应的(0，1，0，0，0)～(0，1，1，1，1)的行地址。因此，刷新控制电路23输出(0，0，1，1，1)的行地址后，依次输出与(1，0)及(1，1)的行地址的存储器单元块21a所包含的字线WL对应的(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址。 
而且，如上所述，按照输出到行译码电路部22a的行地址的顺序，由行译码电路部22a选择字线WL，并且由感测放大器37读出并放大与所选择的各字线WL连接的存储器单元40的数据。然后，将与由感测放大器37读出的数据相同的数据重新写入原来的存储器单元40。因此，在与从刷新控制电路23向行译码电路部22a输出的(0，0，0，0，0)～(0，0，1，1，1)、(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址的字线WL相连的存储器单元40中进行重新写入，而在与从刷新控制电路23未向行译码电路部22a输出的(0，1，0，0，0)～(0，1，1，1，1)的8个行地址的字线WL相连的存储器单元 40中不进行重新写入。由此，在有存取动作的(0，0)、(1，0)及(1，1)的行地址的存储器单元块21a所包含的全部存储器单元40中进行重新写入，而在没有存取动作的(0，1)的行地址的存储器单元块21a所包含的全部存储器单元40中不进行重新写入。如上所述进行针对存储器单元40的刷新动作。 
另外，在刷新动作的重新写入之际，由于向与选择字线WL对应的存储器单元块21a内的非选择字线WL所连接的存储器单元40施加规定的电压(1/2Vcc或1/3Vcc等)，故由于强电介质电容器19的极化量减少而产生干扰。而且，刷新动作结束后与电源接通时同样，通过复位计数器24而使计数值变为“0”，通过使各锁存电路部22b全部复位而使全部锁存电路部22b成为保持L电平数据的状态。然后反复进行上述动作。 
在第三实施方式中，如上所述，通过构成为：设置保持每个存储器单元块21a的存取动作的有无，并且刷新控制电路23根据锁存电路部22b保持针对所对应的存储器单元块21a的存取动作存在的情况(H电平的数据)，对与该锁存电路部22b对应的存储器单元块21a所包含的存储器单元40进行重新写入，从而可以仅对有存取动作的存储器单元块21a内的存储器单元40进行重新写入。由此，与在刷新动作时对存储器单元阵列21所包含的全部存储器单元40依次进行重新写入的情况相比，可以减少已经进行过重新写入(刷新)的存储器单元40受到其他存储器单元40的刷新动作引起的干扰的次数。由此，可以减少刷新时存储器单元40受到的干扰的次数。 
再有，在第三实施方式中，通过构成为：刷新控制电路23根据计数器24检测出针对存储器单元阵列21所包含的全部存储器单元40的存取次数的总计达到规定次数的情况，进行重新写入，从而与检测针对各存储器单元块21a的存取次数，按照针对各存储器单元块21a的规定存取次数进行刷新动作的情况不同，可以按照一定的存取次数定期地进行刷新动作。由此，可以在刷新动作时按照一定的存取次数定期地进行使通常存取动作暂时待机等控制，因此可以简化强电介质存储器的控制。 
(第四实施方式) 
接下来，参照图20，对本发明第四实施方式的强电介质存储器的构成进行说明。 
如图20所示，在第四实施方式的强电介质存储器中，与上述第三实施方式的强电介质存储器不同，，设有计数器电路部42c，以便和各存储器单元块21a对应，另外，该计数器电路部42c是本发明的“第二次数检测机构”的一例。该计数器电路部42c是为了检测每个存储器单元块21a的存取次数而设置的。再有，计数器电路部42c构成为：每当针对所对应的存储器单元块21a的存取动作进行一次，就加+1。还有，在第四实施方式中，没有设置锁存电路部22b(参照图18)，并且行译码器42由一个行译码电路部22a和4个计数器电路部42c构成。第四实施方式的强电介质存储器的上述以外的构成，与上述第三实施方式的强电介质存储器的构成相同。 
接着，参照图20，对第四实施方式的强电介质存储器的动作进行说明。在第四实施方式的强电介质存储器中，由计数器24检测针对全部存储器单元40(参照图17)的存取次数，并且由计数器电路部42c检测每个存储器单元块21a的存取次数。而且，在计数器电路部42c中，每当针对所对应的存储器单元块21a的存取动作进行一次，存取次数的计数值就加+1。 
而且，根据计数器24检测出针对全部存储器单元40的存取次数已经达到规定次数的情况，计数器24向刷新控制电路23输出信号。并且，刷新控制电路23根据来自计数器24的信号，向行译码器42输出用于使刷新动作开始的控制信号。此时，在第四实施方式中，刷新控制电路23根据由计数器电路部42c检测出的每个存储器单元块21a的存取次数，向行译码电路部22a输出用于选择进行刷新动作的字线WL的行地址。即，刷新控制电路23在由计数器电路部42c检测出的存取次数小于规定次数(Nb)的情况下，不向行译码电路部22a输出与该计数器电路部42c对应的存储器单元块21a所包含的字线WL的行地址。另一方面，刷新控制电路23在由计数器电路部42c检测出的存取次数为规定次数(Nb)以上的情况下，向行译码电路部22a输出与该计数器电路部42c对应的存储器单元块21a所包含的字线WL的行地址。由此，对存取次数小于规定次数(Nb) 的存储器单元块21a的存储器单元40不进行刷新动作，并且对存取次数在规定次数(Nb)以上的存储器单元块21a的存储器单元40可以进行刷新动作。第四实施方式的强电介质存储器的上述以外的动作与上述第三实施方式的强电介质存储器的动作相同。 
在第四实施方式中，如上所述，通过构成为：设置检测每个存储器单元块21a的存取次数的计数器电路部42c，并且刷新控制电路23根据由计数器电路部42c检测出针对所对应的存储器单元块21a的存取次数已经达到规定次数(Nb)的情况，对与该计数器电路部42c对应的存储器单元块21a所包含的全部存储器单元40进行重新写入，从而可以仅对存取次数达到规定次数(Nb)而需要进行刷新动作的存储器单元块21a内的存储器单元40进行重新写入。由此，与在刷新动作时对存储器单元阵列21的全部存储器单元40依次进行重新写入的情况相比，可以减少已经进行过重新写入(刷新)的存储器单元40受到其他存储器单元40的刷新动作引起的干扰的次数。由此，可以减少刷新时存储器单元40受到的干扰的次数。 
再有，在第四实施方式中，通过构成为：刷新控制电路23根据计数器24检测出针对存储器单元阵列21所包含的全部存储器单元40的存取次数的总计达到规定次数的情况，进行重新写入，从而与检测针对各存储器单元块21a的存取次数，按照针对各存储器单元块21a的规定存取次数进行刷新动作的情况不同，可以按照一定的存取次数定期地进行刷新动作。由此，可以在刷新动作时按照一定的存取次数定期地进行使通常存取动作暂时待机等控制，因此可以简化强电介质存储器的控制。 
(第五实施方式) 
接着，参照图21及图22，对本发明第五实施方式的强电介质存储器的构成进行说明。 
如图21及图22所示，本发明第五实施方式的强电介质存储器与上述第三实施方式的强电介质存储器不同，锁存电路部52b按照每条字线WL设置。因此，因为各存储器单元块21a包含8条字线WL，故每个存储器单元块21a设有8个锁存电路部52b。另外，该锁存电路部52b是本发明的“第一保持机构”的一例。再有，锁存电路部52b具有保持每条字线 WL的存取动作的有无的功能。具体是，该锁存电路部52b构成为：在有经由所对应的字线WL的存取动作的情况下保持H电平的数据，在没有经由所对应的字线WL的存取动作的情况下保持L电平的数据。 
再有，第五实施方式的强电介质存储器具有用于检测每个存储器单元块21a的存取次数的计数器电路部52d。另外，该计数器电路部52d是本发明的“第二次数检测机构”的一例。该计数器电路部52d按每个存储器单元块21a设置。进而，计数器电路部52d构成为：每当针对所对应的存储器单元块21a的存取动作进行一次，就加+1。还有，在第五实施方式中，行译码器52由一个行译码电路部22a、32个锁存电路部52b和4个计数器电路部52d构成。第五实施方式的强电介质存储器的上述以外的构成，与上述第三实施方式的强电介质存储器的构成相同。 
接着，参照图21及图22，对本发明第五实施方式的强电介质存储器的动作进行说明。在第五实施方式的强电介质存储器中，若经由各字线WL(参照图22)进行针对存储器单元40的存取动作，则与该字线WL对应的锁存电路部52b保持的数据变为H电平。再有，每当经由各字线WL，针对存储器单元40的存取动作进行一次，在该字线WL所属的存储器单元块21a所对应的计数器电路部52d中存取次数的计数值就加+1。 
而且，在第五实施方式中，在由计数器电路部52d检测出针对存储器单元块21a的存取次数达到规定次数(Nc)时，在由与该存储器单元块21a对应的8个锁存电路部52b保持H电平数据的情况下，使该8个锁存电路部52b保持的数据变化为L电平后固定。再有，在由计数器电路部52d检测出针对存储器单元块21a的存取次数达到规定次数(Nc)时，在由与该存储器单元块21a对应的8个锁存电路部52b中存在保持L电平数据的锁存电路部52b和保持H电平数据的锁存电路部52b的情况下，使该8个锁存电路部52b保持的数据变化为H电平后固定。 
并且，根据计数器24检测出针对全部存储器单元40的存取次数已经达到规定次数的情况，计数器24向刷新控制电路23输出信号。并且，刷新控制电路23根据来自计数器24的信号，向行译码器42输出用于使刷新动作开始的控制信号。此时，在第五实施方式中，刷新控制电路23根据锁存电路部52b所保持的数据，向行译码电路部22a输出用于选择进行 刷新动作的字线WL的行地址。即，刷新控制电路23在与规定的存储器单元块21a对应的8个锁存电路部52b所保持的数据为H电平的情况下，向行译码电路部22a输出该存储器单元块21a所包含的全部字线WL的行地址。另一方面，刷新控制电路23在与规定的存储器单元块21a对应的8个锁存电路部52b所保持的数据全部为L电平的情况下，不向行译码电路部22a输出该存储器单元块21a所包含的全部字线WL的行地址。由此，在经由存储器单元块21a所包含的8条字线WL有存取动作的情况下、和经由8条字线WL完全没有存取动作的情况下对该存储器单元块21a所包含的全部存储器单元40不进行刷新动作。 
另一方面，在存储器单元块21a所包含的8条字线WL内存在有存取动作的字线WL和没有存取动作的字线WL的情况下，对该存储器单元块21a所包含的全部存储器单元40进行刷新动作。另外，在经由存储器单元块21a所包含的8条字线WL有存取动作的情况下对该存储器单元块21a所包含的全部存储器单元40不进行刷新动作的理由如下。即，由于考虑在经由8条字线WL有存取动作的存储器单元块21a中可以比较均等地进行存取动作，故认为干扰所引起的影响比较小。第五实施方式的强电介质存储器的上述以外的动作与上述第三实施方式的强电介质存储器的动作相同。 
在第五实施方式中，如上所述，通过构成为：设置保持每条字线WL的存取动作的有无的锁存电路部52b，并且刷新控制电路23根据由锁存电路部52b保持着有针对所对应的存储器单元块21a的存取动作的情况，对与该锁存电路部52b对应的存储器单元块21a所包含的存储器单元40进行重新写入，从而可以仅对有存取动作的存储器单元块21a内的存储器单元40进行重新写入。由此，与在刷新动作时对存储器单元阵列21的全部存储器单元40依次进行重新写入的情况相比，可以减少已经进行过重新写入(刷新)的存储器单眼40受到其他存储器单元40的刷新动作引起的干扰的次数。由此，可以减少刷新时存储器单元40受到的干扰的次数。 
再有，在第五实施方式中，通过构成为：刷新控制电路23根据计数器24检测出针对存储器单元阵列21所包含的全部存储器单元40的存取次数的总计达到规定次数的情况，进行重新写入，从而与检测针对各存储 器单元块21a的存取次数，按照针对各存储器单元块21a的规定存取次数进行刷新动作的情况不同，可以按照一定的存取次数定期地进行刷新动作。由此，可以在刷新动作时按照一定的存取次数定期地进行使通常存取动作暂时待机等控制，因此可以简化强电介质存储器的控制。 
还有，在第五实施方式中，在由计数器电路部52d检测出针对所对应的存储器单元块21a的存取次数已经达到规定次数(Nc)时，在由与该存储器单元块21a对应的8个锁存电路部52b保持H电平数据的情况下，使该8个锁存电路部52b保持的数据变化为L电平后固定，从而可以不从刷新控制电路23向行译码电路部22a输出该存储器单元块21a所包含的全部字线WL的行地址。由此，在经由8条字线WL有存取动作而比较均等地对存储器单元40进行存取动作的存储器单元块21a中，可以不进行重新写入(刷新)。因此，在刷新动作时，在通过对存储器单元40比较均等地进行存取动作而认为干扰的影响小的存储器单元块21a的存储器单元40中，可以不进行重新写入。由此，由于可以减少进行刷新动作引起的重新写入的次数，故可以减少刷新动作时存储器单元40受到的干扰的次数。 
(第六实施方式) 
接着，参照图23—图26，对本发明第六实施方式的强电介质存储器的构成进行说明。 
如图23所示，第六实施方式的强电介质存储器备有：存储器单元阵列71；行译码器72；刷新控制电路73；电源接通检测部74；计数器75；包括存取检测部76及状态机电路77的时钟生成电路78；行地址缓冲器79；列地址缓冲器80；写入放大器81；读出放大器82；输入缓冲器83；输出缓冲器84；列译码器85；字线源驱动器86；电压生成电路87；感测放大器88；位线源驱动器89。另外，刷新控制电路73是本发明的“刷新机构”的一例，电源接通检测部74是本发明的“电源接通检测机构”的一例。再有，计数器75是本发明的“第一次数检测机构”的一例。 
存储器单元阵列71中配置为多条字线WL与多条位线BL交叉，并且在各交叉位置上配置有强电介质电容器90。再有，强电介质电容器90包括配置于字线WL与位线BL之间的强电介质膜(未图示)。而且，由两个 强电介质电容器90构成一个存储器单元91。进而，如图24所示，存储器单元阵列71由四个存储器单元块71a构成。如图25所示，各存储器单元块71a包含8条字线WL、连接于各字线WL的多个存储器单元91(参照图23)。 
再有，向各存储器单元块71a及各字线WL分别分配规定的行地址。具体是，如图25所示，向各存储器单元块71a分配以(X4，X3)表示的行地址，并且向各字线WL分配以(X2，X1，X0)表示的行地址。由此，各存储器单元块71a所包含的各字线WL的行地址用(X4，X3，X2，X1，X0)表示。另外，四个存储器单元块21a的(X4，X3)的行地址分别由(0，0)、(0，1)、(1，0)及(1，1)的行地址来表示。再有，8条字线WL的(X2，X1，X0)的行地址分别由(0，0，0)、(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)及(1，1，1)的行地址来表示。 
进而，如图23所示，字线WL上连接有行译码器72。如图24所示，该行译码器72由连接于字线WL(参照图23)的行译码电路部72a与4个锁存电路部72b构成。另外，该锁存电路部72b是本发明的“第一保持机构”的一例。 
在此，在第六实施方式中，锁存电路部72b分别设置为与各存储器单元块71a对应。再有，锁存电路部72b具有保持每个存储器单元块71a的读出动作或写入动作(以下称为存取动作)的有无。具体是，锁存电路部72b构成为：在针对所对应的存储器单元块71a的存取动作存在的情况下，保持H电平的数据，而在没有针对所对应的存储器单元块71a的存取动作的情况下保持L电平的数据。进而，行译码器72上连接着用于控制针对存储器单元91的刷新动作的刷新控制电路73，并且刷新控制电路73上连接着电源接通检测部74和时钟生成电路78的计数器75。 
再有，第六实施方式的电源接通检测部74构成为：通过检测电源的接通，从而向刷新控制电路73输出用于驱动刷新控制电路73的触发信号TRG。具体是，如图26所示，电源接通检测部74由：4个p沟道晶体管92-95、4个n沟道晶体管96-99、电容器100、反相电路101、延迟电路102和NAND电路103构成。向p沟道晶体管92的源极供给电源电压 Vcc，并且漏极连接n沟道晶体管96的漏极。p沟道晶体管92的漏极与n沟道晶体管96的漏极之间的节点N1上连接着电容器100的一个电极。该电容器100的另一个电极接地。再有，节点N1上连接着p沟道晶体管93的漏极和n沟道晶体管97的栅极。进而，向p沟道晶体管93的源极供给电源电压Vcc。还有，n沟道晶体管97的源极接地。 
并且，p沟道晶体管92的栅极与漏极连接，该p沟道晶体管92的栅极和漏极上连接着p沟道晶体管94的栅极。再有，向p沟道晶体管94的源极供给电源电压Vcc，并且漏极连接p沟道晶体管95的源极。该p沟道晶体管94的漏极与p沟道晶体管95的源极之间的节点N2上连接着p沟道晶体管93的栅极、n沟道晶体管97的漏极及反相电路101的输入侧。进而，p沟道晶体管95的漏极上连接着n沟道晶体管98及99的漏极。还有，n沟道晶体管98的栅极与漏极连接。进一步，n沟道晶体管96、98及99的源极分别接地。 
再有，构成为：作为H电平侧的电压，向反相电路101供给电源电压Vcc。该反相电路101在电源接通时，在所供给的电源电压Vcc上升到规定的电压后驱动。因此，在电源接通之后所供给的电源电压Vcc比规定电压还小的期间内由于反相电路101未被驱动，故不输出对输入信号进行过反相的信号。进而，反相电路101的输出侧连接着延迟电路102。该延迟电路102构成为：使输入信号延迟规定期间，且输出反相后的信号。还有，延迟电路102与上述反相电路101同样，构成为：将电源电压Vcc作为H电平侧的电压供给。由此，延迟电路102由于在电源接通之后所供给的电源电压Vcc比规定电压还小的期间内未被驱动，故不输出对输入信号进行过反相的信号。再有，反相电路101与延迟电路102之间的节点N3上连接着p沟道晶体管95的栅极、n沟道晶体管99的栅极和NAND电路103的一个输入端子。进一步，向NAND电路103的另一个输入端子供给延迟电路102的输出。还有，构成为：从NAND电路103输出用于驱动刷新控制电路73(参照图23)的触发信号TRG。进而，NAND电路103与上述反相电路101同样，构成为：将电源电压Vcc作为H电平侧的电压供给。由此，NAND电路103在电源接通之后所供给的电源电压Vcc比规定电压还小的期间内未被驱动，故在此期间输出L电平的信号。 
还有，计数器75(参照图24)构成为：检测针对存储器单元阵列71所包含的全部存储器单元91(参照图23)的存取次数(读出、重新写入动作及写入动作的次数)，并且在存取次数达到规定次数的情况下，向刷新控制电路73输出规定的信号。进而，刷新控制电路73构成为：在电源接通时从电源接通检测部74输入了触发信号TRG的情况，及针对全部存储器单元91的存取次数达到规定次数时从计数器75输入了规定信号的情况下，向行译码器72输出用于使刷新动作开始的控制信号。再有，时钟生成电路78(参照图23)的存取检测部76是为了检测针对存储器单元91的存取动作而设置的。进一步，计数器75构成为：接收由存取检测部76检测出针对存储器单元91的存取动作的情况，将存取次数的计数值加1。 
进而，如图23所示，计数器75与行地址缓冲器79、列地址缓冲器80、写入放大器81及读出放大器82连接。写入放大器81及读出放大器82分别连接有输入缓冲器83及输出缓冲器84。进一步，行地址缓冲器79及列地址缓冲器80分别连接行译码器72及列译码器84。再有，行译码器72上连接着字线源驱动器86，并且字线源驱动器86上连接着电压生成电路87及时钟生成电路78的状态机电路77。还有，存储器单元阵列71的位线BL上经由感测放大器88而连接着列译码器85。再有，感测放大器88连接读出放大器82及位线源驱动器89，并且位线源驱动器89上连接着电压生成电路87及状态机电路77。 
接着，参照图23-图27，对本发明第六实施方式的强电介质存储器的动作进行说明。 
在使用第六实施方式的强电介质存储器时，首先通过接通电源而使电源上升。在该第六实施方式中，进行针对全部存储器单元91(参照图23)的刷新动作。具体是，如图27所示，电源接通检测部74(参照图26)的电源电压Vcc、节点N1-N3的电压及触发信号TRG的电压在开始接通电源之前的初始状态下，变为0V。而且，在电源接通时，电源电压Vcc的电位从0V逐渐上升到设定电位。由此，节点N1(参照图26)的电位经由p沟道晶体管92，从0V开始逐渐上升，节点N2的电位经由p沟道晶体管而逐渐上升。此时，此时，通过使与节点N1相连的电容器100充电，，从而节点N1的电位与节点N2的电位相比上升得比较缓慢。再有，此时 在所供给的电源电压Vcc达到规定的电压之前反相电路101、延迟电路102及NAND电路103全部未被驱动，因此节点N3的电位及触发信号TRG保持Vss(0V：L电平)，直到电源电压Vcc达到规定电压为止。 
接下来，通过使提供给反相电路101、延迟电路102及NAND电路103的电源电压Vcc达到规定的电压，从而驱动反相电路101、延迟电路102及NAND电路103。此时，节点N2的电位比反相电路101的逻辑阈值电压还高。由此，由于不从反相电路101输出将输入信号反转后的Vss(0V：L电平)，故节点N3电位保持Vss(0V：L电平)。因此，从节点N3直接输入NAND电路103的一方输入信号的电压保持Vss(0V：L电平)。再有，经由延迟电路102而从节点N3输入NAND电路103的另一输入信号的电压上升到Vcc的设定电压(H电平)。由此，从NAND电路103输出的触发信号TRG上升到Vcc的设定电压(H电平)。 
接着，若节点N1的电位上升到n沟道晶体管97的阈值电压，则n沟道晶体管97为导通状态。由此，经由n沟道晶体管97，节点N2的电位下降到Vss(0V：L电平)。因此，通过反转反相电路101的输出，从而反相电路101的输出上升到Vcc的设定电位(H电平)。由此，节点N3的电位上升到Vcc的设定电压(H电平)，因此从节点N3直接输入NAND电路103的一方输入信号的电压从Vss(0V：L电平)上升到Vcc的设定电压(H电平)。再有，经由延迟电路102而从节点N3输入到NAND电路103的另一输入信号的电压从节点N3的电位向Vcc的设定电压(H电平)上升的时刻开始延迟规定的期间，然后从Vcc的设定电压(H电平)向Vss(0V：L电平)下降。因此，经由延迟电路102而从节点N3输入到NAND电路103的输入信号的电压从节点N3的电位向Vcc的设定电压(H电平)上升的时刻开始，在规定期间内保持Vcc的设定电压(H电平)。由此，从NAND电路103输出的触发信号TRG伴随于节点N3的电位向Vcc的设定电位(H电平)上升而降低到Vss(0V：L电平)后，在规定期间内保持Vss(0V：L电平)。而且，之后触发信号TRG上升到Vcc的设定电压(H电平)。 
若从NAND电路103向刷新控制电路73(参照图24)输入Vss(0V：L电平)的触发信号TRG，则刷新控制电路73向行译码器72输出用于使针 对全部存储器单元91(参照图23)的刷新动作开始的控制信号。此时，刷新控制电路73依次向行译码电路部72a输出全部的行地址(0，0，0，0)～(1，1，1，1)。由此，对存储器单元阵列71内的全部存储器单元91依次进行刷新动作。 
刷新动作通过对存储器单元91进行读出及重新写入而进行。具体是，选择输入到行译码电路部72a的行地址所对应的字线WL。而且，所选择的字线WL(以下称为选择字线WL)相连的多个存吹求单元91的数据经由位线BL，而被感测放大器81一并读出，并且该数据由感测放大器81放大。然后对数据被读出的存储器单元91重新写入由感测放大器81读出的数据。如上所述，在电源接通时，存吹求单元阵列71内的全部存储器单元91被依次刷新。 
再有，在第六实施方式中，电源接通时通过复位计数器75(参照图24)，从而将计数器75的计数值设为“0”。还有，通过将与各存储器单元块71a对应的锁存电路部72b也全部复位，从而使全部锁存电路部71a为保持L电平数据的状态(复位状态)。接着，开始针对存储器单元91(参照图23)的存取动作。此时，针对全部存储器单元91的存取动作由存取检测部76来检测。而且，每当存取检测部76检测出一次存取动作，计数器75的计数值就加+1。由此，由计数器75来检测针对存储器单元阵列71内的全部存储器单元91的存取次数。 
在针对存储器单元91的存取动作为读出及重新写入动作时，由行译码器72来选择从强电介质存储器外部输入的行地址所对应的字线WL(参照图23)。由此，与选择字线WL相连的多个存储器单元91的数据经由位线BL而被感测放大器88一并读出，并且该数据被感测放大器8放大。而且，被感测放大器88放大的数据经由读出放大器82及输出缓冲器84而被读出到强电介质存储器的外部。容纳后，对被读出了数据的存储器单元91重新写入由感测放大器88读出的数据。另一方面，在针对存储器单元91的存取动作为写入动作的情况下，与上述读出动作时同样，由感测放大器88读出与选择字线WL相连的多个存储器单元91的数据后，将该读出的数据改写为从强电介质存储器外部输入的数据。然后从感测放大器88将该改写后的数据写入存储器单元91。 
另外，在上述读出动作后的重新写入动作、写入动作中，对与选择字线WL对应的存储器单元块71a内的选择字线WL以外的字线WL(以下称为非选择WL)连接的存储器单元91施加规定的电压(1/2Vcc或1/3Vcc等)。由此，在与选择字线WL所对应的存储器单元块71a内的非选择字线WL相连的存储器单元91中，由于强电介质电容器90的极化量减少，故产生干扰。在上述的存取动作中，与存在存取动作的存储器单元块71a对应的锁存电路部72b为保持H电平数据的状态，而与无存取动作的存储器单元块71a对应的锁存电路部72b中保持L电平数据。 
接着，在第六实施方式中，计数器75若检测出针对全部存储器单元91的存取次数达到规定次数，则将规定的信号输出到刷新控制电路73。接受该来自计数器75的信号，刷新控制电路73向行译码器72输出使刷新动作开始用的控制信号。此时，在第六实施方式中，刷新控制电路73将用于根据锁存电路部72b所保持的数据而选择进行刷新动作的字线WL的行地址输出到行译码电路部72a。即，刷新控制电路73在锁存电路部72b保持有H电平数据的情况下，将与该锁存电路部72b对应的存储器单元块71a所含的字线WL的行地址输出到行译码电路部72a，另一方面在锁存电路部72b保持有L电平数据的情况下，不将与该锁存电路部72b对应的存储器单元块71a所含的字线WL的行地址输出到行译码电路部72a。 
例如，在图25所示的存储器单元阵列71中，设为有针对(0，0)、(1，0)及(1，1)的行地址的存储器单元块71a的存取动作，而没有针对(0，1)的行地址的存储器单元块71a的存取动作。此时，(0，0)、(1，0)及(1，1)的行地址的存储器单元块71a所对应的锁存电路部72b(参照图24)中保持H电平的数据，而在(0，1)的行地址的存储器单元块71a所对应的锁存电路部72b(参照图24)中保持L电平的数据。该情况下，刷新控制电路73(参照图24)向行译码电路部72a依次输出与(0，0)的行地址的存储器单元块71a所包含的字线WL对应的(0，0，0，0，0)～(0，0，1，1，1)的行地址后，不输出与(0，1)的行地址的存储器单元块71a所包含的字线WL对应的(0，1，0，0，0)～(0，1，1，1，1)的行地址。因此，刷新控制电路73输出(0，0，1，1，1)的行地址后，依次输出与(1，0)及(1，1)的行地址的存储器单元块71a所包含的字 线WL对应的(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址。 
而且，如上所述，按照输出到行译码电路部72a(参照图24)的行地址的顺序，由行译码电路部72a选择字线WL，并且由感测放大器88读出并放大与所选择的各字线WL连接的存储器单元91的数据。然后，将与由感测放大器88读出的数据相同的数据重新写入原来的存储器单元91。因此，在与从刷新控制电路73向行译码电路部72a输出的(0，0，0，0，0)～(0，0，1，1，1)、(1，0，0，0，0)～(1，0，1，1，1)及(1，1，0，0，0)～(1，1，1，1，1)的行地址的字线WL相连的存储器单元91中进行重新写入，而在与从刷新控制电路73未向行译码电路部72a输出的(0，1，0，0，0)～(0，1，1，1，1)的8个行地址的字线WL相连的存储器单元91中不进行重新写入。由此，在有存取动作的(0，0)、(1，0)及(1，1)的行地址的存储器单元块71a所包含的全部存储器单元91中进行读出及重新写入，而在没有存取动作的(0，1)的行地址的存储器单元块71a所包含的全部存储器单元91中不进行读出及重新写入。如上所述，进行针对规定次数的存取动作后的存储器单元91的刷新动作。 
另外，在刷新动作的读出及重新写入之际，由于向与选择字线WL对应的存储器单元块71a内的非选择字线WL所连接的存储器单元91施加规定的电压(1/2Vcc或1/3Vcc等)，故由于强电介质电容器90的极化量减少而产生干扰。而且，规定次数的存取动作后的刷新动作结束后与电源接通时同样，通过复位计数器75而使计数值变为“0”，通过使各锁存电路部72b全部复位而使全部锁存电路部72b成为保持L电平数据的状态。然后反复进行上述动作。 
在第六实施方式中，如上所述，在电源接通时由刷新控制电路73对全部存储器单元91进行读出及重新写入，从而在每次接通电源时可以对全部存储器单元91进行刷新动作。由此，即使在达到规定次数之前断开电源后，重复接通电源的动作的情况下也可以抑制由于断开电源为止的存取动作而产生的干扰在存储器单元91中累积的现象。其结果是可以抑制由于累积的干扰所导致的存储器单元91的数据消失的现象。 
再有，在第六实施方式中，除了接通电源时，根据由计数器75检测 出针对存储器单元阵列71所包含的全部存储器单元91的存取次数的总计达到规定次数，对存储器单元91进行读出及重新写入，从而可以更可靠地抑制干扰所导致的存储器单元91的数据消失。 
还有，在第六实施方式中，通过构成为：设置保持每个存储器单元块71a的存取动作的有无之锁存电路电路部72b，并且刷新控制电路根据锁存电路部72b保持针对所对应的存储器单元块71a的存取动作存在的情况(H电平的数据)，对与该锁存电路部72b对应的存储器单元块71a所包含的存储器单元91进行重新写入，从而可以仅对有存取动作的存储器单元块71a内的存储器单元91进行重新写入。由此，与在刷新动作时对存储器单元阵列71所包含的全部存储器单元91依次进行重新写入的情况相比，可以减少已经进行过重新写入(刷新)的存储器单元91受到其他存储器单元91的刷新动作引起的干扰的次数。由此，可以减少刷新时存储器单元91受到的干扰的次数。 
再有，在第六实施方式中，通过构成为：刷新控制电路73根据计数器75检测出针对存储器单元阵列71所包含的全部存储器单元91的存取次数的总计达到规定次数而进行读出及重新写入，从而与检测针对各存储器单元块71a的存取次数，按照针对各存储器单元块71a的规定存取次数进行刷新动作的情况不同，可以按照一定的存取次数定期地进行刷新动作。由此，可以在刷新动作时按照一定的存取次数定期地进行使通常存取动作暂时待机等控制，因此可以简化强电介质存储器的控制。 
(第七实施方式) 
接着，参照图28，对本发明第七实施方式的强电介质存储器的构成进行说明。 
在第七实施方式的强电介质存储器中，如图28所示，与上述第六实施方式不同，以与各存储器单元块71a对应的方式设置计数器电路部112c。另外，该计数器电路部112c是本发明的“第二次数检测机构”的一例。该计数器电路部112c是为了检测每个存储器单元块71a的存取次数而设置的。再有，计数器电路部112c构成为：每当针对所对应的存储器单元块71a的存取动作进行一次，就加+1。还有，在第七实施方式中，没有 设置锁存电路部72b(参照图24)，并且行译码器112由一个行译码电路部72a和4个计数器电路部112c构成。第七实施方式的强电介质存储器的上述以外的构成，与上述第六实施方式的强电介质存储器的构成相同。 
接着，参照图28，对第七实施方式的强电介质存储器的动作进行说明。在第七实施方式的强电介质存储器中，与上述第六实施方式的强电介质存储器同样，在电源接通时对全部存储器单元91(参照图23)进行刷新动作(读出及重新写入)。再有，在第七实施方式的强电介质存储器中，由计数器75检测针对全部存储器单元91的存取次数，并且由计数器电路部112c检测每个存储器单元块71a的存取次数。而且，在计数器电路部112c中，每当针对所对应的存储器单元块71a的存取动作进行一次，存取次数的计数值就加+1。 
而且，根据计数器75检测出针对全部存储器单元91的存取次数已经达到规定次数的情况，计数器75向刷新控制电路73输出规定的信号。并且，刷新控制电路73根据来自计数器75的信号，向行译码器112输出用于使刷新动作开始的控制信号。此时，在第七实施方式中，刷新控制电路73根据由计数器电路部112c检测出的每个存储器单元块71a的存取次数，向行译码电路部72a输出用于选择进行刷新动作的字线WL的行地址。即，刷新控制电路73在由计数器电路部112c检测出的存取次数小于规定次数(Nb)的情况下，不向行译码电路部72a输出与该计数器电路部112c对应的存储器单元块71a所包含的字线WL的行地址。另一方面，刷新控制电路73在由计数器电路部112c检测出的存取次数为规定次数(Nb)以上的情况下，向行译码电路部72a输出与该计数器电路部112c对应的存储器单元块71a所包含的字线WL的行地址。由此，对存取次数小于规定次数(Nb)的存储器单元块71a的存储器单元91不进行刷新动作，并且对存取次数在规定次数(Nb)以上的存储器单元块71a的存储器单元91可以进行刷新动作。第七实施方式的强电介质存储器的上述以外的动作与上述第六实施方式的强电介质存储器的动作相同。 
在第七实施方式中，如上所述，在电源的接通时通过由刷新控制电路73对全部存储器单元91进行读出及重新写入，从而每当接通电源就可以对全部存储器单元91进行刷新动作。由此，即使在反复进行电源的接通 与切断的情况下，也可以抑制由于断开电源为止的存取动作而产生的干扰在存储器单元91中累积的现象，因此可以抑制由于累积的干扰所导致的存储器单元91的数据消失的现象。 
再有，在第七实施方式中，通过构成为：设置检测每个存储器单元块71a的存取次数的计数器电路部112c，并且刷新控制电路73根据由计数器电路部112c检测出针对所对应的存储器单元块71a的存取次数已经达到规定次数(Nb)的情况，对与该计数器电路部112c对应的存储器单元块71a所包含的全部存储器单元91进行重新写入，从而可以仅对存取次数达到规定次数(Nb)而需要进行刷新动作的存储器单元块71a内的存储器单元91进行重新写入。由此，与在刷新动作时对存储器单元阵列71的全部存储器单元91依次进行重新写入的情况相比，可以减少已经进行过重新写入(刷新)的存储器单元91受到其他存储器单元91的刷新动作引起的干扰的次数。由此，可以减少刷新时存储器单元91受到的干扰的次数。 
第七实施方式的上述以外的效果与上述第六实施方式相同。 
(第八实施方式) 
接着，参照图29及图30，对本发明第八实施方式的强电介质存储器的构成进行说明。 
如图29及图30所示，本发明第八实施方式的强电介质存储器与上述第六实施方式的强电介质存储器不同，锁存电路部122b按照每条字线WL设置。因此，因为各存储器单元块71a包含8条字线WL，故每个存储器单元块71a设有8个锁存电路部122b。另外，该锁存电路部122b是本发明的“第一保持机构”的一例。再有，锁存电路部122b具有保持每条字线WL的存取动作的有无的功能。具体是，该锁存电路部122b构成为：在有经由所对应的字线WL的存取动作的情况下保持H电平的数据，在没有经由所对应的字线WL的存取动作的情况下保持L电平的数据。 
再有，第八实施方式的强电介质存储器具有用于检测每个存储器单元块71a的存取次数的计数器电路部122d。另外，该计数器电路部122d是本发明的“第二次数检测机构”的一例。该计数器电路部122d按每个存 储器单元块71a设置。进而，计数器电路部122d构成为：每当针对所对应的存储器单元块71a的存取动作进行一次，就加+1。还有，行译码器52由一个行译码电路部72a、32个锁存电路部122b和4个计数器电路部122d构成。第八实施方式的强电介质存储器的上述以外的构成，与上述第六实施方式的强电介质存储器的构成相同。 
接着，参照图29及图30，对本发明第八实施方式的强电介质存储器的动作进行说明。在第八实施方式的强电介质存储器中，与上述第六实施方式的强电介质存储器同样，在电源接通时对全部存储器单元91(参照图30)进行刷新动作(读出及重新写入)。再有，在第八实施方式中，若经由各字线WL进行针对存储器单元91的存取动作，则与该字线WL对应的锁存电路部122b保持的数据变为H电平。再有，每当经由各字线WL，针对存储器单元91的存取动作进行一次，在该字线WL所属的存储器单元块71a所对应的计数器电路部122d中存取次数的计数值就加+1。 
而且，在第八实施方式中，在由计数器电路部122d检测出针对存储器单元块71a的存取次数达到规定次数(Nc)时，在由与该存储器单元块71a对应的8个锁存电路部122b保持H电平数据的情况下，使该8个锁存电路部122b保持的数据变化为L电平后固定。再有，在由计数器电路部122d检测出针对存储器单元块71a的存取次数达到规定次数(Nc)时，在由与该存储器单元块71a对应的8个锁存电路部122b中存在保持L电平数据的锁存电路部122b和保持H电平数据的锁存电路部122b的情况下，使该8个锁存电路部122b保持的数据变化为H电平后固定。 
并且，根据计数器75检测出针对全部存储器单元91的存取次数已经达到规定次数的情况，计数器75向刷新控制电路73输出信号。并且，刷新控制电路73根据来自计数器75的信号，向行译码器122输出用于使刷新动作开始的控制信号。此时，在第八实施方式中，刷新控制电路73根据锁存电路部122b所保持的数据，向行译码电路部72a输出用于选择进行刷新动作的字线WL的行地址。即，刷新控制电路73在与规定的存储器单元块71a对应的8个锁存电路部122b所保持的数据为H电平的情况下，向行译码电路部72a输出该存储器单元块71a所包含的全部字线WL的行地址。另一方面，刷新控制电路73在与规定的存储器单元块71a对 应的8个锁存电路部122b所保持的数据全部为L电平的情况下，不向行译码电路部72a输出该存储器单元块71a所包含的全部字线WL的行地址。由此，在经由存储器单元块71a所包含的8条字线WL有存取动作的情况下、和经由8条字线WL完全没有存取动作的情况下对该存储器单元块71a所包含的全部存储器单元91不进行刷新动作。 
另一方面，在存储器单元块71a所包含的8条字线WL内存在有存取动作的字线WL和没有存取动作的字线WL的情况下，对该存储器单元块71a所包含的全部存储器单元91进行刷新动作。另外，在经由存储器单元块71a所包含的8条字线WL有存取动作的情况下对该存储器单元块71a所包含的全部存储器单元91不进行刷新动作的理由如下。即，由于考虑在经由8条字线WL有存取动作的存储器单元块71a中可以比较均等地进行存取动作，故认为干扰所引起的影响比较小。第八实施方式的强电介质存储器的上述以外的动作与上述第六实施方式的强电介质存储器的动作相同。 
在第八实施方式中，如上所述，在电源的接通时通过由刷新控制电路73对全部存储器单元91进行读出及重新写入，从而每当接通电源就可以对全部存储器单元91进行刷新动作。由此，即使在达到规定次数之前断开电源后又反复进行接通电源的动作的情况下，也可以抑制由于断开电源为止的存取动作而产生的干扰在存储器单元91中累积的现象。其结果是可以抑制由于累积的干扰所导致的存储器单元91的数据消失的现象。 
再有，在第八实施方式中，在由计数器电路部122d检测出针对所对应的存储器单元块71a的存取次数已经达到规定次数(Nc)时，在由与该存储器单元块71a对应的8个锁存电路部122b保持H电平数据的情况下，使该8个锁存电路部122b保持的数据变化为L电平后固定，从而可以不从刷新控制电路73向行译码电路部72a输出该存储器单元块21a所包含的全部字线WL的行地址。由此，在经由8条字线WL有存取动作而比较均等地对存储器单元91进行存取动作的存储器单元块71a中，可以不进行重新写入(刷新)。因此，在刷新动作时，在通过对存储器单元91比较均等地进行存取动作而认为干扰的影响小的存储器单元块71a的存储器单元91中，可以不进行重新写入。由此，由于可以减少进行刷新动作引起 的重新写入的次数，故可以减少刷新动作时存储器单元91受到的干扰的次数。 
第八实施方式的上述以外的效果，和上述第六实施方式的效果同样。 
另外，本次所公开的实施方式全部都是例示，不应认为是对本发明进行限定的内容。本发明的范围不是由上述实施方式的说明表示，而是由技术方案的范围来表示，进而还包括与技术方案的范围均等的含义以及范围内的全部变更。 
例如，在上述第一～第八实施方式中，对作为本发明的存储器一例的强电介质存储器进行了说明，但本发明不限于此，也可以适用于强电介质存储器以外的存储器。 
再有，在上述第一实施方式中，由刷新控制电路来开始针对存储器单元的刷新动作，但本发明不限于此，也可以利用刷新控制电路以外的控制机构来开始针对存储器单元的刷新动作。例如，如图31所示，也可以取代刷新控制电路，由设置的计数器128计数针对存储器单元阵列1的存取次数，并且按照规定的存取次数开始针对存储器单元的刷新动作。另外，该计数器128是本发明的“计数机构”的一例。此时，使刷新动作开始的规定存取次数通过预先进行模拟，从而设定为不能由读出放大器9判断数据“0”或“1”那样的残留极化良的劣化被蓄积于存储器单元为止的存取次数。再有，如图32所示，也可以取代刷新控制电路，由设置的定时器138计测针对存储器单元阵列1的存取时间，并且每当经过由定时器138计测的规定存取时间，就开始刷新动作。另外，该定时器138是本发明的“计测机构”的一例。此时，使刷新动作开始的规定存取时间预先通过进行模拟，而设定为不能由读出放大器9判断数据“0”或“1”那样的残留极化良的劣化被蓄积于存储器单元为止的存取次数。还有，在存储器的电源接通或电源断开之际，必须进行针对全部存储器单元的刷新动作。 
进而，在上述第一及第二实施方式中，在刷新控制电路内部设置伪单元，但本发明不限于此，例如也可以将伪单元设置于存储器单元阵列内等的刷新控制电路的外部。 
再有，在上述第一及第二实施方式中，将开始刷新动作的定时设定为非选择单元的残留极化量劣化了写入动作之后的残留极化量的约10％以 上的时刻，但本发明不限于此，也可以将开始刷新动作的定时设定为非选择单元的残留极化量劣化了写入动作之后的残留极化量的约10％以外的时刻。 
进一步，在上述第三～第八实施方式中，对应于一个存储器单元块，设置8条字线，但本发明不限于此，对应于一个存储器单元块，也可以设置8以外的规定数的字线。 
还有，在上述第五实施方式中，由计数器电路部52d检测出针对存储器单元块21a的存取次数达到规定次数(Nc)时，根据与该存储器单元块21a对应的锁存电路部52b保持的H电平或L电平的数据，使锁存电路部52b保持的数据变化为H电平或L电平后进行固定，但本发明不限于此，也可以按照每个存储器单元块21a而另外锁存电路，并且根据上述锁存电路部52b保持的H电平或L电平的数据，使该锁存电路保持的数据变化为H电平或L电平后进行固定。而且，在刷新控制电路23将行地址输出到行译码电路部22a之际，也可以根据上述另外设置的锁存电路保持的数据，决定输出到行译码电路部22a的行地址和不输出的行地址。 
再有，在上述第六～第八实施方式中，构成为：通过由设置于存储器内部的电源接通检测部来检测电源的接通，并且从该电源接通检测部向刷新控制电路输入触发信号，从而开始刷新动作，但本发明不限于此，也可以通过上述以外的各种结构来开始电源接通时的刷新动作。例如，也可以构成为：由设置于存储器外部的电源接通检测部来检测电源的接通，并且从该存储器外部的电源接通检测部向刷新控制电路输入规定信号，从而开始刷新动作。 
进而，在上述第八实施方式中，由计数器电路部122d检测出针对存储器单元块71a的存取次数达到规定次数(Nc)时，根据与该存储器单元块71a对应的锁存电路部122b保持的H电平或L电平的数据，使锁存电路部122b保持的数据变化为H电平或L电平后进行固定，但本发明不限于此，也可以按照每个存储器单元块71a而另外锁存电路，并且根据上述锁存电路部122b保持的H电平或L电平的数据，使该锁存电路保持的数据变化为H电平或L电平后进行固定。而且，在刷新控制电路73将行地址输出到行译码电路部72a之际，也可以根据上述另外设置的锁存电路保 持的数据，决定输出到行译码电路部72a的行地址和不输出的行地址。 

Claims (10)

1.一种存储器，包括：
存储器单元阵列，其包括：位线，配置为与所述位线交叉的字线，和连接在所述位线与所述字线之间的第一存储器单元，其中，通过存取动作，向第一存储器单元施加第一电压脉冲和第二电压脉冲，其中第一电压脉冲提供使存储数据反转的第一方向的电场，第二电压脉冲提供不使存储数据反转的与第一方向相反的第二方向的电场，存取动作包括要对选择的存储器单元进行的读出动作、重新写入动作以及写入动作中的至少一种；以及
刷新控制电路，被配置为对第一存储器单元进行恢复动作，以恢复残留极化量；
其中，刷新控制电路包括伪单元和脉冲发生器，脉冲发生器被配置为向伪单元施加第三电压脉冲和第四电压脉冲，第三电压脉冲提供第一方向的电场并具有与第一电压脉冲相同的电压，第四电压脉冲提供第二方向的电场并具有与第二电压脉冲相同的电压，其中，与向第一存储器单元施加第一电压脉冲和第二电压脉冲相对应地施加第三电压脉冲和第四电压脉冲。
2.根据权利要求1所述的存储器，其中，
刷新控制电路还被配置为进行恢复动作，以在存储器单元阵列的任意存储单元中维持残留极化量。
3.根据权利要求2所述的存储器，其中，
刷新控制电路还被配置为，在任意存储单元中残留极化量的劣化超过规定量之后，进行恢复动作。
4.根据权利要求1所述的存储器，其中，
第一存储器单元包括非选择存储器单元，
刷新控制电路还被配置为根据读出动作读出的数据是第一数据还是第二数据，来变更用于对第一存储器单元施加第一电压脉冲和第二电压脉冲的方法，从而进行恢复动作。
5.根据权利要求4所述的存储器，其中，
刷新控制电路还被配置为通过根据对所述选择的存储器单元进行的读出动作及重新写入动作，分别以相同的次数对第一存储器单元施加第一电压脉冲和第二电压脉冲，来进行恢复动作。
6.根据权利要求1所述的存储器，其中，
刷新控制电路还被配置为对与所述选择的存储器单元的字线相连的所有存储器单元，一个一个地进行所述恢复动作。
7.根据权利要求1所述的存储器，其中，
刷新控制电路还被配置为对与所述选择的存储器单元的字线相连的所有存储器单元一并进行所述恢复动作。
8.根据权利要求1所述的存储器，其中，
刷新控制电路是恢复动作控制电路，其在第一存储器单元中残留极化量的劣化超过规定量的情况下，开始对第一存储器单元的恢复动作。
9.根据权利要求8所述的存储器，其中，
恢复动作控制电路在伪单元中残留极化量的劣化超过规定量的情况下，开始对第一存储器单元的恢复动作。
10.根据权利要求1所述的存储器，其中，
第一存储器单元包括强电介质电容器，
所述存储器被配置为在所述存取动作时及所述恢复动作时的至少任一方时，向所述选择的存储器单元施加具有规定脉冲宽度的高电压的电压脉冲，并且向第一存储器单元施加具有所述规定脉冲宽度的低电压的电压脉冲，
所述存储器还被配置为将所述规定脉冲宽度设定为以下脉冲宽度：在存储器向所述强电介质电容器施加所述高电压的电压脉冲时，产生极化反转，而在存储器向所述强电介质电容器施加所述低电压的电压脉冲时，不产生极化反转。
CN2005800192797A 2004-06-23 2005-06-16 存储器 Active CN1969338B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP184498/2004 2004-06-23
JP2004184498 2004-06-23
JP2004220505 2004-07-28
JP220505/2004 2004-07-28
JP221038/2004 2004-07-29
JP2004221038 2004-07-29
PCT/JP2005/011031 WO2006001212A1 (ja) 2004-06-23 2005-06-16 メモリ

Publications (2)

Publication Number Publication Date
CN1969338A CN1969338A (zh) 2007-05-23
CN1969338B true CN1969338B (zh) 2012-03-21

Family

ID=35781709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800192797A Active CN1969338B (zh) 2004-06-23 2005-06-16 存储器

Country Status (5)

Country Link
US (1) US7652908B2 (zh)
JP (1) JP4753873B2 (zh)
KR (1) KR100859252B1 (zh)
CN (1) CN1969338B (zh)
WO (1) WO2006001212A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752391B2 (en) * 2006-01-20 2010-07-06 Apple Inc. Variable caching policy system and method
JP4714590B2 (ja) * 2006-01-23 2011-06-29 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4718354B2 (ja) * 2006-03-27 2011-07-06 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US20090328089A1 (en) * 2007-05-16 2009-12-31 Neurofocus Inc. Audience response measurement and tracking system
KR100866752B1 (ko) * 2007-07-04 2008-11-03 주식회사 하이닉스반도체 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP5478855B2 (ja) 2008-08-08 2014-04-23 ルネサスエレクトロニクス株式会社 不揮発性メモリ制御方法及び半導体装置
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US11024352B2 (en) * 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US9093175B2 (en) * 2013-03-27 2015-07-28 International Business Machines Corporation Signal margin centering for single-ended eDRAM sense amplifier
JP2015046209A (ja) * 2013-08-29 2015-03-12 富士通セミコンダクター株式会社 半導体記憶装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
CN109378313B (zh) * 2018-09-23 2020-10-30 复旦大学 一种低功耗三维非易失性存储器及其制备方法
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) * 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230056315A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 멀티 레벨 신호 수신을 위한 수신기 및 이를 포함하는 메모리 장치
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421869A (zh) * 2001-11-30 2003-06-04 三洋电机株式会社 强介质存储器及其动作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159196A (ja) 1983-02-24 1984-09-08 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン グラフイツク・デイスプレイ・システム
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JPH0773682A (ja) * 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
JPH10162588A (ja) 1996-11-27 1998-06-19 Toshiba Corp 強誘電体メモリおよびその制御方法並びに強誘電体メモリシステム
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
US5986919A (en) * 1997-11-14 1999-11-16 Ramtron International Corporation Reference cell configuration for a 1T/1C ferroelectric memory
US5907483A (en) 1998-04-29 1999-05-25 Kabushiki Kaisha Toshiba Control system for power conversion system
JP2000235789A (ja) 1999-02-16 2000-08-29 Hitachi Ltd メモリ制御装置
JP2001210795A (ja) 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
EP1102329A3 (en) 1999-11-17 2003-09-24 Sanyo Electric Co., Ltd. Dielectric element
JP2001351373A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそれを用いた半導体集積装置
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
JP2002343078A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置
JP2003007051A (ja) 2001-06-27 2003-01-10 Sanyo Electric Co Ltd メモリおよびその動作方法
KR100589569B1 (ko) * 2001-07-17 2006-06-19 산요덴키가부시키가이샤 반도체 메모리 장치
JP2003123467A (ja) * 2001-10-17 2003-04-25 Sony Corp 強誘電体型不揮発性半導体メモリアレイ及びその駆動方法
JP4024166B2 (ja) 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
KR100626912B1 (ko) * 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421869A (zh) * 2001-11-30 2003-06-04 三洋电机株式会社 强介质存储器及其动作方法

Also Published As

Publication number Publication date
US20070237016A1 (en) 2007-10-11
KR20070027533A (ko) 2007-03-09
US7652908B2 (en) 2010-01-26
KR100859252B1 (ko) 2008-09-18
JPWO2006001212A1 (ja) 2008-04-17
CN1969338A (zh) 2007-05-23
WO2006001212A1 (ja) 2006-01-05
JP4753873B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
CN1969338B (zh) 存储器
US5680344A (en) Circuit and method of operating a ferrolectric memory in a DRAM mode
CN104376868B (zh) 存储器和包括其的存储器系统
US5847989A (en) Ferroelectric memory using non-remnant reference circuit
KR100463599B1 (ko) 불휘발성 강유전체 메모리 장치 및 그의 구동방법
US6707700B2 (en) Nonovolatile ferroelectric memory device and driving method thereof
CN1767060B (zh) 半导体存储器装置及执行读写操作的方法
KR19990002657A (ko) 강유전 메모리 장치
CN105448322A (zh) 铁电存储器
CN100461300C (zh) 存储器
CN100419910C (zh) 存储器
CN101388243A (zh) 半导体存储器件
KR19990045425A (ko) 강유전체 커패시터의 라이프 테스트용으로 이용가능한 단명 셀검출기를 갖는 강유전체 랜덤 액세스메모리 디바이스 및 강유전체 메모리 셀의 테스트 방법
CN102956262A (zh) 静态ram
KR100275107B1 (ko) 강유전체메모리장치및그구동방법
CN115171750B (zh) 存储器及其访问方法、电子设备
CN100461297C (zh) 半导体存储装置
CN101388244B (zh) 半导体集成电路
US6654274B2 (en) Ferroelectric memory and method for driving the same
KR100275109B1 (ko) 강유전체메모리장치및그동작방법
CN1527321B (zh) 存储器
CN100431044C (zh) 铁电体存储器
CN100595843C (zh) 存储器
CN100458969C (zh) 存储器
CN101777377B (zh) 一种位线-板线合并结构的铁电存储器存储阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: PATE LANNILA FORTUNE CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20101223

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA PREFECTURE, JAPAN TO: DELAWARE, USA

TA01 Transfer of patent application right

Effective date of registration: 20101223

Address after: Delaware

Applicant after: Sanyo Electric Co.

Address before: Japan Osaka

Applicant before: Sanyo Electric Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant