CN101777377B - 一种位线-板线合并结构的铁电存储器存储阵列 - Google Patents

一种位线-板线合并结构的铁电存储器存储阵列 Download PDF

Info

Publication number
CN101777377B
CN101777377B CN 201010034038 CN201010034038A CN101777377B CN 101777377 B CN101777377 B CN 101777377B CN 201010034038 CN201010034038 CN 201010034038 CN 201010034038 A CN201010034038 A CN 201010034038A CN 101777377 B CN101777377 B CN 101777377B
Authority
CN
China
Prior art keywords
line
transfer tube
bit line
high level
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010034038
Other languages
English (en)
Other versions
CN101777377A (zh
Inventor
贾泽
张弓
任天令
陈弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN 201010034038 priority Critical patent/CN101777377B/zh
Publication of CN101777377A publication Critical patent/CN101777377A/zh
Application granted granted Critical
Publication of CN101777377B publication Critical patent/CN101777377B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明公开了属于集成电路设计制造技术领域的一种位线-板线合并结构的铁电存储器存储阵列。该发明基于位线平行于板线的铁电存储器(FeRAM)阵列架构，在铁电存储器阵列的每列加入传输管控制电路，并利用互补位线驱动时序，将位线和板线的功能合并。该方法使得存储单元在读写操作中能够充分利用互补的位线信号，而不需要专门的脉冲信号线；提高了铁电存储器读出和写入的速度、降低了存储阵列的功耗、减少了存储器外围电路的面积。

Description

一种位线-板线合并结构的铁电存储器存储阵列
技术领域
本发明属于集成电路设计制造技术领域，尤其涉及铁电存储器阵列结构的设计和时序操作方法的改进。
背景技术
铁电存储器是一种新型非挥发存储器件。它利用铁电材料中的自发极化现象实现二值数据的存储。
传统的读写操作时序主要有三种方案：极板线Vcc电压驱动方案、非驱动Vcc/2半电压方案、位线驱动读出方案。极板线Vcc电压驱动方案需要驱动脉冲信号线PL，由于PL上的负载电容较大，所以该方案的速度较慢。非驱动Vcc/2半电压方案中，脉冲信号线PL始终保持在Vcc/2，不用驱动PL，因此可以实现高速度。但是，为了保持存储器的非易失性，需要定期对存储单元进行刷新；此外，在读写操作中，加在铁电电容上的翻转电压只有电源电压的一半，不适合低电压的应用。位线驱动读出方案解决了非驱动Vcc/2半电压方案的两个不足，但是该方案在读写操作过程中依然要驱动PL，读写周期时间不能减少。
发明内容
本发明的目的是针对背景技术中所描述的各种读写操作时序存在的问题，提出了一种位线-板线合并结构的铁电存储器存储阵列。其特征在于，所述存储阵列每列的基本组成部分为存储单元、预充电电路以及列控制电路；
其中，每个存储单元(1)由两个NMOS传输管和两个铁电电容组成，其中，字线(WL0)连接到两个NMOS传输管(M8、M9)的栅极，控制存储单元的开启和关闭；其中，一个NMOS传输管(M8)的源极连接到位线BL，漏极连接到铁电电容(Cs0)一端的存储节点，该铁电电容(Cs0)的另一端与BPL连接；另一个NMOS传输管(M9)的源极连接到位线BLB，漏极连接到另一个铁电电容(Cs0’)一端的存储节点，该铁电电容(Cs0’)的另一端与BPLB连接；
预充电电路(2)由两个NMOS传输管(M4、M5)和两个PMOS传输管(M6、M7)组成，控制信号线BLL连接到NMOS传输管(M4、M5)的栅极，控制信号线BLH连接到PMOS传输管(M6、M7)的栅极；NMOS传输管(M4)的源极和漏极分别连接到位线BL和VSS，NMOS传输管(M5)的源极和漏极分别连接到位线BLB和VSS；PMOS传输管(M6)的源极和漏极分别连接到位线BL和VDD，PMOS传输管(M7)的源极和漏极分别连接到位线BLB和VDD；
列控制电路由四个NMOS传输管(M0、M1、M2、M3)组成，控制信号线CON连接到NMOS传输管(M0、M1)的栅极，控制信号线CON的反信号连接到NMOS传输管(M2、M3)的栅极；NMOS传输管(M0)的源极和漏极分别连接到位线BL和BPLB，NMOS传输管(M1)的源极和漏极分别连接到位线BLB和BPL；NMOS传输管(M2)的源极和漏极分别连接到VSS和BPL，NMOS传输管(M3)的源极和漏极分别连接到位线VSS和BPLB；通过控制NMOS传输管(M0、M1、M2、M3)的开启和关闭，铁电存储单元利用互补位线BL和BLB上的电压信号完成写入、读出和回写操作。
所述铁电存储阵列的操作为字线和位线的两线控制。
所述写操作过程分为4个阶段T0、T1、T2、T3；其中：
T0阶段中，BLL为高电平，存储阵列处于预充电状态；
T1阶段中，BLL变为低电平，CON由低电平变为高电平，待写入的互补数据出现在BL和BLB上；
T2阶段中，WL由低电平变为高电平，存储单元打开；在数据信号线BL和BLB上的电压作用下，数据写入存储单元；
T3阶段中，BLL由低电平变为高电平，CON和WL由高电平变为低电平，写操作结束。
所述读操作过程分为5个阶段t0、t1、t2、t3、t4；其中：
t0阶段中，BLH由高电平变为低电平，数据信号线BL和BLB被预充电到高电平；
t1阶段中，BLH变为高电平，WL由低电平变为高电平，存储单元打开；由于铁电电容在不同的存储状态下表现出不同的电容值，所以与位线寄生电容进行电荷分享后，BL和BLB上出现电压差；
t2阶段中，激活灵敏放大器，数据从铁电存储单元读出；
t3阶段中，CON由低电平变为高电平，读出的互补数据回写到铁电存储单元；
t4阶段中，BLL由低电平变为高电平，CON和WL由高电平变为低电平，读操作结束。
本发明将BL和PL的功能合并，在操作过程中无需另外驱动PL线，提高了读写操作的速度，减少了存储器外围电路的面积，降低了读写操作时存储阵列的功耗。
附图说明
图1：BL和PL合并的铁电存储器存储阵列每列的结构；
图2：BL和PL合并的铁电存储器存储阵列的写操作时序；
图3：BL和PL合并的铁电存储器存储阵列的读操作时序；
图4：基于互补位线驱动时序的BL和PL合并的铁电存储阵列结构的读操作仿真结果。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
本发明设计了一种基于互补位线驱动时序的位线-板线合并结构的铁电存储器存储阵列。
在位线-板线合并结构的铁电存储器存储阵列中，脉冲信号线PL的功能可由BL代替，所以只需控制字线信号WL和BL即可实现对存储器的读写操作。如图1所示，位线-板线合并结构的铁电存储器存储阵列的每列由三部分组成：存储单元1、预充电电路2以及列控制电路。
其中，每个存储单元1由两个NMOS传输管和两个铁电电容组成，其中，字线WL0连接到两个NMOS传输管M8、M9的栅极，控制存储单元的开启和关闭；其中，一个NMOS传输管M8的源极连接到位线BL，漏极连接到铁电电容Cs0一端的存储节点，该铁电电容Cs0的另一端与BPL连接；另一个NMOS传输管M9的源极连接到位线BLB，漏极连接到另一个铁电电容Cs0’一端的存储节点，该铁电电容Cs0’的另一端与BPLB连接；
预充电电路2由两个NMOS传输管M4、M5和两个PMOS传输管M6、M7组成，控制信号线BLL连接到NMOS传输管M4、M5的栅极，控制信号线BLH连接到PMOS传输管M6、M7的栅极；NMOS传输管M4的源极和漏极分别连接到位线BL和VSS，NMOS传输管M5的源极和漏极分别连接到位线BLB和VSS；PMOS传输管M6的源极和漏极分别连接到位线BL和VDD，PMOS传输管M7的源极和漏极分别连接到位线BLB和VDD；
列控制电路由四个NMOS传输管M0、M1、M2、M3组成，控制信号线CON连接到NMOS传输管M0、M1的栅极，控制信号线CON的反信号连接到NMOS传输管M2、M3的栅极；NMOS传输管M0的源极和漏极分别连接到位线BL和BPLB，NMOS传输管M1的源极和漏极分别连接到位线BLB和BPL；NMOS传输管M2的源极和漏极分别连接到VSS和BPL，NMOS传输管M3的源极和漏极分别连接到位线VSS和BPLB；通过控制NMOS传输管M0、M1、M2、M3的开启和关闭，铁电存储单元利用互补位线BL和BLB上的电压信号完成写入、读出和回写操作。
这种位线-板线合并结构的铁电存储器存储阵列的读写操作基于互补位线驱动时序。
位线-板线合并结构的铁电存储器存储阵列的写操作过程分为4个阶段T0、T1、T2、T3。如图2所示，T0阶段中，BLL为高电平，存储阵列处于预充电状态；T1阶段中，BLL变为低电平，CON由低电平变为高电平，待写入的互补数据出现在BL和BLB上；T2阶段中，WL由低电平变为高电平，存储单元打开。在数据信号线BL和BLB上的电压作用下，数据写入存储单元；T3阶段中，BLL由低电平变为高电平，CON和WL由高电平变为低电平，写操作结束。
位线-板线合并结构的铁电存储器存储阵列的读操作过程分为5个阶段t0、t1、t2、t3、t4。如图3所示，t0阶段中，BLH由高电平变为低电平，数据信号线BL和BLB被预充电到高电平；t1阶段中，BLH变为高电平，WL由低电平变为高电平，存储单元打开。由于铁电电容在不同的存储状态下表现出不同的电容值，所以与位线寄生电容进行电荷分享后，BL和BLB上出现电压差；t2阶段中，激活灵敏放大器(SA)，数据从铁电存储单元读出；t3阶段中，CON由低电平变为高电平，读出的互补数据回写到铁电存储单元；t4阶段中，BLL由低电平变为高电平，CON和WL由高电平变为低电平，读操作结束。读操作的仿真结果见图4。

Claims (3)

1.一种位线-板线合并结构的铁电存储器存储阵列，其特征在于，所述存储阵列每列的基本组成部分为存储单元、预充电电路以及列控制电路；
其中，每个存储单元(1)由两个NMOS传输管和两个铁电电容组成，其中，字线WL0连接到两个NMOS传输管M8、M9的栅极，控制存储单元的开启和关闭；其中，一个NMOS传输管M8的源极连接到位线BL，漏极连接到铁电电容Cs0一端的存储节点，该铁电电容Cs0的另一端与BPL连接；另一个NMOS传输管M9的源极连接到位线BLB，漏极连接到另一个铁电电容Cs0’一端的存储节点，该铁电电容Cs0’的另一端与BPLB连接；
预充电电路(2)由两个NMOS传输管M4、M5和两个PMOS传输管M6、M7组成，控制信号线BLL连接到NMOS传输管M4、M5的栅极，控制信号线BLH连接到PMOS传输管M6、M7的栅极；NMOS传输管M4的源极和漏极分别连接到位线BL和VSS，NMOS传输管M5的源极和漏极分别连接到位线BLB和VSS；PMOS传输管M6的源极和漏极分别连接到位线BL和VDD，PMOS传输管M7的源极和漏极分别连接到位线BLB和VDD；
列控制电路由四个NMOS传输管M0、M1、M2、M3组成，控制信号线CON连接到NMOS传输管M0、M1的栅极，控制信号线CON的反信号连接到NMOS传输管M2、M3的栅极；NMOS传输管M0的源极和漏极分别连接到位线BL和BPLB，NMOS传输管M1的源极和漏极分别连接到位线BLB和BPL；NMOS传输管M2的源极和漏极分别连接到VSS和BPL，NMOS传输管M3的源极和漏极分别连接到位线VSS和BPLB；通过控制NMOS传输管M0、M1、M2、M3的开启和关闭，铁电存储单元利用互补位线BL和BLB上的电压信号完成写入、读出和回写操作；
所述铁电存储阵列的操作为字线和位线的两线控制。
2.根据权利要求1所述的一种位线-板线合并结构的铁电存储器存储阵列，其特征在于，所述写操作过程分为4个阶段T0、T1、T2、T3；其中：
T0阶段中，BLL为高电平，存储阵列处于预充电状态；
T1阶段中，BLL变为低电平，CON由低电平变为高电平，待写入的互补数据出现在BL和BLB上；
T2阶段中，字线信号WL由低电平变为高电平，存储单元打开；在数据信号线BL和BLB上的电压作用下，数据写入存储单元；
T3阶段中，BLL由低电平变为高电平，CON和字线信号WL由高电平变为低电平，写操作结束。
3.根据权利要求1所述的一种位线-板线合并结构的铁电存储器存储阵列，其特征在于，所述读操作过程分为5个阶段t0、t1、t2、t3、t4；其中：
t0阶段中，BLH由高电平变为低电平，数据信号线BL和BLB被预充电到高电平；
t1阶段中，BLH变为高电平，字线信号WL由低电平变为高电平，存储单元打开；由于铁电电容在不同的存储状态下表现出不同的电容值，所以与位线寄生电容进行电荷分享后，BL和BLB上出现电压差；
t2阶段中，激活灵敏放大器，数据从铁电存储单元读出；
t3阶段中，CON由低电平变为高电平，读出的互补数据回写到铁电存储单元；
t4阶段中，BLL由低电平变为高电平，CON和字线信号WL由高电平变为低电平，读操作结束。
CN 201010034038 2010-01-12 2010-01-12 一种位线-板线合并结构的铁电存储器存储阵列 Expired - Fee Related CN101777377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010034038 CN101777377B (zh) 2010-01-12 2010-01-12 一种位线-板线合并结构的铁电存储器存储阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010034038 CN101777377B (zh) 2010-01-12 2010-01-12 一种位线-板线合并结构的铁电存储器存储阵列

Publications (2)

Publication Number Publication Date
CN101777377A CN101777377A (zh) 2010-07-14
CN101777377B true CN101777377B (zh) 2013-01-30

Family

ID=42513796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010034038 Expired - Fee Related CN101777377B (zh) 2010-01-12 2010-01-12 一种位线-板线合并结构的铁电存储器存储阵列

Country Status (1)

Country Link
CN (1) CN101777377B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114255802B (zh) * 2020-09-22 2023-09-15 长鑫存储技术有限公司 集成电路
CN113808639B (zh) * 2021-09-24 2023-07-07 电子科技大学 一种铁电存储单元读写特性验证电路结构
CN117636936A (zh) * 2022-08-17 2024-03-01 华为技术有限公司 铁电存储器和终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007093A (ja) * 2001-06-20 2003-01-10 Matsushita Electric Ind Co Ltd 半導体記憶装置の検査方法
CN1459795A (zh) * 2002-05-21 2003-12-03 三星电子株式会社 具有板线控制电路的铁电存储器件及其操作方法
CN1645512A (zh) * 2004-01-20 2005-07-27 松下电器产业株式会社 铁电存储设备
CN1700473A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 铁电体存储装置及其读出方法
EP1622162A1 (en) * 2003-04-10 2006-02-01 Fujitsu Limited Ferroelectric memory and method for reading its data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007093A (ja) * 2001-06-20 2003-01-10 Matsushita Electric Ind Co Ltd 半導体記憶装置の検査方法
CN1459795A (zh) * 2002-05-21 2003-12-03 三星电子株式会社 具有板线控制电路的铁电存储器件及其操作方法
EP1622162A1 (en) * 2003-04-10 2006-02-01 Fujitsu Limited Ferroelectric memory and method for reading its data
CN1645512A (zh) * 2004-01-20 2005-07-27 松下电器产业株式会社 铁电存储设备
CN1700473A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 铁电体存储装置及其读出方法

Also Published As

Publication number Publication date
CN101777377A (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
TWI514416B (zh) 記憶胞以及動態記憶體陣列
TW594747B (en) DRAM for storing data in pairs of cells
TW385445B (en) A semiconductor memory device
KR100351594B1 (ko) 강유전체 메모리 및 반도체 메모리
CN1969338B (zh) 存储器
JP5162276B2 (ja) 強誘電体メモリ装置
CN1767060B (zh) 半导体存储器装置及执行读写操作的方法
JP5760829B2 (ja) スタティックｒａｍ
JP5505274B2 (ja) スタティックｒａｍ
TWI474336B (zh) 可雙向追蹤時序參數之記憶裝置
CN101819811B (zh) 三值铁电存储器电路
WO2024007521A1 (zh) 存储器及其访问方法、电子设备
US7719909B2 (en) DRAM writing ahead of sensing scheme
CN101777377B (zh) 一种位线-板线合并结构的铁电存储器存储阵列
JPH06223561A (ja) 半導体メモリ装置及び初期化方法
KR100351083B1 (ko) 소비 전력을 저감할 수 있는 반도체 장치
CN101814313B (zh) 单管单电容型铁电存储器
JP2004213830A (ja) 半導体記憶装置
Romanovsky et al. A 500MHz random-access embedded 1Mb DRAM macro in bulk CMOS
CN101388242B (zh) 包含反噪声发生器的半导体存储器件及其控制方法
CN100431044C (zh) 铁电体存储器
CN101887748A (zh) 一种带影子非挥发存储器的cam/tcam
CN205656855U (zh) 一种基于开放位线结构的动态存储器
CN103123806B (zh) Dram的列选择信号的控制电路及包括其的存取存储器
CN100401421C (zh) 具有为读写放大器产生电压的电压产生电路的集成存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130130

Termination date: 20140112