CN100431044C - 铁电体存储器 - Google Patents

铁电体存储器 Download PDF

Info

Publication number
CN100431044C
CN100431044C CNB2004100857317A CN200410085731A CN100431044C CN 100431044 C CN100431044 C CN 100431044C CN B2004100857317 A CNB2004100857317 A CN B2004100857317A CN 200410085731 A CN200410085731 A CN 200410085731A CN 100431044 C CN100431044 C CN 100431044C
Authority
CN
China
Prior art keywords
storage unit
amount
residual polarization
data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100857317A
Other languages
English (en)
Other versions
CN1604231A (zh
Inventor
坛彻
境直史
松下重治
石塚良行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1604231A publication Critical patent/CN1604231A/zh
Application granted granted Critical
Publication of CN100431044C publication Critical patent/CN100431044C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供能抑制未选择存储单元的数据消失的干扰现象的存储器。该存储器具有由包含位线、配置为与位线交叉的字线、连接在位线和字线之间的存储单元的存储单元阵列，由于对选择的存储单元访问，在任意的存储单元中发生剩余极化量的恶化后，对全部存储单元进行用于恢复到写入动作后的剩余极化量或外加1次在访问时未选择的存储器上作用的电压的剩余极化量的恢复动作。

Description

铁电体存储器
技术领域
本发明涉及存储器。
背景技术
以往，作为半导体存储器，知道有易失性存储器和非易失性存储器。此外，作为易失性存储器，知道有DRAM(Dynamic Random AccessMemory)，作为非易失性存储器，知道有闪EEPROM(Electrically Erasableand Programmable Read Only Memory)。DRAM和闪EEPROM能实现高集成度，所以被广泛应用。
图55是表示以往的DRAM的存储单元的结构的等价电路图。此外，图56是表示以往的DRAM中使用的沟型电容器的构造的剖视图。首先，参照图55，作为以往的易失性存储器的DRAM的存储单元103由一个选择晶体管101和一个电容器102构成。而且，存储单元的信息作为电荷存储在电容器102中。当读出存储单元的信息时，字线WL上升，选择晶体管101变为导通状态。据此，通过存储在存储单元中的电荷量，决定位线电为，所以能读出电位。
在具有所述以往结构的DRAM存储单元中，当微细化时，为了确保电容器102的单元电容Ccell，如图56所示，使用构成电容器102的上部电极102a和下部电极以及介质膜在纵向延伸的沟型电容器。可是，如果进一步微细化，即使使用图56所示的沟型电容器，也难以确保电容器102的电容。即基于设计规则的缩小的DRAM高集成度接近界限。
此外，在作为非易失性存储器的闪EEPROM(以下，称作闪存)中，层叠型或多栅型等CHE(沟道热电子)写入方式的存储单元在沟道长度的微细化上存在界限。此外，在NAND型等FN(福勒)写入方式的存储单元中，微细化的界限与逻辑晶体管同等。可是，在闪存的动作中，15V～20V的高电压是必要的，如果逻辑晶体管的低电源电压化进展，则从低电源电压生成15～20V的高电压时的生成效率下降。因此，耗电增大，并且充电泵部的面积也增大，所以妨碍微细化。
而作为近年注目的非易失性存储器之一，知道铁电体存储器。例如，在特开2001-210795号公报中表述了这样的铁电体存储器。该铁电体存储器是把基于铁电体的极化方向的模拟电容变化作为存储元件利用的存储器。该铁电体存储器在原理上是高速并且能用低电压改写数据，所以作为兼备高速和低电压等DRAM的优点、非易失性等闪存的优点的理想的存储器，引人注目。
铁电体存储器的存储单元方式大致分为1晶体管1电容器方式、单纯矩阵方式和1晶体管方式等三类。图57是表示1晶体管1电容器方式的铁电体存储器的存储单元的等价电路图。此外，图58是表示单纯矩阵方式的铁电体存储器的存储单元阵列的等价电路图。图59是用于说明单纯矩阵方式的铁电体存储器的动作的磁滞曲线图，图60是用于说明单纯矩阵方式的铁电体存储器的扰乱现象的磁滞曲线图。此外，图61是表示1晶体管方式的铁电体存储器的存储单元的等价电路图。
首先，如图57所示，1晶体管1电容器方式的铁电体存储器的存储单元113与DRAM同样，由一个选择晶体管111和一个铁电体电容器112构成。与DRAM的不同点在于：电容器是铁电体电容器112。作为动作，通过字线WL上升，铁电体电容器112的电容器电容Ccell和位线电容Cb1连接。通过用脉冲驱动板线PL，根据铁电体电容器112的极化方向，不同的电荷量发送给位线BL。然后，与DRAM时同样，作为位线BL的电位差，读出数据。
在1晶体管1电容器方式的铁电体存储器中，具有与DRAM同样的结构，所以在铁电体电容器112的微细化中存在界限。因此，与DRAM同样，在高集成度中也存在界限。
下面，参照图58～图60，说明单纯矩阵方式的铁电体存储器。单纯矩阵方式的铁电体存储器的存储单元121如图58所示，由在相互交叉的方向延伸形成的字线WL和位线BL、由配置在字线WL和位线BL之间的铁电体膜(未图示)构成的铁电体电容器122构成。铁电体电容器122的一端连接在位线BL上。在单纯矩阵方式的铁电体存储器中，读出基于位线BL和铁电体电容器122的电容耦合的电位，所以与DRAM同样，有必要确保电容。可是，在单纯矩阵方式的铁电体存储器中，只由铁电体电容器122构成存储单元121，不存在选择晶体管，所以比1晶体管1电容器方式能提高集成度。
这里，参照图59和图60说明单纯矩阵方式的铁电体存储器的动作。须指出的是，以下的表1表示在读出/写入时外加在各单元上的电压。
表1
  待机   读出   写入“1”   写入“0”
  选择的WL   1/2Vcc   Vcc   0   Vcc
  未选择WL   1/2Vcc   1/3Vcc   2/3Vcc   1/3Vcc
  选择的BL   1/2Vcc   0→浮动   Vcc   0
  未选择BL   1/2Vcc   2/3Vcc   1/3Vcc   2/3Vcc
作为写入动作，在待机状态下，铁电体电容器122的两端为同一电位。在写入数据“0”时，在字线WL上外加Vcc，并且在位线BL上外加0V。这时，在铁电体电容器122上外加Vcc的电位差。据此，移动到图59所示的A点。然后，如果铁电体电容器122的两端为同一电位，就转移到图59所示的“0”。当写入数据“1”时，在字线WL上外加0V，并且在位线BL上外加Vcc。这时在铁电体电容器122上外加-Vcc的电位差。据此，移动到图59所示的B点。
此外，作为读出动作，后线把位线BL预充电到0V后，为浮动状态。接着字线WL上升到Vcc。如果铁电体电容器122的电容为CFE，位线BL的寄生电容为CBL，则该电位差Vcc由CFE和CBL进行电容分割。根据保持的数据，铁电体电容器122的电容CFE能近似为C0或C1。因此，位线BL的电位由以下的表达式(1)和表达式(2)表示。
V0＝{C0/(C0+CBL)}×Vcc    …(1)
V1＝{C1/(C1+CBL)}×Vcc    …(2)
所述表达式(1)表示保持数据“0”时的位线BL的电位V0，所述表达式(2)表示保持数据“1”时的位线BL的电位V1。
由读出放大器判别所述表达式(1)的位线BL电位V0和所述表达式(2)的位线BL电位V1的电位差，进行数据的读出。在读出数据时，破坏存储单元的数据，所以数据的读出后，进行与读出数据相应的写入动作(恢复)。
须指出的是，在单纯矩阵方式的铁电体存储器中存在未选择的存储单元的数据消失的干扰问题。即在全部未选择的存储单元中，在写入和读出时，外加1/3Vcc的电位差。因此，如图60所示，根据铁电体具有的磁滞特性，极化量减少，结果数据消失。
下面，参照图57、图59和图61，说明1晶体管方式的铁电体存储器。1晶体管方式的铁电体存储器的存储单元131如图61所示，具有在MOS晶体管133的栅极上连接铁电体电容器132的结构。此外，在1晶体管方式的铁电体存储器中，铁电体电容器132一端连接在字线WL上，铁电体电容器132的另一端连接在构成单元晶体管的MOS晶体管133的栅极上。在1晶体管方式的铁电体存储器中，根据铁电体电容器132的极化方向，MOS晶体管133的阈值电位差变化，所以存储单元电流变化。通过判别存储单元电流的变化，读出数据。在1晶体管方式的铁电体存储器中，通过检测存储单元电流，读出数据，所以没必要象1晶体管1电容器方式的铁电体存储器那样考虑位线电容，把铁电体电容器的电容增大到某程度。因此，能减小铁电体电容器132，适合于微细化。
下面，说明1晶体管方式的铁电体存储器的动作。须指出的是，1晶体管方式的铁电体存储器具有与所述单纯矩阵方式的铁电体存储器同样的磁滞曲线图，所以参照图59进行以下的动作说明。首先，在待机状态下，全部字线WL、位线BL和源线SL变为0V。作为写入动作，当写入数据“0”时，在字线WL上外加Vpp(升压电位差)。这时，在铁电体电容器13上外加与MOS晶体管133的栅电容进行电容分割的电位Vcc。据此，与初始状态无关，移动到图59所示的点A。然后，如果字线WL回到0V，则转移到图59所示的数据“0”。当写入数据“1”时，在字线WL上外加0V，在位线BL上外加Vpp。这时，在铁电体电容器132上外加-Vcc的电位差。据此，转移到图59所示的B点。然后，如果位线BL回到0V，就转移到图59所示的数据“1”。
在1晶体管方式的铁电体存储器的读出动作时，通过使字线WL上升到极化不颠倒程度的电位差Vr，进行。据此，根据写入状态，单元晶体管(MOS晶体管)133的栅电位差变化。而且，根据单元晶体管133的栅电位差的变化，流过单元晶体管133的电流不同，所以通过位线读出电流差。即在1晶体管方式的铁电体存储器中，不基于铁电体电容器和位线电容的电容耦合的电位差，可以读出单元晶体管的电流，所以读出时的极化颠倒没必要。因此，非破坏读出是可能的。可是，在1晶体管方式的铁电体存储器中，与所述单纯矩阵方式的铁电体存储器同样，存在未选择的存储单元的干扰问题。
如上所述，以往的DRAM和闪存的微细化成为困难，所以要求能实现更高集成度的存储单元方式。而铁电体存储器的1晶体管方式和单纯矩阵方式能实现高集成度，但是存在所述未选择的存储单元的数据消失的干扰现象的问题。因此，以往的1晶体管方式和单纯矩阵方式的铁电体存储器的实用化是困难的。
发明内容
本发明是为了解决所述课题而提出的，本发明的一个目的在于：提供能抑制未选择的存储单元的数据消失的干扰现象的存储器。
为了实现所述目的，本发明一个方面的存储器具有：包含位线、与位线交叉配置的字线、连接在位线和字线之间的存储单元的存储单元阵列。而且，由于对选择的存储单元访问，在任意存储单元中产生剩余极化量的恶化后，对全部存储单元进行用于恢复到写入动作之后的剩余极化量或外加访问时作用在未选择的存储单元上的电压1次的剩余极化量的恢复动作。
在该一方面的存储器中，由于对选择的存储单元访问，在任意存储单元中产生剩余极化量的恶化后，对全部存储单元进行用于恢复到写入动作之后的剩余极化量或外加访问时作用在未选择的存储单元上的电压1次的剩余极化量的恢复动作，从而能把包含产生剩余极化量的恶化的存储单元的全部存储单元恢复到写入动作之后的剩余极化量或外加访问时作用在未选择的存储单元上的电压1次的剩余极化量，所以能抑制剩余极化量的恶化引起的存储单元数据消失的干扰现象。此外，不是每次访问时都进行恢复动作，而是在任意存储单元中发生剩余极化量的恶化后，进行恢复动作，与每次访问时都进行恢复动作，能大幅度减少恢复动作的动作时间。据此，当进行恢复动作时，能抑制存储器的动作数增大。
在所述一方面的存储器中，通过进行恢复动作，进行恢复动作的存储单元以外的存储单元维持写入动作之后的剩余极化量或外加访问时作用在未选择的存储单元上的电压1次的剩余极化量。如果这样构成，就一边恢复进行恢复动作的存储单元的剩余极化量的恶化，一边能抑制在恢复动作的存储单元以外的存储单元中剩余极化量的恶化引起的干扰现象。
在所述一方面的存储器中，希望存储单元包含与选择的位线和选择的字线连接的选择的存储单元、选择的存储单元以外的未选择存储单元，通过对选择的存储单元进行的读出和再写入动作，分别外加相同次数的对存储单元提供第一方向的电场的第一电压脉冲、提供与第一方向相反方向的电场的第二电压脉冲，在由读出动作读出的数据为第一数据时和第二数据时，变更用于对存储单元外加第一电压脉冲和第二电压脉冲的手法，从而进行恢复动作。如果这样构成，在恢复动作时，恢复由于对选择的存储单元进行的读出和再写入动作，选择的存储单元的剩余极化量的恶化，并且通过在未选择存储单元上外加彼此相反方向的第一电压脉冲和第二电压脉冲各相同次数，能抵消未选择存储单元中产生的剩余极化量的恶化，所以能恢复选择的存储单元的剩余极化量的恶化，能抑制在未选择存储单元中产生剩余极化量的恶化。据此，在全部存储单元中，能抑制剩余极化量的恶化引起的干扰现象。此外，在恢复动作时，由读出动作读出的数据为第一数据时和第二数据时，变更用于对存储单元外加第一电压脉冲和第二电压脉冲的手法，从而在第一数据时和第二数据时，分别对未选择存储单元按照必要的次数各外加相同的次数彼此反向的电压。
这时，希望对连接在选择的字线上的多个选择的存储单元，一个一个进行恢复动作。如果这样构成，就能容易使连接在选择的字线上的多个选择的存储单元剩余极化量的恶化恢复。
在对所述存储单元外加第一电压脉冲和第二电压脉冲的结构中，第一电压脉冲和第二电压脉冲的电压可以是对选择的存储单元在写入动作时外加的电压的实质上1/3的电压。
在对所述存储单元外加第一电压脉冲和第二电压脉冲的结构中，第一电压脉冲和第二电压脉冲的电压可以是对选择的存储单元在写入动作时外加的电压的实质上1/2的电压。
在读出动作读出的数据为第一数据时和第二数据时，变更用于对存储单元外加第一电压脉冲和第二电压脉冲的手法的结构中，当由读出动作读出的数据为第一数据时，分别外加第一电压脉冲和第二电压脉冲各1次，当由读出动作读出的数据为第二数据时，分别外加第一电压脉冲和第二电压脉冲各2次。如果这样构成，在数据为第一数据时和第二数据时，能分别个别在未选择存储单元上外加彼此反向的电压各相同次数。
在所述一方面的存储器中，希望存储单元包含与选择的字线连接的选择的存储单元、选择的存储单元以外的存储单元即未选择存储单元，通过对选择的存储单元进行的读出和再写入动作，分别外加相同次数的对存储单元提供第一方向的电场的第一电压脉冲、提供与第一方向相反方向的电场的第二电压脉冲，或实质上不外加电压，进行恢复动作。如果这样构成，通过恢复动作时对选择的存储单元进行的读出和再写入动作，恢复选择的存储单元的剩余极化量的恶化，对未选择存储单元，通过外加彼此反向的第一电压脉冲和第二电压脉冲各相同次数，抵消剩余极化量的恶化，或实质上不外加电压，能抑制剩余极化量的恶化的发生。据此，在恢复动作时的全部存储单元中，能抑制剩余极化量的恶化引起的干扰现象发生。
这时，希望对连接在选择的字线上的多个选择的存储单元统一进行恢复动作。如果这样构成，就能容易恢复连接在选择的字线上的多个选择的存储单元的剩余极化量的恶化。
在对所述存储单元外加第一电压脉冲和第二电压脉冲的结构中，第一电压脉冲和第二电压脉冲可以是对选择的存储单元在写入动作时外加的电压的实质上1/3的电压。
在对所述存储单元外加第一电压脉冲和第二电压脉冲的结构中，第一电压脉冲和第二电压脉冲可以是对选择的存储单元在写入动作时外加的电压的实质上1/2的电压。
在所述一方面的存储器中，存储单元阵列具有由多个包含存储单元的局部存储单元阵列构成的层构造。如果这样构成，则在设置具有由多个局部存储单元阵列构成的层构造的存储单元阵列的存储器中，通过进行上述的恢复动作，能抑制剩余极化量的恶化引起的数据消失的发生。此外，通过对各局部存储单元阵列个别进行通常的访问和恢复动作，能抑制剩余极化量的恶化引起的数据消失的发生，并且能抑制由于进行恢复动作，而无法从外部进行通常的访问。
这时，多个局部存储单元阵列包含第一局部存储单元阵列和第二局部存储单元阵列，在访问第一局部存储单元阵列的同时，对第二局部存储单元阵列进行恢复动作。如果这样构成，就能容易抑制剩余极化量的恶化引起的数据消失的发生，并且能抑制由于进行恢复动作，而无法从外部进行通常的访问。
在所述一方面的存储器中，还具有用于对访问存储单元的次数计数的计数部件，每当达到由计数部件计数的对存储单元的给定访问次数时，进行恢复动作。如果这样构成，通过调节进行恢复动作的访问次数，当进行恢复动作时，也能抑制存储器的动作数大幅度增加。
这时，希望计数部件包含用于对访问存储单元的次数计数的计数器。如果这样构成，就能容易地通过计数器，对访问存储单元的给定次数计数。
在所述一方面的存储器中，希望还具有用于计测对存储单元的访问时间的计测部件，每当经过由计测部件计测的对存储单元的给定访问时间时，进行恢复动作。如果这样构成，则通过调节进行恢复动作的访问时间，除了通常访问，在进行恢复动作时，也能抑制存储器的动作数大幅度增加。
这时，希望计测部件包含用于计测对存储单元的访问时间的计时器。如果这样构成，就能通过计时器，容易地计测对存储单元的访问时间。
在所述一方面的存储器中，在访问时外加在未选择的存储单元上的电压是对选择的存储单元在写入动作时外加的电压的实质上的1/3的电压。
此外，在所述一方面的存储器中，在访问时外加在未选择的存储单元上的电压是对选择的存储单元在写入动作时外加的电压的实质上的1/2的电压。
在所述一方面的存储器中，还具有：在读出动作时，根据存储单元的剩余极化量判别存储单元的数据的检测部；外加访问时对未选择的存储单元外加的电压1次的剩余极化量是由检测部能进行数据的判别的剩余极化量。如果这样构成，则通过恢复动作使存储单元恢复到外加访问时对未选择的存储单元外加的电压1次的剩余极化量时，通过检测部能判别存储单元的数据，所以能抑制存储单元的数据消失。
在所述一方面的存储器中，存储单元由连接在位线和字线之间的单一铁电体电容器构成。如果这样构成，就能在单纯矩阵方式的铁电体存储器中，抑制干扰现象，并且在进行恢复动作时，能抑制铁电体存储器的动作数增加。
附图说明
下面简要说明附图。
图1是表示本发明实施例1的单纯矩阵方式的铁电体存储器的全体结构的框图。
图2是表示图1所示的实施例1的铁电体存储器的1/3Vcc·2/3Vcc生成电路的内部结构的电路图。
图3是用于说明本发明实施例1的存储单元阵列的选择单元和未选择单元的概略图。
图4和图5是用于说明基于实施例1的驱动方法A的通常访问时的读出-再写入动作的电压波形图。
图6是用于说明基于实施例1的驱动方法A的通常访问时的写入动作的电压波形图。
图7用于说明基于实施例1的驱动方法B的更新动作(读出-再写入动作)的电压波形图。
图8是表示存储单元中存储的剩余极化量的恶化的磁滞曲线图。
图9是进行更新动作的单纯矩阵方式的存储单元的等价电路图。
图10是表示实施例1的存储单元的更新动作前的剩余极化量的磁滞曲线图。
图11是表示伴随着实施例1的存储单元的第一次更新动作的剩余极化量变化的磁滞曲线图。
图12是表示伴随着实施例1的存储单元的第二次更新动作的剩余极化量变化的磁滞曲线图。
图13是表示伴随着实施例1的存储单元的第三次更新动作的剩余极化量变化的磁滞曲线图。
图14～图16是表示使用实施例1的驱动方法A进行更新动作时的存储单元的剩余极化量变化的磁滞曲线图。
图17是用于说明使用实施例1的驱动方法A进行更新动作时引起的问题的磁滞曲线图。
图18是进行更新动作的单纯矩阵方式的存储单元的等价电路图。
图19是表示实施例1的存储单元的更新动作前的剩余极化量其他例子的磁滞曲线图。
图20～图22是表示对具有图19的剩余极化量的存储单元使用驱动方法A进行更新动作时的剩余极化量变化的磁滞曲线图。
图23是用于说明使用实施例1的驱动方法A进行更新动作时引起的问题的磁滞曲线图。
图24是表示本发明实施例3的铁电体存储器的全体结构的框图。
图25是用于说明在本发明实施例3的存储单元阵列中，连接在选择的字线上的存储单元保持的数据的概略图。
图26是用于说明实施例3的存储单元阵列的单元区域的定义的图。
图27是用于说明基于实施例3的驱动方法C的通常访问时的读出-再写入动作的电压波形图。
图28是用于说明基于实施例3的驱动方法C的通常访问时的写入动作的电压波形图。
图29是用于说明基于实施例3的驱动方法D的更新动作(读出-再写入动作)的电压波形图。
图30是进行更新动作的单纯矩阵方式存储单元的等价电路图。
图31是表示实施例3的存储单元的更新动作前的剩余极化量的磁滞曲线图。
图32是表示伴随着实施例3的存储单元第一次更新动作的剩余极化量的变化的磁滞曲线图。
图33是表示伴随着实施例3的存储单元第二次更新动作的剩余极化量的变化的磁滞曲线图。
图34是表示本发明实施例5的铁电体存储器的全体结构的框图。
图35和图36是用于说明基于实施例5的驱动方法E的通常访问时的读出-再写入动作的电压波形图。
图37是用于说明基于实施例5的驱动方法E的通常访问时的写入动作的电压波形图。
图38是用于说明基于实施例5的驱动方法F的更新动作(读出-再写入动作)的电压波形图。
图39是进行更新动作的单纯矩阵方式存储单元的等价电路图。
图40是表示实施例5的存储单元的更新动作前的剩余极化量的磁滞曲线图。
图41是表示伴随着实施例5的存储单元的第一次更新动作的剩余极化量变化的磁滞曲线图。
图42是表示伴随着实施例5的存储单元的第二次更新动作的剩余极化量变化的磁滞曲线图。
图43是表示伴随着实施例5的存储单元的第三次更新动作的剩余极化量变化的磁滞曲线图。
图44是表示本发明实施例6的铁电体存储器的全体结构的框图。
图45是用于说明基于实施例6的驱动方法G的通常访问时的读出-再写入动作的电压波形图。
图46是用于说明基于实施例6的驱动方法G的通常访问时的写入动作的电压波形图。
图47是用于说明基于实施例6的驱动方法G的更新动作(读出-再写入动作)的电压波形图。
图48是进行更新动作的单纯矩阵方式存储单元的等价电路图。
图49是表示实施例6的存储单元的更新动作前的剩余极化量的磁滞曲线图。
图50是表示伴随着实施例6的存储单元的第一次更新动作的剩余极化量变化的磁滞曲线图。
图51是表示伴随着实施例6的存储单元的第二次更新动作的剩余极化量变化的磁滞曲线图。
图52是表示本发明实施例1的变形例的铁电体存储器的全体结构的框图。
图53和图54是表示构成本发明的存储单元的铁电体电容器的极化量和1/3Vcc的外加次数的关系的图。
图55是表示以往的DRAM的存储单元结构的等价电路图。
图56是表示以往的DRAM的沟型电容器的构造的剖视图。
图57是表示以往的1晶体管1电容器方式的铁电体存储器的存储单元的等价电路图。
图58是表示以往的单纯矩阵方式的铁电体存储器的存储单元阵列的等价电路图。
图59是表示以往的单纯矩阵方式的铁电体存储器动作的磁滞曲线图。
图60是用于说明以往的单纯矩阵方式铁电体存储器的干扰现象的磁滞曲线图。
图61是表示以往的1晶体管方式的铁电体存储器的存储单元的等价电路图。
具体实施方式
下面，参照附图说明本发明实施例。
(实施例1)
首先，参照图1说明实施例1的单纯矩阵方式的铁电体存储器的全体结构。实施例1的铁电体存储器具有：存储单元阵列1、行解码器2、列解码器3、行地址缓存器4、列地址缓存器5、写入放大器6、输入缓存器7、计数器8、由电压读出放大器构成的读出放大器9、输出缓存器10、1/3Vcc和2/3Vcc生成电路11。须指出的是，计数器8是本发明的“计数部件”的一例。此外，读出放大器9是本发明的“检测部”的一例。
存储单元阵列1包含多个只由铁电体电容器(未图示)构成的单纯矩阵方式的存储单元。即实施例1的单纯矩阵方式的存储单元与图58所示的以往的单纯矩阵方式的存储单元同样，由在彼此交叉的方向上延伸形成的字线WL和位线BL、配置在字线WL和位线BL之间的由铁电体膜(未图示)构成的铁电体电容器(未图示)构成。此外，如图1所示，在存储单元阵列1的字线WL上连接有行解码器2，在位线BL上连接有列解码器3。在行解码器2和列解码器3上连接1/3Vcc和2/3Vcc生成电路11。据此，在未选择字线WL(未选择WL)和未选择位线BL(未选择BL)上能外加1/3Vcc和2/3Vcc。此外，行解码器2和列解码器3能在选择的字线WL(选择的WL)和选择的位线BL(选择的BL)上外加Vcc(电源电压或根据电源电压生成的电压)和0V。
如图2所示，通过组合两个1/2Vcc生成电路12a和12b，构成1/3Vcc和2/3Vcc生成电路11。1/2Vcc生成电路12a和12b具有两个电压输入端子13a(13b)和14a(14b)、一个电压输出端子15a(15b)。此外，在一方的1/2Vcc生成电路12a的电压输入端子13a上外加Vcc，电压输入端子14a与另一方1/2Vcc生成电路12b的电压输出端子15b连接。此外，一方的1/2Vcc生成电路12a的电压输出端子15a与另一方1/2Vcc生成电路12b的电压输入端子13b连接。在另一方1/2Vcc生成电路12b的电压输入端子14b上外加0V。
通过这样构成，从1/3Vcc和2/3Vcc生成电路11的一方电压输出端子16a(一方的1/2Vcc生成电路12a的电压输出端子15a)能取得Vcc和1/3Vcc的中间电压即2/3Vcc。此外，从另一方电压输出端子16b(另一方的1/2Vcc生成电路12b的电压输出端子15b)能取得2/3Vcc和0V的中间电压即1/3Vcc。
下面，说明实施例1的单纯矩阵方式的铁电体存储器的读出-再写入动作和写入动作。须指出的是，在该动作说明中，说明把位于图3所示的字线WL2和位线BL2的交点的第四单元作为选择的存储单元(以下称作选择单元)，进行说明。
在本实施例1的单纯矩阵方式的铁电体存储器中，使用两个驱动方法(驱动方法A和驱动方法B)进行存储器的动作。这里，驱动方法A是必要的动作数少，读出-再写入动作或写入动作时未选择的存储单元(以下称作未选择单元)的剩余极化量有时恶化的驱动方法。此外，驱动方法B是比所述驱动方法A需要的动作数多，在读出-再写入动作时在未选择单元中不发生数据判别变为不可能的大剩余极化量的恶化的驱动方法。
在实施例1中，在通常的访问时，使用驱动方法A进行读出-再写入动作和写入动作，并且在给定次数的访问后，使用驱动方法B，进行用于使通过驱动方法A积蓄的存储单元的剩余极化量恶化恢复的更新动作(恢复动作)。此外，在实施例1中，使用图8所示的计数器8对基于驱动方法A的通常的访问次数计数，并且每当到达由计数器8计数的给定次数计数，就进行更新动作。下面，说明通常的访问中使用驱动方法A和更新动作中使用的驱动方法B。
(驱动方法A：通常访问动作)
(1)读出-再写入动作
参照图1、图3、图5，说明基于驱动方法A的读出-再写入动作。图4和图5所示的T1和T2的各动作时间分别为相同的时间(T秒)。
在图4和图5所示的T1期间中，进行读出动作。首先，在待机状态下，字线WL和位线BL都为0V。然后，从待机状态使位线BL为浮动状态。在相同定时，使选择的WL为Vcc，使未选择WL为1/3Vcc，使未选择BL为2/3Vcc。在该状态下，通过检测选择的BL的电位，进行数据“0”或数据“1”的判定。须指出的是，通过电压读出放大器即读出放大器9(参照图1)比较选择的BL的电位和另外生成的参照电位，放大，进行数据“0”或“1”的判定。在T1期间的读出动作中，在第一单元～第四单元(参照图4)上外加T秒以下的电位差。
即在T1期间的读出动作中在位于图3所示的选择的WL和未选择BL的交点的未选择单元即第一单元上外加T秒1/3Vcc的电位差。此外，在位于未选择WL和选择BL的交点的未选择单元即第二单元上外加T秒1/3Vcc-选择的BL的电位(浮动电位)。此外，在位于未选择WL和未选择BL的交点的未选择单元即第三单元上外加T秒-1/3Vcc的电位差。此外，在位于选择的WL和选择BL的交点的选择单元即第四单元上外加T秒Vcc-选择BL的电位(浮动电位)的电位差。
这时，在未选择单元(第一单元～第三单元)上保持以下的数据时，产生剩余极化量的恶化和恢复。这里，剩余极化量的恶化是指存储在铁电体电容器中的电荷量减少，剩余极化量的恢复是指增加减少的电荷量。
在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。须指出的是，在选择单元即第四单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，保持数据“0”的剩余极化量。
所述T1期间的读出动作后，回到待机状态。然后，在所述读出动作中，从选择单元读出数据“1”时，如图4所示，在T2期间中，通过使选择WL为0V，未选择WL为2/3Vcc，使选择BL为Vcc，未选择BL为1/3Vcc，进行再写入动作。这时在T2期间中，在第一单元～第四单元上外加以下的电位差。即在未选择单元即第一单元、第二单元、第三单元上分别外加-1/3Vcc、-1/3Vcc和1/3Vcc的电位差。据此，在未选择单元即第一单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在选择单元即第四单元中，通过外加-Vcc的电位差，数据“1”的再写入动作结束。
而在所述读出动作中，从选择单元(第四单元)读出数据“0”时，如上所述，在T1期间中，保持选择单元的数据“0”的剩余极化量，所以在T1以后的期间中，不进行再写入动作。据此，在未选择单元即第一～第三单元中保持由于T1期间的读出动作而产生的剩余极化量的恶化和恢复。
在基于驱动方法A的读出-再写入动作中，如上所述，从选择单元(第四单元)读出数据“1”时，在未选择单元即第一～第三单元中产生剩余极化量的恶化和恢复各1次，所以剩余极化量不变化。而从选择单元(第四单元)读出数据“0”时，在未选择单元即第一单元中保持有数据“1”时、在未选择单元即第二单元中保持有数据“1”时、在未选择单元即第三单元中保持有数据“0”时，分别产生剩余极化量的恶化。因此，通过使用驱动方法A重复数据“0”的读出动作，在保持数据“1”的第一单元、保持数据“0”的第二单元、保持数据“0”的第三单元中积蓄剩余极化量的恶化。
(写入动作)
参照图3和图6说明基于驱动方法A的写入动作。
首先，在待机状态下，字线WL和位线BL都变为0V。而且，在对选择单元写入数据″0″时，在T1期间中，在选择WL、选择BL、未选择WL、未选择BL上分别外加Vc、0V、1/3Vcc和2/3Vcc。据此，在T1期间的写入“0”的动作中，在第一单元～第四单元(参照图3)上外加以下的电位差。
即在T1的期间的写入“0”的动作中，在未选择单元即第一单元中外加1/3Vcc的电位差。此外，在未选择单元即第二单元中外加1/3Vcc的电位差。此外，在未选择单元即第三单元中外加-1/3Vcc的电位差。此外，在选择单元即第四单元上外加Vcc的电位差。据此，对第四单元写入数据″0″。
这时，当在未选择单元(第一～第三单元)中保持有以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。须指出的是，在所述T1期间的写入“0”的动作后，回到待机状态。
在对选择单元写入数据″1″时，如图6的期间T2所示，在选择WL、选择BL、未选择WL、未选择BL上分别外加0V、Vcc、2/3Vcc、1/3Vcc的电位差。据此，在T2期间的写入“1”的动作中，在第一单元～第四单元(参照图3)上外加以下的电位差。
即在T2的期间的写入“1”的动作中，在未选择单元即第一单元中外加-1/3Vcc的电位差。此外，在未选择单元即第二单元中外加-1/3Vcc的电位差。此外，在未选择单元即第三单元中外加1/3Vcc的电位差。此外，在选择单元即第四单元上外加-Vcc的电位差。据此，对第四单元写入数据″1″。
这时，当在未选择单元(第一～第三单元)中保持有以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。
在基于驱动方法A的写入动作中，如上所述，在数据″0″的写入动作中，在未选择单元即第一单元保持有数据“1”时、未选择单元即第二单元保持有数据“1”时、未选择单元即第三单元保持有数据“0”时，产生剩余极化量的恶化。此外，在数据″1″的写入动作中，在未选择单元即第一单元保持有数据“0”时、未选择单元即第二单元保持有数据“0”时、未选择单元即第三单元保持有数据“1”时，产生剩余极化量的恶化。因此，通过使用驱动方法A只重复数据“0”的写入时，在保持数据″1″的第一和第二单元、保持数据″0″的第三单元中积蓄剩余极化量的恶化。此外，当使用驱动方法A只重复数据“1”的写入时，在保持数据″0″的第一和第二单元、保持数据″1″的第三单元中积蓄剩余极化量的恶化。
(驱动方法B：更新动作)
下面，参照图3和图7说明基于驱动方法B的更新动作(读出-再写入动作)。须指出的是，每当达到由计数器8(参照图1)计数的给定访问次数，对全部存储单元进行基于驱动方法B的更新动作。
(1)读出动作(T1)
在图7所示的T1期间中，进行读出动作。首先，从待机状态(0V)使选择BL为浮动状态。在同一定时，使选择的WL为Vcc，使未选择WL为1/3Vcc，使未选择BL为2/3Vcc。在该状态下，通过检测选择的BL的电位，进行数据“0”或数据“1”的判定。与所述驱动方法A的读出-再写入动作时同样进行该数据“0”或数据“1”的判定。在数据“0”或数据“1”的判定结束后，再使选择BL回到0V。须指出的是，T1期间为T秒，选择BL为浮动状态的期间为t1秒。
这时，在未选择单元即第一单元上外加T秒1/3Vcc的电位差。此外，在位于未选择WL和选择BL的交点的未选择单元即第二单元上(参照图3)外加T秒1/3Vcc-选择的BL的电位(浮动电位)，并且外加T-t1秒1/3Vcc的电位差。此外，在位于未选择WL和未选择BL的交点的未选择单元即第三单元上(参照图3)外加T-t1秒/3Vcc的电位差。此外，在位于选择的WL和选择BL的交点的选择单元即第四单元上(参照图3)外加t1秒Vcc-选择BL的电位的电位差后，外加T-t1秒Vcc的电位差。
须指出的是，所述t1秒设定为非常短的时间t1，从而位于未选择WL和选择BL的交点的未选择单元即第二单元中，t1秒中受到的1/3Vcc-选择的BL的电位引起的极化量变化比T1-t1秒中受到的1/3Vcc引起的极化量变化小很多，并且由于外加T1-t1秒1/3Vcc，T1期间的极化量变化量与在T1期间后的T2～T4期间中产生的极化量变化为几乎相同的量。据此，在T1期间的读出动作中，能使剩余极化量变化如下。即在未选择单元即第一单元中，保持有数据″1″时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在选择单元即第四单元中，保持有数据“1”时，保持数据″0″的剩余极化量。
(2)数据“1”的在写入动作(T2)
在所述T1期间的读出动作后，回到待机状态。然后，在T2期间中，使选择的WL为0V，使未选择WL为2/3Vcc，使选择BL为Vcc，使未选择BL为1/3Vcc。这时，在T2期间中，在第一～第四单元上外加以下的电位差。即在未选择单元即第一单元、第二单元、第三单元上分别外加T秒-1/3Vcc、-1/3Vcc和1/3Vcc的电位差。据此，当在未选择单元即第一单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。
此外，在选择单元即第四单元中，外加T秒-Vcc的电位差，所以在T1期间的读出动作中，读出数据″1″时，在T2期间的动作中，数据″1″的再写入动作结束。因此，当读出数据″1″时，在该时刻使读出-再写入动作结束。
(3)用于再写入数据″0″的补偿动作(T3)
所述T2期间的数据″1″的再写入动作后，回到待机状态。然后，在T3期间中，使选择的WL为0V，使未选择WL为2/3Vcc，使选择BL为Vcc，使未选择BL为1/3Vcc。在第一～第四单元上外加T秒以下的电位差。具体而言，在未选择单元即第一单元、第二单元、第三单元上分别外加T秒-1/3Vcc、-1/3Vcc和1/3Vcc的电位差。通过该电位差的外加，据此，当在未选择单元即第一单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在选择单元即第四单元中，通过所述T2期间的动作保持的数据变为“1”，但是再度变为写入数据″1″的状态。
(4)数据″0″的再写入动作(T4)
所述T3期间的用于再写入数据″0″的补偿动作后，回到待机状态。然后，在T4期间中，使选择的WL为Vcc，使未选择WL为1/3Vcc，使选择BL为0V，使未选择BL为2/3Vcc。据此，在未选择单元即第一单元、第二单元、第三单元上分别外加T秒1/3Vcc、1/3Vcc和-1/3Vcc的电位差。此外，在选择单元即第四单元上外加T秒Vcc的电位差。据此，在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。在未选择单元即第三单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在选择单元即第四单元上外加Vcc的电位差，所以变为再写入数据″0″的状态。通过该T4期间的动作，结束一系列的读出-再写入动作。
在使用实施例1的驱动方法B的更新动作中，在读出-再写入动作中，读出数据″1″时，到达T2期间的动作，当读出数据″0″时，到达T4期间的动作。然后，分别转移到下次的读出和再写入动作。在使用实施例1的驱动方法B的更新动作中，在读出数据″1″时和读出数据″0″时，剩余极化量的恶化次数和剩余极化量的恢复次数相等。因此，即使重复进行读出-再写入动作，在未选择单元中也不积蓄剩余极化量的恶化，所以最终保持的数据不消失。
即在使用实施例1的驱动方法B的更新动作中，通过读出-再写入动作，在取消未选择单元的干扰引起的剩余极化量恶化的方向，在未选择单元中的第一单元和第三单元上交替外加±1/3Vcc，并且在未选择单元中的第二单元上外加1/3Vcc-选择位线的电位、1/3Vcc、-1/3Vcc，能有效抑制剩余极化量恶化引起的未选择单元的数据消失。
下面，参照图8～图13，说明伴随着基于实施例1的铁电体电容器的驱动方法B的更新动作的存储单元的剩余极化量变化。
如上所述，通过重复基于驱动方法A的通常访问，在未选择单元中积蓄剩余极化量的恶化。据此，在如图8所示，在存储单元中，存在从写入数据之后的状态(写入数据″1″后的剩余极化量)，剩余极化量大幅度恶化的存储单元。在实施例1中，通过使用所述驱动方法B进行更新动作，使图8所示的大幅度恶化的剩余极化量恢复到写入数据之后的剩余极化量。此外，在实施例1中，对各字线WL进行更新动作。具体而言，如图9所示，首先，对于连接在字线WL1上的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}…{WL1、BLn}的存储单元，依次进行更新动作。然后，对连接在字线WL2上的{WL2、BL1}、{WL2、BL2}、{WL2、BL3}…{WL2、BLn}的存储单元，依次进行更新动作。然后，同样对连接在字线WL3～WLn上的存储单元依次进行更新动作。据此，对全部存储单元进行更新动作。
下面，说明对于由于驱动方法A，剩余极化量如图10所示那样恶化的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}的存储单元，使用驱动方法B进行3次更新动作时的各存储单元的剩余极化量的变化。
首先，在第一次的更新动作中，把{WL1、BL1}的存储单元作为选择单元，使用驱动方法B进行更新动作。在{WL1、BL1}的存储单元中，如图11所示，在T1(t1以外的期间)～T4的各期间中，分别外加Vcc、-Vcc、-Vcc和Vcc的电位差。据此，在第一次的更新动作后，如图11所示，{WL1、BL1}的存储单元(选择单元)的剩余极化量恢复到写入数据″0″后的状态。此外，在第一次的更新动作的T1(T-t1的期间)～T4的各期间中，对{WL1、BL2}的存储单元(未选择单元)分别外加1/3Vcc、-1/3Vcc、-1/3Vcc和1/3Vcc的电位差，并且在{WL1、BL3}的存储单元(未选择单元)分别外加1/3Vcc、-1/3Vcc、-1/3Vcc和1/3Vcc的电位差。据此，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中，分别外加彼此反向的±1/3Vcc的电位差各相同次数，所以剩余极化量的恶化和恢复各发生相同次数。因此，第一次的更新动作后的{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)保持与更新动作前(参照图10)相同的剩余极化量。
接着，把{WL1、BL2}的存储单元作为选择单元，进行更新动作。在第二次的更新动作中，在{WL1、BL2}的存储单元(选择单元)中，如图12所示，在T1(t1以外的期间)～T4的各期间中，分别外加Vcc、-Vcc、-Vcc和Vcc的电位差。据此，在第二次的更新动作后，{WL1、BL2}的存储单元的剩余极化量恢复到写入数据″0″后的状态。
此外，第二次更新动作的T1(t1以外的期间)～T4的各期间中，在{WL1、BL1}和{WL1、BL3}的存储单元(未选择单元)上分别外加1/3Vcc、-1/3Vcc、-1/3Vcc和1/3Vcc的电位差。据此，在{WL1、BL1}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，沿着磁滞曲线图移动到与1/3Vcc对应的剩余极化量后，在T1的动作后回到待机状态，从而回到写入数据″0″后的剩余极化量，所以T1期间(t1以外的期间)中外加的电位差无助于剩余极化量的恶化和恢复。而且，在{WL1、BL1}的存储单元(未选择单元)中，在T2和T3期间发生2次剩余极化量的恶化，并且在T4期间中发生1次剩余极化量的恢复，所以在第二次更新动作后，发生1次的-1/3Vcc的剩余极化量恶化。
此外，在第二次更新动作的{WL1、BL3}的存储单元(未选择单元)中，在T1(t1以外的期间)～T4的各期间中，通过外加彼此反向的±1/3Vcc的电位差各相同次数，剩余极化量的恶化和恢复各发生相同次数。因此，第二次的更新动作后的{WL1、BL2}的存储单元(未选择单元)保持与第一次的更新动作后(参照图11)相同的剩余极化量。
接着，把{WL1、BL3}的存储单元作为选择单元，进行第三次的更新动作。在第三次的更新动作中，如图13所示，在T1(t1以外的期间)和T2各期间中，分别外加Vcc和-Vcc。据此，在第三次的更新动作后，{WL1、BL3}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″之后的状态。
此外，在第三次的更新动作的T1(t1以外的期间)和T2各期间中，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)上分别外加1/3Vcc和1/3Vcc的电位差。据此，在{WL1、BL1}的存储单元(未选择单元)中，在T1(t1以外的期间中)和T2各期间中，外加彼此反向的±1/3Vcc的电位差各相同次数，剩余极化量的恶化和恢复各发生相同次数。因此，第三次的更新动作后的{WL1、BL1}的存储单元(未选择单元)保持与第二次的更新动作后(参照图12)相同的剩余极化量。此外，在{WL1、BL2}的存储单元(未选择单元)中，在T1期间(t1以外的期间中)，沿着磁滞曲线图移动到与1/3Vcc对应的剩余极化量后，在T1的动作后，回到待机状态，回到写入数据″0″后的剩余极化量，所以T1期间(t1以外的期间)中外加的电位差无助于剩余极化量的恶化和恢复。而且，在{WL1、BL2}的存储单元(未选择单元)中，在T2期间中发生1次剩余极化量的恶化，所以在第三次更新动作后，变为从写入数据″0″后的剩余极化量恶化1次的-1/3Vcc部分的剩余极化量。
如上所述，通过基于驱动方法B的第一1～3次更新动作，能使发生剩余极化量恶化的{WL1、BL1}、{WL1、BL2}和{WL1、BL3}的存储单元恢复到进行数据的写入动作后的剩余极化量(写入数据″0″或“1”后的剩余极化量)。此外，在一度进行更新动作的存储单元({WL1、BL1})中，在此后的更新动作(第二次和第三次更新动作)中，不产生1次的-1/3Vcc以上的剩余极化量的恶化。须指出的是，即使发生1次的-1/3Vcc以上的剩余极化量的恶化，产生该程度的恶化的剩余极化量是通过读出放大器9(参照图1)能判别数据的剩余极化量，所以实质上不发生数据消失的问题。此外，如上所述，对任意的存储单元(图11的{WL1、BL1})进行更新动作时，在此外的存储单元内，在未进行更新动作的存储单元(图11的{WL1、BL2}和{WL1、BL3})中，不进行剩余极化量的恶化。
在实施例1中，如上所述，使用驱动方法A访问选择单元(第四单元)，在未选择单元(第一～第三单元)中产生剩余极化量的恶化后，对全部存储单元，使用驱动方法B按顺序进行更新动作，能使包含产生剩余极化量的恶化的存储单元的全部存储单元恢复到写入数据″0″或“1”后的剩余极化量或产生1次的-1/3Vcc(1/3Vcc)的剩余极化量的恶化的状态，所以能抑制剩余极化量的恶化引起的存储单元数据消失的干扰现象。
此外，在实施例1中，不对各基于驱动方法A的通常访问进行基于驱动方法B的更新动作，在给定访问次数后，在任意存储单元中积蓄了剩余极化量的恶化后进行，从而与每次访问时进行更新动作相比，能大幅度减少更新动作的动作时间。据此，在进行更新动作时，也能抑制铁电体存储器的动作数增大。
下面，参照图4、5和图10、图14～图23，说明：在使用驱动方法A进行更新动作的比较例中，无法进行更新动作的情况；以及在一度进行更新动作的存储单元中，通过此后的更新动作，产生1次-1/3Vcc以上的极化恶化的情况。
在图14所示的比较例的使用驱动方法A的第一次的更新动作中，对具有图10的剩余极化量的恶化的各存储单元进行更新动作。此外，在第一次更新动作中，把{WL1、BL1}的存储单元作为选择单元进行更新动作。这时，在{WL1、BL1}的存储单元(选择单元)中保持有数据″0″，所以通过图5的读出″0″-再写入动作进行更新动作。在{WL1、BL1}的存储单元(选择单元)中，如图14所示，在T1期间中，外加约Vcc的电位差。据此，在第一次更新动作后，{WL1、BL1}的存储单元(选择单元)的剩余极化量如图14所示，恢复到写入数据″0″后的状态。此外，在第一次更新动作的T1期间中，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中分别外加1/3Vcc的电位差。据此，在{WL1、BL2}的存储单元(未选择单元)中，产生剩余极化量的恢复，所以第一次更新动作后，与更新动作前的状态(参照图10)相比，剩余极化量恢复。此外，在{WL1、BL3}的存储单元(未选择单元)中，在T1期间中产生剩余极化量的恶化，所以第一次更新动作后，与更新动作前的状态(参照图10)相比，剩余极化量恶化。
接着，把{WL1、BL2}的存储单元作为选择单元，使用驱动方法A进行第二次更新动作。这时，在{WL1、BL2}的存储单元(选择单元)中保持有数据″0″，所以通过图5的读出″0″-再写入动作进行更新动作。在第二次更新动作中，在{WL1、BL2}的存储单元(选择单元)中，如图15所示，在T1期间中，外加约Vcc的电位差。据此，在第二次更新动作后，{WL1、BL2}的存储单元(选择单元)的剩余极化量恢复到写入数据″0″后的状态。
此外，在第二次更新动作的T1期间中，在{WL1、BL1}和{WL1、BL3}的存储单元(未选择单元)中分别外加1/3Vcc的电位差。据此，{WL1、BL1}的存储单元(未选择单元)中，沿着磁滞曲线图移动到与1/3Vcc的电位差对应的剩余极化量后，在T1的动作后回到待机状态，从而回到写入数据″0″后的剩余极化量的状态，所以在T1期间中外加的1/3Vcc电位差无助于剩余极化量的恶化和恢复。因此，在第二次更新动作后，{WL1、BL1}的存储单元(未选择单元)保持与第一次更新动作后(参照图14)相同的写入数据″0″后的剩余极化量的状态。此外，在{WL1、BL3}的存储单元(未选择单元)中，在T1期间中产生剩余极化量的恶化，所以在第二次更新动作后，从第一次更新动作后的状态(参照图14)产生1次的1/3Vcc部分的剩余极化量恶化。
接着，把{WL1、BL3}的存储单元作为选择单元，使用驱动方法A进行第三次更新动作。这时，在{WL1、BL3}的存储单元(选择单元)中保持有数据″1″，所以通过图4的读出″1″-再写入动作进行更新动作。在第三次更新动作中，在{WL1、BL3}的存储单元(选择单元)中，如图16所示，在T1和T2各期间中，分别外加约Vcc和-Vcc的电位差。据此，在第三次更新动作后，{WL1、BL3}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″后的状态。
此外，在第三次更新动作的T1期间中，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中分别外加1/3Vcc的电位差。据此，{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中，在T1期间中，沿着磁滞曲线图从数据″0″移动到与1/3Vcc的电位差对应的剩余极化量后，在T1的动作后回到待机状态，从而回到写入数据″0″后的剩余极化量的状态。因此，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中，在T1期间中外加的1/3Vcc电位差无助于剩余极化量的恶化和恢复。此后，在T2期间中，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中分别外加-1/3Vcc的电位差。据此，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中分别产生剩余极化量的恶化。因此，在第三次更新动作后，{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)的剩余极化量的恶化都从第二次更新动作后的写入数据″0″后的状态(参照图15)恶化1次的-1/3Vcc部分的剩余极化量。
如上所述，在第三次进行更新动作的{WL1、BL3}的存储单元中，如图17所示，由于第一次和第二次的各更新动作，分别产生1/3Vcc部分的剩余极化量。据此，积蓄2次的1/3Vcc部分的剩余极化量，所以第二次更新动作后，与更新动作前相比，剩余极化量大幅度恶化。在剩余极化量大幅度恶化的存储单元中，无法判别保持的数据是“0”或“1”的哪个，从而无法进行更新动作。因此，使用驱动方法A进行更新动作时，也考虑到不进行更新动作的存储单元的数据消失的情况。而在使用驱动方法B的更新动作中，如上所述，在不进行更新动作的存储单元中，未积蓄1次的-1/3Vcc以上的剩余极化量的恶化，所以能抑制存储单元的数据消失。
下面，参照图18～图23，说明对具有图19所示的更新动作前的剩余极化量的存储单元{WL1、BL1}、{WL1、BL2}和{WL1、BL3}，使用基于比较例的驱动方法A，进行更新动作时的剩余极化量的变化。
首先，在第一次更新动作中，把图18和图19所示的{WL1、BL1}的存储单元作为选择单元，使用驱动方法A进行更新动作。这时，在{WL1、BL1}的存储单元(选择单元)中保持有数据″1″，所以通过图4的读出″1″-再写入动作进行更新动作。在{WL1、BL1}的存储单元(选择单元)中，如图20所示，在T1和T2期间中，分别外加约Vcc和-Vcc的电位差。据此，在第一次更新动作后，{WL1、BL1}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″后的状态。此外，在第一次更新动作的T1和T2期间中，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中分别外加1/3Vcc和-1/3Vcc的电位差。据此，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中，在T1期间中产生剩余极化量的恢复，并且在T2期间中产生剩余极化量的恶化。因此，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中，产生剩余极化量的恢复和恶化各1次，所以第一次更新动作后保持与更新动作前的状态(参照图19)相同的剩余极化量。
接着，把{WL1、BL2}的存储单元作为选择单元，使用驱动方法A进行第二次更新动作。这时，在{WL1、BL2}的存储单元(选择单元)中保持有数据″0″，所以通过图5的读出″0″-再写入动作进行更新动作。在第二次更新动作的T1期间中中，在{WL1、BL2}的存储单元(选择单元)中，如图21所示，外加约Vcc的电位差。据此，在第二次更新动作后，{WL1、BL2}的存储单元(选择单元)的剩余极化量恢复到写入数据″0″后的状态。此外，在第二次更新动作的T1期间中，在{WL1、BL1}和{WL1、BL3}的存储单元(未选择单元)中分别外加1/3Vcc的电位差。据此，{WL1、BL1}的存储单元(未选择单元)中，产生剩余极化量的恶化，所以在第二次更新动作后的状态下，从第一次更新动作后(参照图20)的写入数据″1″后的状态，剩余极化量恶化1次的1/3Vcc部分。此外，在{WL1、BL3}的存储单元(未选择单元)中，外加1/3Vcc的电位差，从而产生剩余极化量的恢复，所以第二次更新动作后，与第一次更新动作后的状态(参照图20)相比，剩余极化量恢复1次的1/3Vcc部分。
接着，把{WL1、BL3}的存储单元作为选择单元，使用驱动方法A进行第三次更新动作。这时，在{WL1、BL3}的存储单元(选择单元)中保持有数据″0″，所以通过图5的读出″0″-再写入动作进行更新动作。在第三次更新动作中，在{WL1、BL3}的存储单元(选择单元)中，如图22所示，在T1期间中，外加约Vcc的电位差。据此，在第三次更新动作后，{WL1、BL3}的存储单元(选择单元)的剩余极化量恢复到写入数据″0″后的状态。
此外，在第三次更新动作的T1期间中，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中分别外加1/3Vcc的电位差。据此，{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)中，产生剩余极化量的恶化，所以在第三次更新动作后的状态下，剩余极化量从第二次更新动作后的状态(参照图21)恶化1次的1/3Vcc部分。此外，在第三次更新动作的T1期间中，在{WL1、BL2}的存储单元(未选择单元)上外加1/3Vcc的电位差。据此，在{WL1、BL2}的存储单元(未选择单元)中，沿着磁滞曲线图从数据″0″移动到与1/3Vcc的电位差对应的剩余极化量后，在T1的动作后回到待机状态，从而回到写入数据″0″后的剩余极化量的状态。因此，在{WL1、BL2}的存储单元(未选择单元)中，在T1期间中外加的1/3Vcc电位差无助于剩余极化量的恶化和恢复。据此，第三次更新动作后的{WL1、BL2}的存储单元(未选择单元)中，保持第二次更新动作后的数据″0″的剩余极化量(参照图21)。
如上所述，在第一次进行更新动作的{WL1、BL1}的存储单元中，由于第二次和第三次的各更新动作，分别产生1/3Vcc部分的剩余极化量，所以积蓄2次的1/3Vcc部分的剩余极化量。据此，如图23所示，从第一次更新动作后到第三次更新动作后，剩余极化量的恶化增大。因此，当使用驱动方法A进行更新动作时，一度进行更新动作的存储单元中，通过此后的对其他存储单元的更新动作，从以后开始剩余极化量的恶化进行下去。而使用驱动方法B的更新动作如上所述，在一度进行更新动作的存储单元中，通过此后的更新动作，剩余极化量的恶化不会大到1次的1/3Vcc以上，所以从以后开始剩余极化量的恶化不进行。
(实施例2)
下面，说明本发明实施例2。在实施例2中，根据进行更新动作之前的读出-再写入动作(通常访问)的合计动作数和进行更新动作的存储单元数的关系，说明使用所述实施例1的驱动方法(通过驱动方法A进行给定次数的通常访问后，使用驱动方法B进行更新动作的驱动方法)时比只使用基于驱动方法B的驱动方法时更适合的条件。
首先，在使用所述实施例1的驱动方法时，进行更新动作(驱动方法B)之前的读出-再写入动作(驱动方法A)的合计动作数为M，进行更新动作的存储单元数为N。然后，在以下的各条件下，计算使用实施例1的驱动方法时和只使用驱动方法B时的各自动作数(存储单元的充放电次数)。然后，通过比较使用实施例1的驱动方法时的动作数和只使用驱动方法B时的动作数，研究哪一方更能减少周期(动作时间)和耗电。须指出的是，所述驱动方法A和B的T1～T4的各期间(参照图4、图5和图7)的动作分别相当于1次的动作数。
(条件1)
在条件1中，连续只进行数据″0″的读出-再写入动作后，进行更新动作。须指出的是，进行更新动作的存储单元全部保持数据″0″。在条件1中，实施例1的动作数和只使用驱动方法B时的动作数分别为以下的动作数。
实施例1的动作数＝M+N×4
只使用驱动方法B时的动作数＝M×4
因此，在条件1下，当N＜3M/4时，实施例1的动作数比只使用驱动方法B时的动作数少。
(条件2)
在条件2下，连续只进行数据″1″的读出-再写入动作后，进行更新动作。须指出的是，进行更新动作的存储单元全部保持数据″1″。在条件2中，实施例1的动作数和只使用驱动方法B时的动作数分别为以下的动作数。
实施例1的动作数＝M×2+N×2
只使用驱动方法B时的动作数＝M×2
因此，在条件1下，当N＜3M/4时，只使用驱动方法B时的动作数比实施例1的动作数少。
从所述条件1和2的结果可知，当N＜3M/4时，通过使用实施例1的驱动方法，与只使用驱动方法B时相比，容易减少铁电体存储器的动作数。因此，在实施例2中，在N＜3M/4时，使用实施例1的驱动方法进行铁电体存储器的驱动，能实现周期和耗电的减少。须指出的是，N＞3M/4时，只使用驱动方法B时与使用实施例1的驱动方法时相比，铁电体存储器的动作数减少，所以这时，可以只使用驱动方法B驱动铁电体存储器。
(实施例3)
在实施例3中，与所述实施例1不同，说明对于连接在铁电体存储器的任意字线WL上的全部存储单元统一进行访问时，应用本发明的例子。
首先，参照图24，说明实施例3的铁电体电容器的全体结构。实施例3的铁电体电容器具有：存储单元阵列21、行解码器22、列解码器23、行地址缓存器24、列地址缓存器25、写入放大器26、输入缓存器27、计数器28、由电压放大器构成的读出放大器29、输出缓存器30和1/3Vcc和2/3Vcc生成电路31。须指出的是，1/3Vcc和2/3Vcc生成电路31具有与图1和图2所示的1/3Vcc和2/3Vcc生成电路11同样的结构。此外，在实施例3的铁电体存储器中，读出放大器29直接连接在存储单元阵列21上。此外的实施例2的铁电体存储器的结构与所述实施例1的铁电体存储器的结构同样。
下面，参照图24～图29，说明实施例3的铁电体存储器的动作。须指出的是，在实施例3的说明中，如图25所示，选择WL为字线WL5。此外，在连接在选择WL(字线WL5)上的存储单元中，在连接在位线BL4和位线BL6上的存储单元中存储数据″1″，在连接在此外的(BL1～3、5、7、8)上的存储单元中存储数据″0″。此外，如图26所示，连接在选择WL上的存储单元中，存储数据″0″的存储单元群为第一单元区，存储数据″1″的存储单元群为第二单元区。此外，连接在未选择WL上的存储单元中，连接在位线BL4和位线BL6上的存储单元群为第三单元区，连接在未选择WL上的存储单元中，连接在位线BL4和位线BL6以外的位线上的存储单元群为第四单元区。即连接在选择WL(字线WL5)上的第一单元区和第二单元区的存储单元是选择单元，连接在未选择WL(WL1～4、6～8)上的第三单元区和第四单元区的存储单元是未选择单元。
此外，在实施例3的铁电体存储器中，使用2个驱动方法(驱动方法C和驱动方法D)进行存储器的驱动。这里，驱动方法C的必要的动作数减少，是在读出-再写入动作或写入动作时，未选择单元的剩余极化量有时恶化的驱动方法。此外，驱动方法D与所述驱动方法C相比，必要的动作数多，是读出-再写入动作时在未选择单元中不产生数据判别成为不可能的大的剩余极化量的恶化的驱动方法。
在实施例3中，在通常的访问时，使用驱动方法C进行读出-再写入动作和写入动作，并且在给定次数的通常的访问后，使用驱动方法D，进行使由驱动方法C积蓄的存储单元剩余极化量的恶化恢复的更新动作(恢复动作)。此外，在实施例3中，使用计数器28对基于驱动方法C的通常的访问次数计数，并且每当达到由计数器28计数的给定访问次数，就进行更新动作。下面，说明通常的访问中使用的驱动方法C和更新动作中使用的驱动方法D。
(驱动方法C：通常的访问动作)
(1)读出-再写入动作
首先，参照图27，说明基于驱动方法C的读出-再写入动作。图27所示的T1和T2的各动作时间分别为相同的时间(T秒)。
在图27所示的T1期间中，进行读出动作。首先，在待机状态下，全部字线WL和位线BL都变为0V。而且，从待机状态使全部BL为浮动状态。然后，在相同定时，使选择的WL(WL5)为Vcc。在该状态下，通过检测全部位线BL的电位，进行数据″0″或数据″1″的判定。须指出的是，数据″0″或数据″1″的判定与所述实施例1同样进行。在T1期间的读出动作中，在第一单元区～第四单元区的存储单元(参照图26)中外加T秒以下的电位差。
即在第一单元区的存储单元上外加T秒Vcc-Vr0(读出数据″0″的电位)的电位差。此外，在第二单元区的存储单元上外加T秒Vcc-Vr1(读出数据″1″的电位)的电位差。此外，在第三单元区的存储单元上外加T秒-Vr1的电位差。在第四单元区的存储单元上外加T秒-Vr0的电位差。
这时，当在未选择单元(第三和第四单元区)中保持以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第三单元区的存储单元中保持数据″1″时，产生剩余极化量的恢复。须指出的是，选择单元即第一单元区的存储单元的数据″0″不由t1期间的读出动作破坏，而选择单元即第二单元区的存储单元的数据″1″被破坏，成为写入数据″0″的状态。
所述T1期间的读出动作后，回到待机状态。然后，在T2期间中，进行用于向第二单元区的存储单元中再写入数据″1″的再写入动作。在T2期间中，选择WL(WL5)为0V，未选择WL(WL1～4、6～8)为2/3Vcc，在T1的读出动作中，连接在读出数据″1″的存储单元上的位线BL4和BL6(以下，称作读出“1”的BL)为Vcc，在T1的读出动作中，连接在读出数据″0″的存储单元上的位线BL1～3、5、7和8(以下称作读出“0”的BL)为1/3Vcc。这时，在T2期间的T秒中，以下的电位差外加在第一～第四单元区的存储单元上。
在第一单元区的存储单元中外加-1/3Vcc的电位差。据此，在保持数据″0″的第一单元区的存储单元上产生剩余极化量的恶化。此外，在第二单元区的存储单元中外加-Vcc的电位差。据此，在第二单元区的存储单元中写入数据″1″，所以由T1期间的读出动作破坏的数据″1″的再写入结束。此外，在第三单元区的存储单元中外加-1/3Vcc的电位差。据此，当在第三单元区的存储单元中保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。此外，在第四单元区的存储单元中外加1/3Vcc的电位差。据此，当在第四单元区的存储单元中保持数据″1″时，产生剩余极化量的恶化，当保持数据“0”时，产生剩余极化量的恢复。
如上所述在实施例3的铁电体存储器中，通过基于驱动方法C的通常访问时的读出-再写入动作，未选择单元即第三单元区的存储单元保持数据“0”时，产生2次的剩余极化量的恶化。因此，通过重复基于驱动方法C的读出-再写入动作，在未选择单元即第三单元区的存储单元中积蓄剩余极化量的恶化。
(2)写入动作
下面，参照图26和图28说明基于驱动方法C的通常访问时的写入动作。写入动作通过在图28的T1期间中进行的写入″0″的动作和在T2期间中进行的写入″1″的动作进行。此外，T1期间和T2期间都为T秒。此外，T1和T2期间中进行的各动作可以连续进行，也可以分别独立进行。下面，说明写入动作的各动作。须指出的是，在待机状态下，字线WL和位线BL都为0V。
在图28所示的T1期间中，对于连接在选择的WL(WL5)上的全部存储单元统一进行数据″0″的写入。首先，从待机状态，在使全部BL维持0V状态下，只使WL5为Vcc。这时，在第一和第二单元区的存储单元(选择单元)上，在T1期间外加Vcc的电位差。此外，在第三和第四单元区的存储单元(未选择单元)上不产生电位差。
在T1期间过后，使WL5的电压为0V，回到待机状态，结束统一写入“0”的动作。在T1期间中，在保持数据″0″的第一单元区的存储单元、保持数据″1″的第二单元区的存储单元中都写入数据″0″。须指出的是，在第三和第四单元区的存储单元(未选择单元)中不产生电位差，所以不产生剩余极化量的变化。
接着，在图28所示的T2期间中，进行数据″1″的写入。在该T2期间中，从待机状态使选择的WL(WL5)为0V，使未选择WL(WL1～4、6～8)为2/3Vcc，连接应该写入数据″1″的存储单元(第二单元区)的位线BL4和BL6(以下称作写入“1”的BL)为Vcc，连接应该写入数据″0″的存储单元(第1一单元区)的位线BL1～3、5、7和8(以下称作写入“0”的BL)为1/3Vcc。这时，在T2期间即T秒中，在第一和第三单元区的存储单元上外加-1/3Vcc，在第二单元区的存储单元上外加1/3Vcc的电位差。
这时，在未选择单元(第三和第四单元区)中保持以下数据时，产生剩余极化量的恶化和恢复。当第三单元区的存储单元保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。此外，当第四单元区的存储单元保持数据″1″时，产生剩余极化量的恶化，保持数据″0″时，产生剩余极化量的恢复。须指出的是，在选择单元即第一单元区的存储单元中，接着T1期间的写入“0”的动作后，进行T2期间的写入“1”的动作时，产生剩余极化量的恶化。此外，当第一单元区的存储单元保持数据″1″时，产生剩余极化量的恢复。此外，在选择单元即第二单元区的存储单元写入数据″1″。
如上所述，在实施例3的铁电体存储器中，通过基于驱动方法C的通常访问时的写入动作，写入数据″1″时，未选择单元即第三单元区的存储单元保持数据″0″时，产生剩余极化量的恶化，当未选择单元即第四单元区的存储单元保持数据″1″时，产生剩余极化量的恶化。因此，通过重复基于驱动方法C的通常访问时的写入动作，在未选择单元即第三单元区的保持数据″0″的存储单元和未选择单元即第四单元区的保持数据″1″的存储单元中积蓄剩余极化量的恶化。
(驱动方法D：更新动作)
下面，参照图26和图29，说明基于驱动方法D的读出-再写入动作(更新动作)。
如图29所示，读出-再写入动作(更新动作)在T1、T2和T3期间中进行。T1～T3期间是相同的T秒。此外，T1～T3期间中进行的各动作可以连续进行，可以分别独立进行。t1表示全部位线BL为浮动状态的期间，开始t1的定时可以与在选择WL上外加Vcc的定时相同，或早数nsec～数十nsec。须指出的是，该t1期间与所述实施例1的驱动方法B同样，设定为十分短的期间。
下面，说明T1～T3期间中的各动作。须指出的是，在待机状态下，字线WL和位线BL为0V。
(1)读出动作(T1)
在图29所示的T1期间中，进行数据的读出。首先，从待机状态，使全部位线BL为浮动状态，在相同的定时或晚数nsec～数十nsec使选择WL(WL5)为Vcc。在该状态下，通过检测全部位线BL的电位，进行数据″0″或数据″1″的判定。该数据″0″或数据″1″的判定与所述实施例1的驱动方法A同样进行。在t1期间中，在第一单元区～第四单元区(参照图26)的存储单元中外加以下的电位差。
即在第一单元区的存储单元中，在t1期间外加Vcc-Vr0(读出数据″0″的电位)的电位差。此外，在第二单元区的存储单元中，在t1期间外加Vcc-Vr1(读出数据″1″的电位)的电位差。此外，在第三单元区的存储单元中，在t1期间外加-Vr1的电位差。此外，在第四单元区的存储单元中，在t1期间外加-Vr0的电位差。
如上所述，t1期间设定为十分短，所以在t1期间中，连接在未选择WL上的全部存储单元(第三和第四单元区的存储单元)中产生的剩余极化量的恶化和恢复与由于以后T2和T3期间中进行的动作而产生的剩余极化量的恶化和恢复比较，实质上能忽略。
经过t1期间后，使全部位线BL为0V。该期间相当于t1以外的T1期间，各存储单元的电位差变为如下。即在第一和第二单元区的存储单元(选择单元)中，在T1-t1期间中外加Vcc的电位差，在第三和第四单元区的存储单元(未选择单元)中不产生电位差。
经过T1期间后，使选择WL即字线WL5的电压为0V，回到待机状态，结束读出动作。在T1期间中，第一单元区和第二单元区的存储单元(选择单元)的极化变化分别如下。即通过读出动作，存储数据″0″的第一单元区的存储单元的数据不被破坏。而存储数据″1″的第二单元区的存储单元的数据“1”被破坏，成为写入数据″0″的状态。因此，有必要向第二单元区的存储单元再写入数据″1″。在实施例3中，在T2、T3期间中进行该再写入动作。
(2)再写入动作(T2、T3)
从待机状态，在图29所示的T2期间中，使选择WL(WL5)为Vcc，未选择WL(WL1～4、6-8)为1/3Vcc，读出“1”的BL(BL4和BL6)为0V，读出“0”的BL(BL1～3、5、7、8)为2/3Vcc。这时，在T2期间的T秒中，在第一～第四单元区的存储单元外加以下的电位差。即在第一单元区和第三单元区的存储单元上外加1/3Vcc，在第二单元区的存储单元上外加Vcc，在第四单元区的存储单元上外加-1/3Vcc的电位差。
经过T2期间后，如图29所示，再回到待机状态。须指出的是，在T2期间中，第一～第四单元区的存储单元的极化变化分别如下。第一单元区的存储单元在T2期间中被外加1/3Vcc，所以恢复剩余极化量。此外，在T1期间中写入数据″0″的第二单元区的存储单元中，在T2期间中外加Vcc的电位差，所以再写入数据″0″。第三和第四单元区的存储单元(未选择单元)根据存储的数据的内容，产生剩余极化量的恶化或恢复。具体而言，当第三单元区的存储单元保持“0”时，产生剩余极化量的恢复，保持“1”时，产生剩余极化量的恶化。此外，当第四单元区的存储单元保持“0”时，产生剩余极化量的恶化，保持“1”时，产生剩余极化量的恢复。
接着，从待机状态，在图29所示的T3期间中，使选择WL(WL5)为0V，未选择WL(WL1～4、6-8)为2/3Vcc，读出“1”的BL(BL4和BL6)为Vcc，读出“0”的BL(BL1～3、5、7、8)为1/3Vcc。这时，在T3的期间即T秒中，在第一～第四单元区的存储单元上外加以下的电位差。即在第一单元区和第三单元区的存储单元中外加-1/3Vcc，在第二单元区的存储单元上外加-Vcc，在第四单元区的存储单元上外加1/3Vcc的电位差。
经过T3期间后，如图29所示，再回到待机状态，一系列读出-再写入动作结束。在T3期间中，第一～第四单元区的存储单元的极化变化分别如下。第一单元区的存储单元在T3期间中被外加-1/3Vcc，所以剩余极化量恶化。此外，在第二单元区的存储单元中，在T2期间中外加-Vcc的电位差，所以再写入数据″1″。据此，由读出动作破坏的数据″1″的再写入结束。在第三和第四单元区的存储单元(未选择单元)中，与T2期间同样，根据存储的数据内容，产生剩余极化量的恶化或恢复。具体而言，当第三单元区的存储单元保持“0”时，产生剩余极化量的恶化，保持“1”时，产生剩余极化量的恢复。此外，当第四单元区的存储单元保持“0”时，产生剩余极化量的恢复，保持“1”时，产生剩余极化量的恶化。
即在使用实施例3的驱动方法D的更新动作中，通过读出-再写入动作，连接在选择WL(WL5)上的存储单元中，保持数据″1″的存储单元以外的全部存储单元(第一和第三和第四单元区的存储单元)中剩余极化量的恢复和恶化一定各产生1次。因此，通过重复读出-再写入动作，剩余极化量继续恶化的存储单元不存在。
在使用实施例3的驱动方法D的更新动作中，如上所述，通过读出和再写入动作，在连接在选择WL(WL5)上的存储单元中，保持数据″1″的存储单元以外的全部存储单元(第一和第三和第四单元区的存储单元)中外加彼此反向的电压(±1/3Vcc)各1次，所以能抑制读出动作时的极化恶化。据此，能抑制全部未选择单元(第三和第四单元区的存储单元)和选择单元中保持数据″0″的第一单元区的存储单元的数据消失的干扰现象。
下面，参照图30～图33，说明伴随着使用实施例3的铁电体存储器的驱动方法D的更新动作的存储单元剩余极化量的变化。
在使用实施例3的驱动方法D的更新动作中，对各字线WL统一更新连接在该字线WL上的存储单元。具体而言，如图30所示，首先，对连接在字线WL1上的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}…{WL1、BL2n-1}、{WL1、BL2n}的存储单元统一进行更新动作。然后，对连接在字线WL2上的{WL2、BL1}、{WL2、BL2}、{WL2、BL3}…{WL2、BL2n -1}、{WL2、BL2n}的存储单元统一进行更新动作。然后，同样对连接在字线WL3～WLn上的存储单元，按顺序，对各字线WL进行更新动作。
如图31所示，说明对剩余极化量恶化的{WL1，BL2n-1}、{WL1，BL2n}、{WL2，BL2n-1}、{WL2，BL2n}的更新动作前的存储单元，使用驱动方法D进行2次更新动作时的各存储单元剩余极化量的变化。须指出的是，在更新动作前的状态下，{WL1，BL2n-1}的存储单元保持数据″1″，{WL1，BL2n}的存储单元保持数据″0″。此外，{WL2，BL2n-1}的存储单元保持数据″0″，{WL2，BL2n}的存储单元保持数据″1″。
首先，在第一次更新动作中，把字线WL1作为选择WL，使用驱动方法D进行更新动作。在第一次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL1，BL2n-1}的存储单元中，如图32所示，分别外加Vcc、Vcc和-Vcc的电位差。据此，在第一次更新动作后，{WL1，BL2n-1}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″之后的状态。此外，第一次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL1，BL2n}的存储单元中分别外加Vcc、1/3Vcc、-1/3Vcc的电位差。据此，在{WL1，BL2n}的存储单元(选择单元)中，通过T1(t1以外的期间)中外加的Vcc的电位差，剩余极化量恢复到写入数据“0”后的状态。而且，在T2期间中，沿着磁滞曲线图，移动到与1/3Vcc的电位差对应的剩余极化量后，在T2期间后回到待机状态，从而恢复到写入数据“0”后的剩余极化量。然后，在T3期间中，产生1次的-1/3Vcc的剩余极化量的恶化。因此，第一次更新动作后的{WL1，BL2n}的存储单元(选择单元)变为从写入数据“0”后的剩余极化量产生1次的-1/3Vcc的剩余极化量的恶化的状态。
此外，在第一次更新动作的T1(t1以外的期间)～T3各期间中，对{WL2，BL2n-1}的存储单元(未选择单元)分别外加0V、-1/3Vcc和1/3Vcc的电位差。据此，在{WL2，BL2n-1}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恶化，并且在T3期间中产生剩余极化量的恢复。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以T3期间后的剩余极化量变为与T1(t1以外的期间)期间后的剩余极化量相同的状态。因此，在第一次更新动作后的{WL2，BL2n-1}的存储单元(未选择单元)中，保持与更新动作前(参照图31)相同的剩余极化量。
此外，在第一次更新动作的T1(t1以外的期间)～T3各期间中，对{WL2，BL2n}的存储单元(未选择单元)分别外加0V、1/3Vcc和-1/3Vcc的电位差。据此，在{WL2，BL2n}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恶化，并且在T3期间中产生剩余极化量的恢复。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以T3期间后的剩余极化量变为与T1(t1以外的期间)期间后的剩余极化量相同的状态。因此，在第一次更新动作后的{WL2，BL2n}的存储单元(未选择单元)中，保持与更新动作前(参照图31)相同的剩余极化量。
把字线WL2作为选择WL，使用驱动方法D进行第二次更新动作。在第二次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL2，BL2n}的存储单元中，如图33所示，分别外加Vcc、Vcc和-Vcc的电位差。据此，在第一次更新动作后，{WL2，BL2n}的存储单元(选择单元)恢复到写入数据″1″之后的剩余极化量。
此外，第二次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL2，BL2n-1}的存储单元(选择单元)中分别外加Vcc、1/3Vcc、-1/3Vcc的电位差。据此，{WL2，BL2n-1}的存储单元(选择单元)由于T1期间(t1以外的期间)中外加的电位差Vcc，恢复到写入数据″0″的动作后的剩余极化量。然后，在T2期间中，沿着磁滞曲线图，移动到与1/3Vcc的电位差对应的剩余极化量后，在T2期间后回到待机状态，从而恢复到写入数据“0”后的剩余极化量。然后，在T3期间中，产生1次的-1/3Vcc的剩余极化量的恶化。因此，第二次更新动作后的{WL2，BL2n-1}的存储单元(选择单元)变为从写入数据“0”后的剩余极化量产生1次的-1/3Vcc的剩余极化量的恶化的状态。
此外，在第二次更新动作的T1(t1以外的期间)～T3各期间中，对{WL1，BL2n-1}的存储单元(未选择单元)分别外加0V、1/3Vcc和-1/3Vcc的电位差。据此，在{WL1，BL2n-1}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恶化，并且在T3期间中产生剩余极化量的恢复。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以第二次更新动作后的{WL1，BL2n-1}的存储单元(未选择单元)保持与第一次更新动作后(参照图32)相同的写入数据″1″后的剩余极化量。
此外，在第二次更新动作的T1(t1以外的期间)～T3各期间中，对{WL2，BL2n}的存储单元(未选择单元)分别外加0V、1/3Vcc和-1/3Vcc的电位差。据此，在{WL1，BL2n}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恶化，并且在T3期间中产生剩余极化量的恢复。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以T3期间后的剩余极化量变为与T1(t1以外的期间)期间后的剩余极化量相同的状态。因此，在第二次更新动作后的{WL1，BL2n}的存储单元(未选择单元)中，保持与第一次更新动作后(参照图32)相同的剩余极化量。
如上所述，通过基于驱动方法D的第一次和第二次更新动作，能使剩余极化量恶化的{WL1，BL2n-1}、{WL1，BL2n}、{WL2，BL2n-1}、{WL2，BL2n}的存储单元恢复到进行数据的写入动作后的剩余极化量(写入数据″0″或“1”后的)或产生1次的-1/3Vcc(1/3Vcc)的剩余极化量的恶化的状态。此外，在一度进行更新动作的存储单元{WL1，BL2n-1}、{WL1，BL2n}中，在此后的更新动作(第二次更新动作)中，不发生1次的-1/3Vcc(1/3Vcc)以上的剩余极化量的恶化。须指出的是，即使发生1次的-1/3Vcc的剩余极化量的恶化，发生该程度的恶化的剩余极化量是由读出放大器29(参照图24)能判别数据的剩余极化量，所以实质上不会产生数据消失的问题。此外，对连接在任意字线WL上的存储单元(例如图32的{WL1，BL2n-1}、{WL1，BL2n})进行更新动作时，在此外的存储单元中未进行更新动作的存储单元(例如图32的{WL2，BL2n-1}、{WL2，BL2n})中，剩余极化量的恶化不进行。
在实施例3中，如上所述，使用驱动方法C对选择单元(第一和第二单元区的存储单元)访问，在未选择单元(第三和第四单元区的存储单元)中发生剩余极化量后，对全部存储单元，使用驱动方法D，对各字线WL统一进行更新动作，从而能使包含剩余极化量的恶化的存储单元的全部存储单元恢复到写入数据″0″或“1”后的剩余极化量或发生1次的-1/3Vcc(1/3Vcc)的剩余极化量恶化的状态，所以能抑制剩余极化量的恶化发生引起的存储单元数据消失的干扰现象。
此外，在实施例3中，不是对基于驱动方法C的各通常访问进行基于驱动方法D的更新动作，当给定的访问次数后，在任意的存储单元中积蓄了剩余极化量的恶化后进行，从而与对各访问进行更新动作时相比，能大幅度减少更新动作的动作时间。据此，当进行更新动作时，能抑制铁电体存储器的动作数增大。
(实施例4)
下面，说明本发明实施例4。在实施例4中，根据进行更新动作之前的读出-再写入动作(通常访问)的合计动作数和进行更新动作的存储单元连接的字线WL数的关系，说明使用所述实施例3的驱动方法(通过驱动方法C进行给定次数的通常访问后，使用驱动方法D进行更新动作的驱动方法)时比只使用基于驱动方法D的驱动方法时更适合的条件。
首先，在所述实施例3的驱动方法中，进行更新动作(驱动方法B)之前的读出-再写入动作(驱动方法C)的合计动作数为M，进行更新动作的存储单元连接的字线WL数为N。在以下的各条件下，计算使用实施例3的驱动方法时和只使用驱动方法D时的各自动作数(存储单元的充放电次数)。然后，通过比较使用实施例3的驱动方法时的动作数和只使用驱动方法D时的动作数，研究哪一方更能减少周期(动作时间)和耗电。须指出的是，所述驱动方法C和D的T1～T3的各期间(参照图27和图29)的动作分别相当于1次的动作数。
(条件1)
在条件1中，连续只进行读出-再写入动作后，进行更新动作。在条件1中，实施例3的动作数和只使用驱动方法D时的动作数分别如下。
实施例3的动作数＝M×2+N×3
只使用驱动方法D时的动作数＝M×3
因此，在条件1下，当N＜M/3时，实施例3的动作数比只使用驱动方法D时的动作数少。
从所述结果可知，当N＜M/3时，通过使用实施例3的驱动方法，与只使用驱动方法D时相比，容易减少铁电体存储器的动作数。因此，在实施例4中，在N＜M/3时，通过使用实施例3的驱动方法，进行铁电体存储器的驱动，能实现周期和耗电的减少。须指出的是，当N＞M/3时，只使用驱动方法D时与使用实施例3的驱动方法时相比，动作数上，所以这时可以只使用驱动方法D驱动铁电体存储器。
(实施例5)
在实施例5中，说明在所述实施例1的随机访问方式的铁电体存储器中，对未选择单元，代替±1/3Vcc，而外加±1/2Vcc时的例子。具体而言，在实施例5的铁电体存储器中，如图34所示，把图1所示的实施例1的铁电体存储器的1/2Vcc生成电路41。据此，在未选择字线WL(未选择WL)和未选择位线BL(未选择BL)上能外加1/2Vcc。实施例5的铁电体存储器的其他结构与图1所示的实施例1的铁电体存储器的结构相同。
在实施例5中，外加在字线WL和位线BL上的电压是0V、1/2Vcc、Vcc等三种，所以与在所述实施例1和2中，外加在字线WL和位线BL上的4种电压(0V、1/3Vcc、2/3Vcc、Vcc)相比，少一种。据此，在实施例5中，与所述实施例1和2相比，能简化电压生成电路(1/2Vcc生成电路41)和控制电路系统。
下面，参照图3和图34～图38，说明实施例5的铁电体存储器的读出-再写入动作和写入动作。
实施例5的铁电体存储器的读出-再写入动作和写入动作除了在未选择WL和未选择BL上，代替1/3Vcc和2/3Vcc，外加1/2Vcc以外，是与所述实施例1的动作同样的。此外，在实施例5中，使用2个驱动方法(驱动方法E和驱动方法F)进行铁电体存储器的动作。这里，驱动方法E是必要的动作数减少，读出-再写入动作或写入动作时有时未选择单元的剩余极化量恶化的驱动方法。此外，驱动方法F与驱动方法E相比，必要的动作数多，在未选择单元中不产生数据判别成为不可能的大的剩余极化量的恶化。
在实施例5中，在通常的访问时，使用驱动方法E进行读出-再写入动作和写入动作，并且在次数的通常的访问后，使用驱动方法F，进行使由驱动方法E积蓄的存储单元剩余极化量的恶化恢复的更新动作(恢复动作)。此外，在实施例5中，与所述实施例1同样，使用计数器8(参照图34)对基于驱动方法E的通常的访问次数计数，并且每当达到由计数器8计数的给定访问次数，就进行更新动作。下面，说明通常的访问中使用的驱动方法E和更新动作中使用的驱动方法F。
(驱动方法E：通常的访问动作)
(1)读出-再写入动作
首先，参照图3、图35和图36，说明基于驱动方法E的读出-再写入动作。图35所示的T1和T2和图36所示的T1的各动作时间分别为相同的时间(T秒)。
在图35和图36所示的T1期间中，进行读出动作。首先，在待机状态下，全部字线WL和位线BL都变为0V。而且，从待机状态使选择BL为浮动状态。在相同定时，使选择的WL为Vcc，并且使未选择WL和未选择BL都为1/2Vcc。在该状态下，通过检测位线BL的电位差，进行数据″0″或数据″1″的判定。在数据″0″或″1″的判定结束后，使选择位线BL再回到0V。须指出的是，T1期间为T秒，选择BL变为浮动状态的时间为t1。t1秒与所述实施例1的驱动方法B同样，设定为十分短。
这时，在T1期间的读出动作中，在位于图3所示的选择的WL和未选择BL的交点的未选择单元即第一单元上外加T秒1/2Vcc的电位差。此外，在位于未选择WL和选择BL的交点的未选择单元即第二单元上外加t1秒1/2Vcc-选择的BL的电位(浮动电位)的电位差，并且外加T-t1秒1/2Vcc的电位差。此外，在位于未选择WL和未选择BL的交点的未选择单元即第三单元上外加T秒0V的电位差。此外，在位于选择的WL和选择BL的交点的选择单元即第四单元上外加t1秒Vcc-选择BL的电位(浮动电位)的电位差，并且外加T-t1秒Vcc的电位差。
这时，当在未选择单元(第一单元～第三单元)上保持以下的数据时，产生剩余极化量的恶化和恢复。在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。须指出的是，在选择单元即第四单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，保持数据“0”的剩余极化量。
所述T1期间的读出动作后，回到待机状态。然后，在所述读出动作中，从选择单元读出数据“1”时，如图35所示，在T2期间中，通过使选择WL为0V，未选择WL为1/2Vcc，使选择BL为Vcc，未选择BL为1/2Vcc，进行数据″1″的再写入动作。这时，在T2期间中，在第一单元～第四单元上外加以下的电位差。即在未选择单元即第一单元、第二单元、第三单元上分别外加-1/2Vcc、-1/2Vcc和0V的电位差。据此，在未选择单元即第一单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第四单元中，通过外加-Vcc的电位差，数据“1”的再写入动作结束。
而在所述读出动作中，从选择单元(第四单元)读出数据“0”时，如上所述，在T1期间中，保持选择单元的数据“0”的剩余极化量，所以如图36所示，在T1以后的期间中，不进行再写入动作。据此，在未选择单元即第一～第三单元中保持由于T1期间的读出动作而产生的剩余极化量的恶化和恢复。
在基于驱动方法E的读出-再写入动作中，如上所述，从选择单元读出数据“1”时，在未选择单元即第一和第二单元中产生剩余极化量的恶化和恢复各1次，所以剩余极化量不变化。此外，在未选择单元即第三单元中，不产生剩余极化量的恶化和恢复，所以剩余极化量不变化。而从选择单元读出数据“0”时，当在未选择单元即第一单元中保持有数据″1″时、在未选择单元即第二单元中保持有数据″1″时分别产生剩余极化量的恶化。因此，通过使用驱动方法E重复数据″0″的读出动作，在保持数据″1″的第一单元和保持数据″1″的第二单元中积蓄剩余极化量的恶化。
参照图3和图37说明基于驱动方法E的写入动作。
(2)写入动作
首先，在待机状态下，字线WL和位线BL都变为0V。而且，在对选择单元写入数据″0″时，在T1期间中，在选择WL、选择BL、未选择WL、未选择BL上分别外加Vc、0V、1/2Vcc和1/2Vcc。据此，在T1期间的写入“0”的动作中，在第一单元～第四单元(参照图3)上外加以下的电位差。
即在T1期间的“0”的写入动作中，在未选择单元即第一单元中外加1/2Vcc的电位差。此外，在未选择单元即第二单元中外加1/2Vcc的电位差。此外，在未选择单元即第三单元中外加0V的电位差。此外，在选择单元即第四单元上外加Vcc的电位差。据此，对第四单元写入数据″0″。
这时，当在未选择单元(第一～第三单元)中保持有以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。
在对选择单元写入数据″1″时，如图37的期间T2所示，从待机状态，在选择WL、选择BL、未选择WL、未选择BL上分别外加0V、Vcc、1/2Vcc、1/2Vcc的电位差。据此，在T2期间的写入“1”的动作中，在第一单元～第四单元(参照图3)上外加以下的电位差。
即在T2的期间的写入“1”的动作中，在未选择单元即第一单元中外加-1/2Vcc的电位差。此外，在未选择单元即第二单元中外加-1/2Vcc的电位差。此外，在未选择单元即第三单元中外加0V的电位差。此外，在选择单元即第四单元上外加-Vcc的电位差。据此，对第四单元写入数据″1″。
这时，当在未选择单元(第一～第三单元)中保持有以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第三单元中不发生剩余极化量的恶化和恢复。
在基于驱动方法E的通常访问时的写入动作中，如上所述，在数据″0″的写入动作中，在未选择单元即第一单元保持有数据“1”时、未选择单元即第二单元保持有数据“1”时产生剩余极化量的恶化。此外，在数据″1″的写入动作中，在未选择单元即第一单元保持有数据“0”时、未选择单元即第二单元保持有数据“0”时产生剩余极化量的恶化。因此，使用驱动方法E只重复数据“0”的写入时，在保持数据″1″的第一单元和第二单元中积蓄剩余极化量的恶化。此外，使用驱动方法E只重复数据″1″的写入时，在保持数据″0″的第一单元和第二单元中积蓄剩余极化量的恶化。可是，如果交替把数据″0″的写入动作和数据″1″的写入动作交替进行相同的次数，则按照它，在第一和第二单元中产生剩余极化量的恶化和恢复各相同的次数，所以不积蓄剩余极化量的恶化。
(驱动方法F：更新动作)
下面，参照图38说明基于驱动方法F的读出-再写入动作。
(1)读出动作(T1)
在图38所示的T1期间中，进行读出动作。首先，从待机状态(0V)使选择BL为浮动状态。在相同的定时，使选择WL为Vcc，使未选择WL为1/2Vcc，使未选择BL为1/2Vcc。在该状态下，通过检测选择的BL的电位，进行数据“0”或数据“1”的判定。在数据“0”或“1”的判定结束后，使选择BL再回到0V。须指出的是，T1期间为T秒，选择BL变为浮动状态t1秒与所述实施例1同样，设定为充分短的时间。
这时，在未选择单元即第一单元上外加T秒1/2Vcc的电位差。此外，在未选择单元即第二单元上外加T秒1/2Vcc-选择的BL的电位(浮动电位)的电位差，并且外加T-t1秒1/2Vcc的电位差。此外，在未选择单元即第三单元上外加T秒0V的电位差。此外，在选择单元即第四单元上外加t1秒Vcc-选择BL的电位的电位差后，外加T-t1秒Vcc的电位差。
如上所述，选择BL变为浮动状态的t1秒设定为十分短的时间，所以在T1的读出动作中，剩余极化量按如下变化。即在未选择元即第一单元中保持有数据″1″时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。此外，在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第四单元中，保持有数据“0”时，保持数据″0″的剩余极化量。
(2)数据“1”的在写入动作(T2)
在所述T1期间的读出动作后，回到待机状态。然后，在T2期间中，使选择的WL为0V，使未选择WL为1/2Vcc，使选择BL为Vcc，使未选择BL为1/2Vcc。这时，在T2期间中，在第一～第四单元上外加以下的电位差。即在未选择单元即第一单元、第二单元、第三单元上分别外加T秒-1/2Vcc、-1/2Vcc和0V的电位差。据此，当在未选择单元即第一单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第四单元中外加T秒-Vcc的电位差。因此，在T1期间的读出动作中，读出数据″1″时，通过T2期间的动作，数据″1″的再写入动作结束，所以在该时刻使读出-再写入动作结束。
(3)用于再写入数据″0″的补偿动作(T3)
所述T2期间的数据″1″的再写入动作后，回到待机状态。然后，在T3期间中，使选择的WL为0V，使未选择WL为1/2Vcc，使选择BL为Vcc，使未选择BL为1/2Vcc。这时，在第一～第四单元上外加T秒以下的电位差。具体而言，在未选择单元即第一单元、第二单元、第三单元上分别外加T秒-1/2Vcc、-1/2Vcc和0的电位差。此外，对选择单元即第四单元外加T秒-Vcc的电位差。通过该电位差的外加，在未选择单元即第一单元中保持有数据″1″时，产生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。此外，在未选择单元即第二单元中保持有数据“1”时，发生剩余极化量的恢复，当保持有数据“0”时，产生剩余极化量的恶化。在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第四单元中，通过所述T2期间的动作保持的数据变为“1”，但是再度变为写入数据″1″的状态。
(4)数据″0″的再写入动作(T4)
所述T3期间的用于再写入数据″0″的补偿动作后，回到待机状态。然后，在T4期间中，使选择的WL为Vcc，使未选择WL为1/2Vcc，使选择BL为0V，使未选择BL为1/2Vcc。据此，在未选择单元即第一单元、第二单元、第三单元上分别外加T秒1/2Vcc、1/2Vcc和0V的电位差。此外，在选择单元即第四单元上外加T秒Vcc的电位差。据此，在未选择单元即第一单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。在未选择单元即第二单元中保持有数据“1”时，产生剩余极化量的恶化，当保持有数据“0”时，发生剩余极化量的恢复。在未选择单元即第三单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第四单元上外加Vcc的电位差，所以变为再写入数据″0″的状态。通过该T4期间的动作，结束一系列的读出-再写入动作。
在使用实施例5的驱动方法E的更新动作中，在读出-再写入动作中，读出数据″1″时，到达T2期间的动作，当读出数据″0″时，到达T4期间的动作。然后，分别转移到下次的读出和再写入动作。在使用实施例5的驱动方法F的更新动作中，在读出数据″1″时和读出数据″0″时，剩余极化量的恶化次数和剩余极化量的恢复次数相等，或不产生剩余极化量的恶化和恢复。因此，即使重复进行读出-再写入动作，在未选择单元中也不积蓄剩余极化量的恶化，所以最终保持的数据不消失。
即在使用实施例5的驱动方法F的更新动作中，通过读出-再写入动作，在取消未选择单元的干扰引起的剩余极化量恶化的方向，在未选择单元中的第一单元上交替外加±1/2Vcc，并且在未选择单元中的第二单元上外加1/2Vcc-选择位线的电位、1/2Vcc、-1/2Vcc，在未选择单元中的第三单元上外加0V，从而能有效抑制剩余极化量恶化引起的未选择单元的数据消失。
下面，参照图39～图43，说明伴随着基于实施例5的铁电体电容器的驱动方法F的更新动作的存储单元的剩余极化量变化。
在实施例5中，与所述实施例1同样。对各字线WL进行更新动作。具体而言，如图39所示，首先对连接在字线WL1上的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}…{WL1、BLn}的存储单元，依次进行更新动作。然后，对连接在字线WL2上的{WL2、BL1}、{WL2、BL2}、{WL2、BL3}…{WL2、BLn}的存储单元，依次进行更新动作。然后，同样对连接在字线WL3～WLn上的存储单元依次进行更新动作。据此，对全部存储单元进行更新动作。
下面，说明对于剩余极化量如图40所示那样恶化的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}的更新动作前的存储单元，使用驱动方法F进行3次更新动作时的各存储单元的剩余极化量的变化。须指出的是，基于该驱动方法F的3次更新动作除了代替±-1/3Vcc的电位差，在存储单元上外加±1/2Vcc的电位差以外，与所述实施例1的3次更新动作(参照图11～图13)是同样的。
首先，在第一次的更新动作中，把{WL1、BL1}的存储单元作为选择单元，使用驱动方法F进行更新动作。在{WL1、BL1}的存储单元(选择单元)中，如图41所示，在T1(t1以外的期间)～T4的各期间中，分别外加Vcc、-Vcc、-Vcc和Vcc的电位差。据此，在第一次的更新动作后，如图41所示，{WL1、BL1}的存储单元(选择单元)的剩余极化量恢复到写入数据″0″后的状态。此外，在第一次的更新动作的T1(t1以外的期间)～T4的各期间中，对{WL1、BL2}的存储单元(未选择单元)分别外加1/2Vcc、-1/2Vcc、-1/2Vcc和1/2Vcc的电位差，并且在{WL1、BL3}的存储单元(未选择单元)分别外加1/2Vcc、-1/2Vcc、-1/2Vcc和1/2Vcc的电位差。据此，在{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)中，分别外加彼此反向的±1/2Vcc的电位差各2次，所以剩余极化量的恶化和恢复各发生2次。因此，第一次的更新动作后的{WL1、BL2}和{WL1、BL3}的存储单元(未选择单元)保持与更新动作前(参照图40)相同的剩余极化量。
接着，把{WL1、BL2}的存储单元作为选择单元，使用驱动方法F进行第二次更新动作。在第二次的更新动作中，在{WL1、BL2}的存储单元(选择单元)中，如图42所示，在T1(t1以外的期间)～T4的各期间中，分别外加Vcc、-Vcc、-Vcc和Vcc的电位差。据此，在第二次的更新动作后，{WL1、BL2}的存储单元的剩余极化量恢复到写入数据″0″后的状态。
此外，在第二次更新动作的T1(t1以外的期间)～T4的各期间中，在{WL1、BL1}和{WL1、BL3}的存储单元(未选择单元)上分别外加1/2Vcc、-1/2Vcc、-1/2Vcc和1/2Vcc的电位差。据此，在{WL1、BL1}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，沿着磁滞曲线图移动到与1/2Vcc对应的剩余极化量后，在T1的动作后回到待机状态，从而回到写入数据″0″后的剩余极化量，所以T1期间(t1以外的期间)中外加的电位差无助于剩余极化量的恶化和恢复。而且，在{WL1、BL1}的存储单元(未选择单元)中，在T2和T3期间发生2次剩余极化量的恶化，并且在T4期间中发生1次剩余极化量的恢复，所以在第二次更新动作后，发生1次的-1/2Vcc的剩余极化量恶化。
此外，在第二次更新动作的{WL1、BL3}的存储单元(未选择单元)中，在T1(t1以外的期间)～T4的各期间中，通过外加彼此反向的±1/2Vcc的电位差各2次，剩余极化量的恶化和恢复各发生2次。因此，第二次的更新动作后的{WL1、BL3}的存储单元(未选择单元)保持与第一次的更新动作后(参照图41)相同的剩余极化量。
接着，把{WL1、BL3}的存储单元作为选择单元，使用驱动方法F进行第三次的更新动作。在第三次的更新动作中，如图43所示，在{WL1、BL3}的存储单元(选择单元)上，在T1(t1以外的期间)和T2各期间中，分别外加Vcc和-Vcc的电位差。据此，在第三次的更新动作后，{WL1、BL3}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″之后的剩余极化量。
此外，在第三次的更新动作的T1(t1以外的期间)和T2各期间中，在{WL1、BL1}和{WL1、BL2}的存储单元(未选择单元)上分别外加1/2Vcc和-1/2Vcc的电位差。据此，在{WL1、BL1}的存储单元(未选择单元)中，在T1(t1以外的期间中)和T2各期间中，外加彼此反向的±1/2Vcc的电位差各相同次数，剩余极化量的恶化和恢复各发生相同次数。因此，第三次的更新动作后的{WL1、BL1}的存储单元(未选择单元)保持与第二次的更新动作后(参照图42)相同的剩余极化量。此外，在{WL1、BL2}的存储单元(未选择单元)中，在T1期间(t1以外的期间中)，沿着磁滞曲线图移动到与1/2Vcc对应的剩余极化量后，在T1的动作后，回到待机状态，回到写入数据″0″后的状态，所以T1期间(t1以外的期间)中外加的电位差无助于剩余极化量的恶化和恢复。而且，在{WL1、BL2}的存储单元(未选择单元)中，在T2期间中发生1次剩余极化量的恶化，所以在第三次更新动作后，发生1次的-1/2Vcc部分的剩余极化量。
如上所述，通过基于驱动方法F的第一1～3次更新动作，能使发生剩余极化量恶化的{WL1、BL1}、{WL1、BL2}和{WL1、BL3}的存储单元恢复到进行数据的写入动作后的剩余极化量(写入数据″0″或“1”后的剩余极化量)。此外，在一度进行更新动作的存储单元({WL1、BL1})中，在此后的更新动作(第二次和第三次更新动作)中，不产生1次的-1/2Vcc以上的剩余极化量的恶化。须指出的是，即使发生1次的-1/2Vcc以上的剩余极化量的恶化，产生该程度的恶化的剩余极化量是通过读出放大器9(参照图34)能判别数据的剩余极化量，所以实质上不发生数据消失的问题。此外，如上所述，对任意的存储单元(图41的{WL1、BL1})进行更新动作时，在此外的存储单元内，在未进行更新动作的存储单元(图41的{WL1、BL2}和{WL1、BL3})中，不进行剩余极化量的恶化。
在实施例5中，如上所述，使用驱动方法E访问选择单元(第四单元)，在未选择单元(第一和第二单元)中产生剩余极化量的恶化后，对全部存储单元，使用驱动方法F按顺序进行更新动作，能使包含产生剩余极化量的恶化的存储单元的全部存储单元恢复到写入数据″0″或“1”后的剩余极化量或产生1次的-1/2Vcc(1/2Vcc)的剩余极化量的恶化的状态，所以能抑制剩余极化量的恶化引起的存储单元数据消失的干扰现象。
此外，在实施例5中，不对各基于驱动方法E的通常访问进行基于驱动方法F的更新动作，在给定访问次数后，在任意存储单元中积蓄了剩余极化量的恶化后进行，从而与每次访问时进行更新动作相比，能大幅度减少更新动作的动作时间。据此，在进行更新动作时，也能抑制铁电体存储器的动作数增大。
(实施例6)
在实施例6中，说明在所述实施例的字线WL统一访问方式的铁电体存储器中，代替±1/3Vcc，在存储单元上外加±1/2Vcc的电位差的例子。
首先，参照图44，实施例6的铁电体存储器具有在所述实施例3的铁电体存储器中，把1/3Vcc和2/3Vcc生成电路31(参照图24)置换为1/2Vcc生成电路51的结构。此外的实施例6的铁电体存储器的结构与所述实施例3的铁电体存储器的结构同样。
在实施例6中，外加在字线WL和位线BL上的电压是0V、1/2Vcc、Vcc等三种，所以与所述实施例3和4中外加在字线WL和位线BL上的4种电压(0V、1/3Vcc、2/3Vcc和Vcc)相比，少一种。据此，在实施例6中，与所述实施例3和4相比，能简化电压生成电路(1/2Vcc生成电路51)和控制电路系统。
下面，参照图26、图45～图47，说明实施例6的铁电体存储器的动作。
在实施例6的铁电体存储器中，使用2个驱动方法(驱动方法G和驱动方法H)进行存储器的驱动。这里，驱动方法G的必要的动作数减少，是在读出-再写入动作或写入动作时，未选择单元的剩余极化量有时恶化的驱动方法。此外，驱动方法H与所述驱动方法G相比，必要的动作数多，是读出-再写入动作时在未选择单元中不产生数据判别成为不可能的大的剩余极化量的恶化的驱动方法。
在实施例6中，在通常的访问时，使用驱动方法G进行读出-再写入动作和写入动作，并且在给定次数的通常的访问后，使用驱动方法H，进行使由驱动方法G积蓄的存储单元剩余极化量的恶化恢复的更新动作(恢复动作)。此外，在实施例6中，与所述实施例3同样，使用计数器28对基于驱动方法G的通常的访问次数计数，并且每当达到由计数器28计数的给定访问次数，就进行更新动作。下面，说明通常的访问中使用的驱动方法G和更新动作中使用的驱动方法H。
(驱动方法G：通常的访问动作)
(1)读出-再写入动作
首先，参照图45和46，说明基于驱动方法G的读出-再写入动作。图45和图46所示的T1和T2的各动作时间分别为相同的时间(T秒)。
在图45所示的T1期间中，进行读出动作。该读出动作与所述实施例3的驱动方法C的动作同样。在T1期间的读出动作中，在第一单元区～第四单元区的存储单元(参照图26)中外加T秒以下的电位差。在第一单元区的存储单元上外加T秒Vcc-Vr0(读出数据″0″的电位)的电位差。此外，在第二单元区的存储单元上外加T秒Vcc-Vr1(读出数据″1″的电位)的电位差。此外，在第三单元区的存储单元上外加T秒-Vr1的电位差。在第四单元区的存储单元上外加T秒-Vr0的电位差。
这时，当在未选择单元(第三和第四单元区)中保持以下数据时，产生剩余极化量的恶化和恢复。即在未选择单元即第三单元区的存储单元中保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。此外，在未选择单元即第四单元区的存储单元中保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。须指出的是，选择单元即第一单元区的存储单元的数据″0″不由T1期间的读出动作破坏，而选择单元即第二单元区的存储单元的数据″1″被破坏，成为写入数据″0″的状态。
所述T1期间的读出动作后，回到待机状态。然后，在T2期间中，进行用于向第二单元区的存储单元中再写入数据″1″的再写入动作。在T2期间中，使选择WL(WL5)为0V，未选择WL(WL1～4、6～8)为1/2Vcc，读出“1”的位线BL(BL4和BL6)为Vcc，读出″0″的位线(BL1～3、5、7和8)为1/2Vcc。这时，在T2期间的T秒中，以下的电位差外加在第一～第四单元区的存储单元上。
在第一单元区的存储单元中外加-1/2Vcc的电位差。据此，在保持数据″0″的第一单元区的存储单元上产生剩余极化量的恶化。此外，在第二单元区的存储单元中外加-Vcc的电位差。据此，在第二单元区的存储单元中写入数据″1″。此外，在第三单元区的存储单元中外加-1/2Vcc的电位差。据此，当在第三区的存储单元中保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。此外，在第四单元区的存储单元中外加0V的电位差。据此，在第四单元区的存储单元中不产生剩余极化量的恶化和恢复。
如上所述，在实施例6的铁电体存储器中，通过基于驱动方法G的通常访问时的读出-再写入动作，未选择单元即第三单元区的存储单元保持数据“0”时，产生2次的剩余极化量的恶化，未选择单元即第四单元区的存储单元保持数据“0”时，产生1次的剩余极化量的恶化。因此，通过重复基于驱动方法G的读出-再写入动作，在未选择单元即第三单元区和第四单元区的存储单元中积蓄剩余极化量的恶化。
(2)写入动作
下面，参照图26和图46说明基于驱动方法G的通常访问时的写入动作。写入动作通过在图46的T1期间中进行的写入″0″的动作和在T2期间中进行的写入″1″的动作进行。此外，T1期间和T2期间都为T秒。此外，T1和T2期间中进行的各动作可以连续进行，也可以分别独立进行。下面，说明写入动作的各动作。须指出的是，在待机状态下，字线WL和位线BL都为0V。
在图46所示的T1期间中，对于连接在选择的WL(WL5)上的全部存储单元统一进行数据″0″的写入。首先，从待机状态，在使全部BL维持0V状态下，只使WL5为Vcc。这时，在第一和第二单元区的存储单元(选择单元)上，在T1期间外加Vcc的电位差。此外，在第三和第四单元区的存储单元(未选择单元)上不产生电位差。
在T1期间过后，使选择WL(WL5)的电压为0V，回到待机状态，结束统一写入“0”的动作。在T1期间中，在保持数据″0″的第一单元区的存储单元、保持数据″1″的第二单元区的存储单元中都写入数据″0″。须指出的是，在第三和第四单元区的存储单元(未选择单元)中不产生电位差，所以不产生剩余极化量的变化。
接着，在图46所示的T2期间中，进行数据″1″的写入。在该T2期间中，从待机状态使选择的WL(WL5)为0V，使未选择WL(WL1～4、6～8)为1/2Vcc，写入“1”的BL(BL4和BL6)为Vcc，写入“0”的BL(BL1～3、5、7和8)为1/2Vcc。这时，在T2期间即T秒中，在第一单元区的存储单元上外加1/2Vcc，在第二单元区的存储单元上外加-Vcc的电位差，在第三单元区的存储单元上外加-1/2Vcc，在第四单元区的存储单元上外加0V。
据此，当当第三单元区的存储单元保持数据″1″时，产生剩余极化量的恢复，保持数据″0″时，产生剩余极化量的恶化。此外，第四单元区的存储单元中不产生剩余极化量的恶化和恢复。此外，在选择单元即第一单元区的存储单元中保持数据″0″。此外，在选择单元即第二单元区的存储单元写入数据″1″。
如上所述，在实施例6的铁电体存储器中，通过基于驱动方法G的通常访问时的写入动作，写入数据″1″时，未选择单元即第三单元区的存储单元保持数据″0″时，产生剩余极化量的恶化。因此，通过重复基于驱动方法G的通常访问时的写入动作，在未选择单元即第三单元区的保持数据″0″的存储单元中积蓄剩余极化量的恶化。
(驱动方法H：更新动作)
下面，参照图26和图47，说明基于驱动方法H的读出-再写入动作
(更新动作)。
如图47所示，读出-再写入动作(更新动作)在T1、T2和T3期间中进行。T1～T3期间是相同的T秒。此外，T1～T3期间中进行的各动作可以连续进行，可以分别独立进行。t1表示全部位线BL为浮动状态的期间。以下说明T1～T3期间中的各动作。须指出的是，在待机状态下，字线WL和位线BL为0V。
(1)读出动作(T1)
在图47所示的T1期间中，进行数据的读出。首先，从待机状态，使全部位线BL为浮动状态，在相同的定时或晚数nsec～数十nsec使选择WL(WL5)为Vcc。在该状态下，与所述实施例3同样进行数据″0″或数据″1″的判定。
此外，在全部位线BL为浮动状态的t1期间中，在第一单元区的存储单元中外加Vcc-Vr0(读出数据″0″的电位)的电位差。此外，在第二单元区的存储单元中，在t1期间外加Vcc-Vr1(读出数据″1″的电位)的电位差。此外，在第三单元区的存储单元中，在t1期间外加-Vr1的电位差。此外，在第四单元区的存储单元中，在t1期间外加-Vr0的电位差。
经过t1期间后，使全部位线BL为0V。该期间相当于t1以外的T1期间。t1以外的T1期间中，在第一和第二单元区的存储单元(选择单元)中，在T1-t1期间中外加Vcc的电位差，在第三和第四单元区的存储单元(未选择单元)中不产生电位差，所以不发生剩余极化量的恶化和恢复。
经过T1期间后，使选择WL即字线WL5的电压为0V，回到待机状态，结束读出动作。在T1期间中，第一单元区和第二单元区的存储单元
(选择单元)的极化变化分别如下。即通过读出动作，存储数据″0″的第一单元区的存储单元的数据不被破坏。而存储数据″1″的第二单元区的存储单元的数据“1”被破坏，成为写入数据″0″的状态。因此，有必要向第二单元区的存储单元再写入数据″1″。在实施例6中，在T2、T3期间中进行该再写入动作。
(2)再写入动作(T2、T3)
从待机状态，在图47所示的T2期间中，使选择WL(WL5)为Vcc，未选择WL(WL1～4、6-8)为1/2Vcc，读出“1”的BL(BL4和BL6)为0V，读出“0”的BL(BL1～3、5、7、8)为1/2Vcc。这时，在T2期间的T秒中，在第一单元区和第三单元区的存储单元上外加1/2Vcc，在第二单元区的存储单元上外加Vcc，在第四单元区的存储单元上外加0V的电位差。
经过T2期间后，如图47所示，再回到待机状态。须指出的是，在T2期间中，第一～第四单元区的存储单元的极化变化分别如下。保持数据″0″的第一单元区的存储单元在T2期间中被外加1/2Vcc，所以恢复剩余极化量。此外，在T1期间中写入数据″0″的第二单元区的存储单元中，在T2期间中外加Vcc的电位差，所以再写入数据″0″。第三和第四单元区的存储单元(未选择单元)根据存储的数据的内容，产生剩余极化量的恶化或恢复。具体而言，当第三单元区的存储单元保持“0”时，产生剩余极化量的恢复，保持“1”时，产生剩余极化量的恶化。此外，在第四单元区的存储单元中不产生剩余极化量的恶化和恢复。
接着，从待机状态，在图47所示的T3期间中，使选择WL(WL5)为0V，未选择WL(WL1～4、6-8)为1/2Vcc，读出“1”的BL(BL4和BL6)为Vcc，读出“0”的BL(BL1～3、5、7、8)为1/2Vcc。这时，在T3的期间即T秒中，在第一～第四单元区的存储单元上外加以下的电位差。即在第一单元区和第三单元区的存储单元中外加-1/2Vcc，在第二单元区的存储单元上外加-Vcc，在第四单元区的存储单元上外加0V的电位差。
经过T3期间后，如图47所示，再回到待机状态，一系列读出-再写入动作结束。在T3期间中，第一～第四单元区的存储单元的极化变化分别如下。保持数据″0″的第一单元区的存储单元在T3期间中被外加-1/2Vcc，所以剩余极化量恶化。此外，在第二单元区的存储单元中，在T3期间中外加-Vcc的电位差，所以再写入数据″1″。据此，由读出动作破坏的数据″1″的再写入结束。在第三单元区的存储单元(未选择单元)中，与T2期间同样，根据存储的数据内容，产生剩余极化量的恶化或恢复。具体而言，当第三单元区的存储单元保持“0”时，产生剩余极化量的恶化，保持“1”时，产生剩余极化量的恢复。此外，在第四单元区的存储单元中不产生剩余极化量的恶化和恢复。
在使用实施例6的驱动方法H的更新动作中，通过读出-再写入动作，在第一和第三单元区的存储单元中，剩余极化量的恢复和恶化一定各产生1次，并且在第四单元区的存储单元中，不产生剩余极化量的恶化和恢复。因此，通过重复读出-再写入动作，剩余极化量继续恶化的存储单元不存在。
在使用实施例6的驱动方法H的更新动作中，如上所述，通过读出和再写入动作，在第一和第三单元区的存储单元中，外加彼此反向的电压(±1/2Vcc)各1次，并且在第四单元区的存储单元上外加0V的电位差，所以能抑制第一、第三和第四单元区的存储单元的剩余极化量的恶化。据此，能抑制全部未选择单元(第三和第四单元区的存储单元)和选择单元中保持数据″0″的第一单元区的存储单元的数据消失的干扰现象。
下面，参照图48～图51，说明伴随着使用实施例6的铁电体存储器的驱动方法H的更新动作的存储单元剩余极化量的变化。
在使用实施例6的驱动方法H的更新动作中，与所述实施例3同样，对各字线WL统一更新连接在该字线WL上的存储单元。具体而言，如图48所示，首先，对连接在字线WL1上的{WL1、BL1}、{WL1、BL2}、{WL1、BL3}…{WL1、BL2n-1}、{WL1、BL2n}的存储单元统一进行更新动作。然后，对连接在字线WL2上的{WL2、BL1}、{WL2、BL2}、{WL2、BL3}…{WL2、BL2n-1}、{WL2、BL2n}的存储单元统一进行更新动作。然后，同样对连接在字线WL3～WLn上的存储单元，按顺序，对各字线WL进行更新动作。据此，对全部存储单元进行更新动作。
下面，如图49所示，说明对剩余极化量恶化的{WL1，BL2n-1}、{WL1，BL2n}、{WL2，BL2n-1}、{WL2，BL2n}的更新动作前的存储单元，使用驱动方法H进行2次更新动作时的各存储单元剩余极化量的变化。须指出的是，在更新动作前的状态下，{WL1，BL2n-1}的存储单元保持数据″1″，{WL1，BL2n}的存储单元保持数据″0″。此外，{WL2，BL2n-1}的存储单元保持数据″0″，{WL2，BL2n}的存储单元保持数据″1″。
首先，在第一次更新动作中，把字线WL1作为选择WL，使用驱动方法H进行更新动作。在第一次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL1，BL2n-1}的存储单元中，如图50所示，分别外加Vcc、Vcc和-Vcc的电位差。据此，在第一次更新动作后，{WL1，BL2n-1}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″之后的状态。此外，第一次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL1，BL2n}的存储单元(选择单元)中分别外加Vcc、1/2Vcc、-1/2Vcc的电位差。据此，在{WL1，BL2n}的存储单元(选择单元)中，通过T1(t1以外的期间)中外加的Vcc的电位差，剩余极化量恢复到写入数据“0”后的状态。而且，在T2期间中，沿着磁滞曲线图，移动到与1/2Vcc的电位差对应的剩余极化量后，在T2期间后回到待机状态，从而恢复到写入数据“0”后的剩余极化量。然后，在T3期间中，产生1次的-1/2Vcc的剩余极化量的恶化。因此，第一次更新动作后的{WL1，BL2n}的存储单元(选择单元)变为从写入数据“0”后的状态产生1次的-1/2Vcc的剩余极化量的恶化的状态。
此外，在第一次更新动作的T1(t1以外的期间)～T3各期间中，对{WL2，BL2n-1}的存储单元(未选择单元)分别外加0V、1/2Vcc和-1/2Vcc的电位差。据此，在{WL2，BL2n-1}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恢复，并且在T3期间中产生剩余极化量的恶化。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以T3期间后的剩余极化量变为与T1(t1以外的期间)期间后的剩余极化量相同的状态。因此，在第一次更新动作后的{WL2，BL2n-1}的存储单元(未选择单元)中，保持与更新动作前(参照图49)相同的剩余极化量。此外，在第一次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL2，BL2n}的存储单元上(未选择单元)全部外加0V的电位差。据此，在第一次更新动作后的{WL2，BL2n}的存储单元中(未选择单元)，保持与更新动作前(参照图49)相同的剩余极化量。
把字线WL2作为选择WL，使用驱动方法H进行第二次更新动作。在第二次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL2，BL2n}的存储单元(选择单元)中，如图51所示，分别外加Vcc、Vcc和-Vcc的电位差。据此，在第二次更新动作后，{WL2，BL2n}的存储单元(选择单元)的剩余极化量恢复到写入数据″1″之后的状态。此外，第二次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL2，BL2n-1}的存储单元(选择单元)中分别外加Vcc、1/2Vcc、-1/2Vcc的电位差。据此，在{WL2，BL2n-1}的存储单元(选择单元)中，由于T1期间(t1以外的期间)中外加的电位差Vcc，剩余极化量恢复到写入数据″0″的动作后的状态。然后，在T2期间中，沿着磁滞曲线图，移动到与1/2Vcc的电位差对应的剩余极化量后，在T2期间后回到待机状态，从而恢复到写入数据“0”后的状态。然后，在T3期间中，产生1次的-1/2Vcc的剩余极化量的恶化。因此，第二次更新动作后的{WL2，BL2n-1}的存储单元(选择单元)变为从写入数据“0”后的状态产生1次的-1/2Vcc的剩余极化量的恶化的状态。
此外，在第二次更新动作的T1(t1以外的期间)～T3各期间中，对{WL1，BL2n-1}的存储单元(未选择单元)全部外加0V的电位差。因此，在第二次更新动作后的{WL1，BL2n-1}的存储单元(未选择单元)中，保持第一次更新动作后的状态(参照图50)即写入数据″1″后的剩余极化量。此外，在第二次更新动作的T1(t1以外的期间)～T3的各期间中，在{WL1，BL2n}的存储单元(未选择单元)中分别外加0V、1/2Vcc和-1/2Vcc的电位差。据此，在{WL1，BL2n}的存储单元(未选择单元)中，在T1期间(t1以外的期间)中，剩余极化量不变化。而且，在T2期间中，产生剩余极化量的恢复，并且在T3期间中产生剩余极化量的恶化。这样，在T2和T3期间中，剩余极化量的恶化和恢复各产生1次，所以T3期间后的剩余极化量变为与T1期间(t1以外的期间)后的剩余极化量相同的状态。因此，第二次更新动作后的{WL1，BL2n-1}的存储单元(未选择单元)保持与第一次更新动作后(参照图50)相同的剩余极化量。
如上所述，通过基于驱动方法H的第一次和第二次更新动作，能使剩余极化量恶化的{WL1，BL2n-1}、{WL1，BL2n}、{WL2，BL2n-1}、{WL2，BL2n}的存储单元恢复到进行数据的写入动作后的剩余极化量(写入数据″0″或“1”后的)。此外，在一度进行更新动作的存储单元{WL1，BL2n-1}、{WL1，BL2n}中，在此后的更新动作(第二次更新动作)中，不发生1次的-1/2Vcc以上的剩余极化量的恶化。须指出的是，即使发生1次的-1/2Vcc的剩余极化量的恶化，发生该程度的恶化的剩余极化量是由读出放大器29(参照图44)能判别数据的剩余极化量，所以实质上不会产生数据消失的问题。此外，对连接在任意字线WL上的存储单元(例如图50的{WL1，BL2n-1}、{WL1，BL2n})进行更新动作时，在此外的存储单元中未进行更新动作的存储单元(例如图50的{WL2，BL2n-1}、{WL2，BL2n})中，剩余极化量的恶化不进行。
在实施例6中，如上所述，使用驱动方法C对选择单元(第一和第二单元区的存储单元)访问，在未选择单元(第三单元区的存储单元)中发生剩余极化量后，对全部存储单元，使用驱动方法H，对各字线WL统一进行更新动作，从而能使包含剩余极化量的恶化的存储单元的全部存储单元恢复到写入数据″0″或“1”后的剩余极化量或发生1次的-1/2Vcc(1/2Vcc)的剩余极化量恶化的状态，所以能抑制剩余极化量的恶化发生引起的存储单元数据消失的干扰现象。
此外，在实施例6中，不是对基于驱动方法G的各通常访问进行基于驱动方法H的更新动作，当给定的访问次数后，在任意的存储单元中积蓄了剩余极化量的恶化后进行，从而与对各访问进行更新动作时相比，能大幅度减少更新动作的动作时间。据此，当进行更新动作时，能抑制铁电体存储器的动作数增大。
须指出的是，在这次描述的实施例都是例示，不是限制性的。本发明的范围不上述实施例的说明，而由权利要求书表示，包含与权利要求书均等的意思和范围内的全部变更。
例如，在所述实施例中，作为对存储单元的通常读出-再写入动作中使用的驱动方法和更新动作中使用的驱动方法的组合，使用驱动方法A和B的组合、或驱动方法C和D的组合、或驱动方法E和F的组合、或驱动方法G和H的组合，但是本发明并不局限于此，使用驱动方法A、C、E、G的任意一个进行通常的读出-再写入动作，并且使用驱动方法B、D、F和H的任意一个进行更新动作。
此外，在所述实施例中，说明对具有由直接连接在字线WL和位线BL上的存储单元构成的存储单元阵列的存储器应用本发明的例子，但是本发明并不局限于此，也可以对设置了具有包含存储单元的多个局部存储单元阵列构成的层构造的存储单元阵列的存储器应用本发明。具体而言，如图52所示的实施例1的变形例所示，构成存储单元阵列61，使其包含多个局部存储单元阵列61a，构成局部存储单元阵列61a，使其包含多个存储单元(未图示)。
作为如图52所示的实施例1的变形例的铁电体存储器的动作，对各局部存储单元阵列61a个别使用驱动方法A、C、E、G的任意一个，进行通常的读出-再写入动作和写入动作，并且使用驱动方法B、D、F和H的任意一个进行更新动作。具体而言，对任意局部存储单元阵列(1)(参照图52)进行通常的读出-再写入动作和写入动作的同时，对其他存储单元阵列(2)(参照图52)进行更新动作。须指出的是，该局部存储单元阵列(1)和局部存储单元阵列(2)分别是本发明的“第一局部存储单元阵列”和“第二局部存储单元阵列”的一例。如果对各局部存储单元阵列61a个别进行通常的读出-再写入动作以及写入动作和更新动作，就能通过更新动作，实质上避免从外部无法进行通常的访问(读出-再写入动作以及写入动作)的期间的产生。
此外，在所述实施例中，虽然未特别明确指出进行更新动作前进行的通常访问的次数，但是在本发明中，能为各存储器设定恰当的进行更新动作前的通常访问的次数。具体而言，进行更新动作前的通常访问的次数的最大值依存于存储器的电路结构和构成存储单元的铁电体电容器的特性。例如，考虑使用为了当铁电体电容器保持12μC/cm2以上的极化量的数据时，能判别该数据，而调节读出放大器和到读出放大器的布线电容的电路结构。这时在具有图53所示的极化量和1/3Vcc的外加次数的关系的铁电体电容器A中，在进行更新动作前，最多能进行105次的外加1/3Vcc的通常访问。此外，使用同样的电路结构，在具有图54所示的极化量和1/3Vcc的外加次数的关系的铁电体电容器B中，在进行更新动作前，最多能进行103次的外加1/3Vcc的通常访问。此外，考虑使用为了当铁电体电容器保持10μC/cm2以上的极化量的数据时，能判别该数据，而调节读出放大器和到读出放大器的布线电容的电路结构。这时，在图53的铁电体电容器A中，在进行更新动作前，最多能进行106～107次的外加1/3Vcc的通常访问。此外，使用同样的电路结构，在图54的铁电体电容器B中，在进行更新动作前，最多能进行104次的外加1/3Vcc的通常访问。
此外，在所述实施例中，使用计数器把对存储单元的通常访问的访问次数计数，并且每当达到由计数器计数的给定访问次数，就进行更新动作，但是本发明并不局限于此，可以使用计测访问时间的计测部件(例如计时器)，计测对存储单元进行通常的访问的时间，并且每当经过由计测部件计测的给定访问时间，就进行更新动作。这时，把在所述实施例的存储器结构中设置的计数器置换为用于计测访问时间的计测部件(计时器)。
此外，在所述实施例中，对连接在字线WL上的各存储单元进行更新动作，但是本发明并不局限于此，可以对连接在位线BL上的各存储单元进行。
此外，在所述实施例中，说明作为本发明存储器的一例的铁电体存储器，但是本发明并不局限于此，也能应用于铁电体存储器以外的存储器。

Claims (10)

1.一种铁电体存储器，具有存储单元阵列，该存储单元阵列包含单纯矩阵方式的存储单元，该存储单元具有位线、与所述位线交叉配置的字线、配置在所述位线与所述字线之间的存储部件；
所述存储部件包含铁电体膜，
所述存储单元包含选择存储单元和所述选择存储单元以外的未选择存储单元，
因对所选择的所述存储单元进行访问而在任意的所述存储单元中产生剩余极化量的恶化后，对所述选择存储单元及未选择存储单元进行恢复动作，使它们恢复到写入动作刚完成之后的剩余极化量或外加了1次进行所述访问时作用在未选择的所述存储单元上的电压的剩余极化量，
通过对所述选择存储单元进行的读出和再写入动作，至少对所述选择存储单元以外的未选择存储单元，分别外加相同次数的第一电压脉冲和第二电压脉冲，或者实际上不外加电压脉冲，从而进行所述恢复动作，其中，所述第一电压脉冲用于提供第一方向的电场，而所述第二电压脉冲用于提供与所述第一方向相反方向的电场。
2.根据权利要求1所述的铁电体存储器，其中：
所述存储单元，包含与选择的所述位线和选择的所述字线连接的所述选择存储单元、和所述选择存储单元以外的所述未选择存储单元；
通过对所述选择存储单元进行的读出和再写入动作，在由所述读出动作读出的数据为第一数据时或第二数据时，使用不同的用于至少对所述选择存储单元以外的未选择存储单元外加所述第一电压脉冲和所述第二电压脉冲的方法，来进行所述恢复动作。
3.根据权利要求1所述的铁电体存储器，其中：
所述存储单元阵列具有由多个包含所述存储单元的局部存储单元阵列构成的层构造。
4.根据权利要求1所述的铁电体存储器，其中：
还具有用于对访问存储单元的次数计数的计数部件；
每当达到由所述计数部件计数的对所述存储单元的给定访问次数时，进行所述恢复动作。
5.根据权利要求1所述的铁电体存储器，其中：
还具有用于计测对所述存储单元的访问时间的计测部件；
每当经过由所述计测部件计测的对所述存储单元的给定访问时间时，进行恢复动作。
6.根据权利要求5所述的铁电体存储器，其中：
所述计测部件包含用于计测对所述存储单元的访问时间的计时器。
7.根据权利要求1所述的铁电体存储器，其中：
在所述访问时外加在未选择的存储单元上的电压，是对所述选择的存储单元在所述写入动作时外加的电压的实质上的1/3的电压。
8.根据权利要求1所述的铁电体存储器，其中：
在所述访问时外加在未选择的存储单元上的电压，是对所述选择的存储单元在所述写入动作时外加的电压的实质上的1/2的电压。
9.根据权利要求1所述的铁电体存储器，其中：
还具有：在读出动作时，根据所述存储单元的剩余极化量判别所述存储单元的数据的检测部；
外加了1次所述访问时对未选择的所述存储单元外加的电压的剩余极化量，是由检测部能进行数据的判别的剩余极化量。
10.根据权利要求1所述的铁电体存储器，其中：
所述存储单元由连接在所述位线和所述字线之间的单一铁电体电容器构成。
CNB2004100857317A 2003-09-30 2004-09-30 铁电体存储器 Active CN100431044C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003340560A JP4024196B2 (ja) 2003-09-30 2003-09-30 強誘電体メモリ
JP2003-340560 2003-09-30
JP2003340560 2003-09-30

Publications (2)

Publication Number Publication Date
CN1604231A CN1604231A (zh) 2005-04-06
CN100431044C true CN100431044C (zh) 2008-11-05

Family

ID=34373404

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100857317A Active CN100431044C (zh) 2003-09-30 2004-09-30 铁电体存储器

Country Status (4)

Country Link
US (1) US7420833B2 (zh)
JP (1) JP4024196B2 (zh)
KR (1) KR100610705B1 (zh)
CN (1) CN100431044C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527584A (ja) * 2005-01-04 2008-07-24 シン フイルム エレクトロニクス エイエスエイ 受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスの動作方法
US7295466B2 (en) * 2005-12-16 2007-11-13 Atmel Corporation Use of recovery transistors during write operations to prevent disturbance of unselected cells
JP4714590B2 (ja) 2006-01-23 2011-06-29 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4718354B2 (ja) * 2006-03-27 2011-07-06 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US8125822B2 (en) * 2009-08-31 2012-02-28 Sandisk 3D Llc Reducing programming time of a memory cell
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
JP2022052154A (ja) 2020-09-23 2022-04-04 キオクシア株式会社 半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JPH09116107A (ja) * 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JPH10162587A (ja) * 1996-11-26 1998-06-19 Hitachi Ltd 強誘電体メモリ
JPH1126703A (ja) * 1997-07-01 1999-01-29 Toshiba Corp 強誘電体メモリ
JP2000150825A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及びその製造方法
US6335876B1 (en) * 1999-09-14 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor memory and method of testing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69630758T2 (de) 1995-09-08 2004-05-27 Fujitsu Ltd., Kawasaki Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
KR100557883B1 (ko) 1997-11-14 2006-03-10 로무 가부시키가이샤 반도체 메모리의 기입 및 판독 방법
JP2001210795A (ja) 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2002269972A (ja) * 2000-12-27 2002-09-20 Seiko Epson Corp 強誘電体メモリ装置および強誘電体キャパシタからなるメモリセルに対する動作方法
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
JP4024166B2 (ja) * 2002-03-20 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP4214708B2 (ja) 2002-03-27 2009-01-28 セイコーエプソン株式会社 強誘電体記憶装置及びその駆動方法
JP2004178734A (ja) 2002-11-28 2004-06-24 Sanyo Electric Co Ltd メモリ装置
CN1527321B (zh) * 2003-03-07 2011-05-11 帕特尼拉资本有限责任公司 存储器
JP3970259B2 (ja) * 2003-09-11 2007-09-05 三洋電機株式会社 メモリ
JP4639049B2 (ja) * 2004-01-14 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JPH09116107A (ja) * 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JPH10162587A (ja) * 1996-11-26 1998-06-19 Hitachi Ltd 強誘電体メモリ
JPH1126703A (ja) * 1997-07-01 1999-01-29 Toshiba Corp 強誘電体メモリ
JP2000150825A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及びその製造方法
US6335876B1 (en) * 1999-09-14 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor memory and method of testing the same

Also Published As

Publication number Publication date
JP4024196B2 (ja) 2007-12-19
JP2005108326A (ja) 2005-04-21
KR20050031950A (ko) 2005-04-06
US7420833B2 (en) 2008-09-02
CN1604231A (zh) 2005-04-06
US20050068809A1 (en) 2005-03-31
KR100610705B1 (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1969338B (zh) 存储器
CN100533590C (zh) 铁电存储器
EP0740307B1 (en) Sense amplifier circuit for semiconductor memory devices
US5677865A (en) Ferroelectric memory using reference charge circuit
JP4531886B2 (ja) 強誘電体メモリ装置
KR100268444B1 (ko) 강유전체 랜덤 액세스 메모리 장치
JP4024975B2 (ja) データ伝送回路
CN100419910C (zh) 存储器
KR100619580B1 (ko) 반도체 집적회로장치
CN100461300C (zh) 存储器
CN103903649A (zh) 半导体存储装置
WO2000021092A1 (en) Semiconductor device
US6538914B1 (en) Ferroelectric memory with bit-plate parallel architecture and operating method thereof
JP2007310936A (ja) 半導体記憶装置
CN100461297C (zh) 半导体存储装置
US7719909B2 (en) DRAM writing ahead of sensing scheme
CN115171750A (zh) 存储器及其访问方法、电子设备
US6654274B2 (en) Ferroelectric memory and method for driving the same
CN100431044C (zh) 铁电体存储器
JP2000113684A (ja) 強誘電体メモリ
CN1527321B (zh) 存储器
EP1512150B1 (en) Memory array having 2t memory cells
JPH11238388A (ja) 半導体記憶装置
CN100458969C (zh) 存储器
JP2003007051A (ja) メモリおよびその動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PATE LANNILA FORTUNE CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20101223

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA PREFECTURE, JAPAN TO: DELAWARE, USA

TR01 Transfer of patent right

Effective date of registration: 20101223

Address after: Delaware

Patentee after: Sanyo Electric Co.

Address before: Japan Osaka

Patentee before: Sanyo Electric Co., Ltd.