JP2000150825A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000150825A JP2000150825A JP10324254A JP32425498A JP2000150825A JP 2000150825 A JP2000150825 A JP 2000150825A JP 10324254 A JP10324254 A JP 10324254A JP 32425498 A JP32425498 A JP 32425498A JP 2000150825 A JP2000150825 A JP 2000150825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- lower electrode
- ferroelectric
- electrode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体膜と下部電極との界面のダメージや
剥がれを効果的に抑制して、残留分極量劣化の低減を図
った強誘電体キャパシタを持つ半導体装置とその製造方
法を提供する。 【解決手段】 強誘電体キャパシタ２０は、絶縁膜で覆
われたシリコン基板１０上に、下部Ｐｔ電極１２、ＰＺ
Ｔ膜１４及び上部Ｐｔ電極１５の積層膜をパターン形成
して作られる。上部Ｐｔ電極１５及びＰＺＴ膜１４は連
続的にエッチングしてパターン形成するが、その際下部
Ｐｔ電極１２のＰＺＴ膜１４の外側に延在する部分１２
ｂの表面を一部オーバーエッチングする。これにより、
ＰＺＴ膜１４と下部Ｐｔ電極１２の界面１３の位置に対
して、下部Ｐｔ電極１２の延在部分１２ｂの表面位置を
低下させる。その後保護膜１６を堆積して、保護膜１６
と下部Ｐｔ電極１２の延在部分１２ｂを連続的にエッチ
ングする。
剥がれを効果的に抑制して、残留分極量劣化の低減を図
った強誘電体キャパシタを持つ半導体装置とその製造方
法を提供する。 【解決手段】 強誘電体キャパシタ２０は、絶縁膜で覆
われたシリコン基板１０上に、下部Ｐｔ電極１２、ＰＺ
Ｔ膜１４及び上部Ｐｔ電極１５の積層膜をパターン形成
して作られる。上部Ｐｔ電極１５及びＰＺＴ膜１４は連
続的にエッチングしてパターン形成するが、その際下部
Ｐｔ電極１２のＰＺＴ膜１４の外側に延在する部分１２
ｂの表面を一部オーバーエッチングする。これにより、
ＰＺＴ膜１４と下部Ｐｔ電極１２の界面１３の位置に対
して、下部Ｐｔ電極１２の延在部分１２ｂの表面位置を
低下させる。その後保護膜１６を堆積して、保護膜１６
と下部Ｐｔ電極１２の延在部分１２ｂを連続的にエッチ
ングする。
Description
【０００１】
【発明の属する技術分野】この発明は、強誘電体メモリ
要素等として用いられる薄膜構造の強誘電体キャパシタ
を含む半導体装置とその製造方法に関する。
要素等として用いられる薄膜構造の強誘電体キャパシタ
を含む半導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来より、強誘電体キャパシタを用いた
不揮発性メモリ（以下、強誘電体メモリという）が知ら
れている。強誘電体キャパシタは、基板上に下部電極、
強誘電体膜、及び上部電極を積層して形成される。強誘
電体膜としては代表的には、ペロブスカイト型結晶構造
をもつジルコン酸チタン酸鉛（ＰＺＴ：ＰｂＺｒxＴｉ1
-xＯ3）等の化合物が用いられる。ＰＺＴ膜を用いた場
合、上下電極膜には、Ｐｔが用いられる。
不揮発性メモリ（以下、強誘電体メモリという）が知ら
れている。強誘電体キャパシタは、基板上に下部電極、
強誘電体膜、及び上部電極を積層して形成される。強誘
電体膜としては代表的には、ペロブスカイト型結晶構造
をもつジルコン酸チタン酸鉛（ＰＺＴ：ＰｂＺｒxＴｉ1
-xＯ3）等の化合物が用いられる。ＰＺＴ膜を用いた場
合、上下電極膜には、Ｐｔが用いられる。
【０００３】この様な強誘電体メモリは、バッテリーレ
スでデータを保持でき、高速動作が可能であるため、Ｒ
Ｆ−ＩＤ（Radio Frequency Identification）等の非接
触カードへの応用が始まりつつある。また、ＳＲＡＭ、
ＤＲＡＭ、ＥＥＰＲＯＭ等との置き換え、ロジック混載
等に対する期待も大きい。
スでデータを保持でき、高速動作が可能であるため、Ｒ
Ｆ−ＩＤ（Radio Frequency Identification）等の非接
触カードへの応用が始まりつつある。また、ＳＲＡＭ、
ＤＲＡＭ、ＥＥＰＲＯＭ等との置き換え、ロジック混載
等に対する期待も大きい。
【０００４】図７（ａ）〜（ｃ）は、基板７１上の強誘
電体キャパシタの加工形状例を示している。メモリの微
細化、高集積化のためには、図７（ａ）に示すように、
下部Ｐｔ電極７２、ＰＺＴ膜７３及び上部Ｐｔ電極７４
を連続的に略垂直にエッチングして強誘電体キャパシタ
を形成することが望ましい。しかし、この様なキャパシ
タ形状を得ようとすると、下部Ｐｔ電極７２のエッチン
グにより飛散するＰｔがＰＺＴ膜７３の側壁に再度被着
して、Ｐｔフェンスが形成され、上下電極間が短絡する
という問題がある。
電体キャパシタの加工形状例を示している。メモリの微
細化、高集積化のためには、図７（ａ）に示すように、
下部Ｐｔ電極７２、ＰＺＴ膜７３及び上部Ｐｔ電極７４
を連続的に略垂直にエッチングして強誘電体キャパシタ
を形成することが望ましい。しかし、この様なキャパシ
タ形状を得ようとすると、下部Ｐｔ電極７２のエッチン
グにより飛散するＰｔがＰＺＴ膜７３の側壁に再度被着
して、Ｐｔフェンスが形成され、上下電極間が短絡する
という問題がある。
【０００５】この問題を解決するためには、図７（ｂ）
に示すように、全体をテーパエッチングする方法、或い
は図７（ｃ）に示すように、上部電極７４及びＰＺＴ膜
７３とは別工程で下部Ｐｔ電極７２のエッチングを行
い、下部Ｐｔ電極７２のエッジがＰＺＴ膜７３から離れ
た位置に来るようにパターン形成する方法がある。図７
（ｂ）の方法では、下部Ｐｔ電極７２のエッチング時に
ＰＺＴ膜７３の側面にＰｔ膜が被着したとしても、側面
がテーパ面になっているためにＰｔ膜は被着と同時にエ
ッチングがなされて、結局ＰＺＴ膜７３の側面にＰｔ膜
のない状態を得ることが可能である。図７（ｃ）の方法
では、下部Ｐｔ電極７２のエッチングをＰＺＴ膜７３か
ら離れた位置で行うことにより、ＰＺＴ膜７３の側面へ
のＰｔ膜形成を防止することができる。
に示すように、全体をテーパエッチングする方法、或い
は図７（ｃ）に示すように、上部電極７４及びＰＺＴ膜
７３とは別工程で下部Ｐｔ電極７２のエッチングを行
い、下部Ｐｔ電極７２のエッジがＰＺＴ膜７３から離れ
た位置に来るようにパターン形成する方法がある。図７
（ｂ）の方法では、下部Ｐｔ電極７２のエッチング時に
ＰＺＴ膜７３の側面にＰｔ膜が被着したとしても、側面
がテーパ面になっているためにＰｔ膜は被着と同時にエ
ッチングがなされて、結局ＰＺＴ膜７３の側面にＰｔ膜
のない状態を得ることが可能である。図７（ｃ）の方法
では、下部Ｐｔ電極７２のエッチングをＰＺＴ膜７３か
ら離れた位置で行うことにより、ＰＺＴ膜７３の側面へ
のＰｔ膜形成を防止することができる。
【０００６】
【発明が解決しようとする課題】しかし、図７（ｂ）或
いは（ｃ）の方法、形状を採用した場合にも、別の問題
が残る。図７（ａ）〜（ｃ）に示すように下部Ｐｔ電極
７２をパターニングすると、この下部Ｐｔ電極７２のエ
ッチングに用いられるＡｒ／Ｃｌ2／ＣＦ4ガス中の還元
性元素であるＣｌやＦがＰＺＴ膜７３と下部Ｐｔ電極７
２の界面に侵入して界面にダメージを与え、このダメー
ジが分極量低下や膜剥がれ等の信頼性低下をもたらすの
である。
いは（ｃ）の方法、形状を採用した場合にも、別の問題
が残る。図７（ａ）〜（ｃ）に示すように下部Ｐｔ電極
７２をパターニングすると、この下部Ｐｔ電極７２のエ
ッチングに用いられるＡｒ／Ｃｌ2／ＣＦ4ガス中の還元
性元素であるＣｌやＦがＰＺＴ膜７３と下部Ｐｔ電極７
２の界面に侵入して界面にダメージを与え、このダメー
ジが分極量低下や膜剥がれ等の信頼性低下をもたらすの
である。
【０００７】更に、強誘電体キャパシタは最終的には、
図８に示すようにパシベーション膜７５で覆われ、配線
７６に接続される。この構造では、ＰＺＴ膜７３と下部
Ｐｔ電極７２の界面の端部がパシベーション膜７５に直
接接触している。このため、水素アニールを行うと、パ
シベーション膜７５を透過してくる水素がＰＺＴ膜７３
と下部Ｐｔ電極７２の界面に侵入して、経時的な分極量
の低下や膜剥がれ等の劣化を生じる。
図８に示すようにパシベーション膜７５で覆われ、配線
７６に接続される。この構造では、ＰＺＴ膜７３と下部
Ｐｔ電極７２の界面の端部がパシベーション膜７５に直
接接触している。このため、水素アニールを行うと、パ
シベーション膜７５を透過してくる水素がＰＺＴ膜７３
と下部Ｐｔ電極７２の界面に侵入して、経時的な分極量
の低下や膜剥がれ等の劣化を生じる。
【０００８】強誘電体キャパシタがＳｉ−ＬＳＩ製造工
程中に水素により特性劣化すること、具体的には分極量
低下が生じることは従来より知られている。またこの様
な水素の侵入に対する強誘電体キャパシタの保護膜とし
て、ＴｉＯ2膜、Ａｌ2Ｏ3膜等が有効であることは、既
に提案さている（例えば、ＩＥＤＭ９７−６０９〜６１
２、ＩＥＤＭ９７−６１７〜６２０等参照）。しかし、
図８に示すように、ＰＺＴ膜７３の界面がＰＺＴ膜７３
の外側に延在する下部Ｐｔ電極７２の表面に連続する形
状では、水素保護膜を設けたとしても、下部Ｐｔ電極７
２の表面に沿ってＰＺＴ膜７３との界面にまで侵入する
水素等の還元性元素を遮断することは難しく、確実な特
性劣化防止が図れない。
程中に水素により特性劣化すること、具体的には分極量
低下が生じることは従来より知られている。またこの様
な水素の侵入に対する強誘電体キャパシタの保護膜とし
て、ＴｉＯ2膜、Ａｌ2Ｏ3膜等が有効であることは、既
に提案さている（例えば、ＩＥＤＭ９７−６０９〜６１
２、ＩＥＤＭ９７−６１７〜６２０等参照）。しかし、
図８に示すように、ＰＺＴ膜７３の界面がＰＺＴ膜７３
の外側に延在する下部Ｐｔ電極７２の表面に連続する形
状では、水素保護膜を設けたとしても、下部Ｐｔ電極７
２の表面に沿ってＰＺＴ膜７３との界面にまで侵入する
水素等の還元性元素を遮断することは難しく、確実な特
性劣化防止が図れない。
【０００９】この発明は、上記事情を考慮してなされた
もので、強誘電体膜と下部電極との界面のダメージや剥
がれを効果的に抑制して、残留分極量劣化の低減を図っ
た強誘電体キャパシタを持つ半導体装置とその製造方法
を提供することを目的としている。
もので、強誘電体膜と下部電極との界面のダメージや剥
がれを効果的に抑制して、残留分極量劣化の低減を図っ
た強誘電体キャパシタを持つ半導体装置とその製造方法
を提供することを目的としている。
【００１０】
【課題を解決するための手段】この発明は、半導体基板
と、この半導体基板上に絶縁膜を介して順次積層された
下部電極、強誘電体膜、及び上部電極を有する強誘電体
キャパシタとを備えた半導体装置において、前記強誘電
体膜は、所定パターンの前記下部電極上にこれより小さ
い面積でパターン形成され、前記下部電極の前記強誘電
体膜の外側に延在する部分の表面部は所定厚み除去され
ており、且つ前記下部電極の前記強誘電体膜の外側に延
在する部分の表面から前記強誘電体膜及び上部電極の側
面を通って上部電極の表面にまたがる範囲が水素ガス及
びハロゲン系ガスの少なくとも１種に対する保護膜で覆
われていることを特徴とする。
と、この半導体基板上に絶縁膜を介して順次積層された
下部電極、強誘電体膜、及び上部電極を有する強誘電体
キャパシタとを備えた半導体装置において、前記強誘電
体膜は、所定パターンの前記下部電極上にこれより小さ
い面積でパターン形成され、前記下部電極の前記強誘電
体膜の外側に延在する部分の表面部は所定厚み除去され
ており、且つ前記下部電極の前記強誘電体膜の外側に延
在する部分の表面から前記強誘電体膜及び上部電極の側
面を通って上部電極の表面にまたがる範囲が水素ガス及
びハロゲン系ガスの少なくとも１種に対する保護膜で覆
われていることを特徴とする。
【００１１】この発明による半導体装置の製造方法は、
絶縁膜で覆われた半導体基板上に、下部電極材料膜、強
誘電体膜及び上部電極材料膜を順次堆積する工程と、前
記上部電極材料膜上に第１の耐エッチングマスクをパタ
ーン形成して、前記上部電極材料膜及び強誘電体膜を連
続的にエッチングし、引き続き前記下部電極材料膜の表
面部をエッチング除去する工程と、この工程でパターン
形成された上部電極、強誘電体膜及び下部電極材料膜を
覆って水素ガス及びハロゲン系ガスの少なくとも１種に
対する保護膜を堆積する工程と、前記保護膜上に前記第
１の耐エッチングマスクより広い領域を覆う第２の耐エ
ッチングマスクをパターン形成し、前記保護膜及び下部
電極材料膜を連続的にエッチングして、前記強誘電体膜
の外側に延在する部分を持つ下部電極を形成する工程と
を有することを特徴とする。
絶縁膜で覆われた半導体基板上に、下部電極材料膜、強
誘電体膜及び上部電極材料膜を順次堆積する工程と、前
記上部電極材料膜上に第１の耐エッチングマスクをパタ
ーン形成して、前記上部電極材料膜及び強誘電体膜を連
続的にエッチングし、引き続き前記下部電極材料膜の表
面部をエッチング除去する工程と、この工程でパターン
形成された上部電極、強誘電体膜及び下部電極材料膜を
覆って水素ガス及びハロゲン系ガスの少なくとも１種に
対する保護膜を堆積する工程と、前記保護膜上に前記第
１の耐エッチングマスクより広い領域を覆う第２の耐エ
ッチングマスクをパターン形成し、前記保護膜及び下部
電極材料膜を連続的にエッチングして、前記強誘電体膜
の外側に延在する部分を持つ下部電極を形成する工程と
を有することを特徴とする。
【００１２】この発明による半導体装置の製造方法はま
た、絶縁膜で覆われた半導体基板上に、下部電極材料
膜、強誘電体膜及び上部電極材料膜を順次堆積する工程
と、前記上部電極材料膜上に第１の耐エッチングマスク
をパターン形成し、前記上部電極材料膜をエッチングす
る工程と、この工程でパターン形成された上部電極を覆
う第２の耐エッチングマスクをパターン形成し、前記強
誘電体膜をエッチングすると共に、引き続き前記下部電
極材料膜の表面部をエッチング除去する工程と、前記上
部電極、強誘電体膜及び下部電極材料膜を覆って水素ガ
ス及びハロゲン系ガスの少なくとも１種に対する保護膜
を堆積する工程と、前記保護膜上に前記第２の耐エッチ
ングマスクより広い領域を覆う第３の耐エッチングマス
クを形成し、前記保護膜及び下部電極材料膜を連続的に
エッチングして、前記強誘電体膜の外側に延在する部分
を持つ下部電極を形成する工程とを有することを特徴と
する。
た、絶縁膜で覆われた半導体基板上に、下部電極材料
膜、強誘電体膜及び上部電極材料膜を順次堆積する工程
と、前記上部電極材料膜上に第１の耐エッチングマスク
をパターン形成し、前記上部電極材料膜をエッチングす
る工程と、この工程でパターン形成された上部電極を覆
う第２の耐エッチングマスクをパターン形成し、前記強
誘電体膜をエッチングすると共に、引き続き前記下部電
極材料膜の表面部をエッチング除去する工程と、前記上
部電極、強誘電体膜及び下部電極材料膜を覆って水素ガ
ス及びハロゲン系ガスの少なくとも１種に対する保護膜
を堆積する工程と、前記保護膜上に前記第２の耐エッチ
ングマスクより広い領域を覆う第３の耐エッチングマス
クを形成し、前記保護膜及び下部電極材料膜を連続的に
エッチングして、前記強誘電体膜の外側に延在する部分
を持つ下部電極を形成する工程とを有することを特徴と
する。
【００１３】この発明において、下部電極の強誘電体膜
の外側に延在する部分の表面部は、好ましくは、下部電
極の膜厚の０．５〜５０％の範囲で除去されるものとす
る。またこの発明において、保護膜は好ましくは、比抵
抗が１００ｋΩ・ｃｍ以上の絶縁膜とし、この膜厚は２
〜５００ｎｍの範囲に設定される。
の外側に延在する部分の表面部は、好ましくは、下部電
極の膜厚の０．５〜５０％の範囲で除去されるものとす
る。またこの発明において、保護膜は好ましくは、比抵
抗が１００ｋΩ・ｃｍ以上の絶縁膜とし、この膜厚は２
〜５００ｎｍの範囲に設定される。
【００１４】この発明による強誘電体キャパシタでは、
下部電極が、強誘電体膜の外側に延在する状態となるよ
うにパターニングされるが、下部電極表面は強誘電体膜
のパターニング時にオーバーエッチングにより一部除去
されて、延在部の下部電極表面位置が強誘電体膜と下部
電極の界面より下になるようにする。更に、下部電極表
面から強誘電体膜側面及び上部電極側面を覆うように、
水素ガスやハロゲンガスに対する保護膜が形成される。
この様にすることで、還元性元素の強誘電体膜と下部電
極との界面への侵入が効果的に抑制され、残留分極量の
低下のない信頼性の高い強誘電体キャパシタが得られ
る。
下部電極が、強誘電体膜の外側に延在する状態となるよ
うにパターニングされるが、下部電極表面は強誘電体膜
のパターニング時にオーバーエッチングにより一部除去
されて、延在部の下部電極表面位置が強誘電体膜と下部
電極の界面より下になるようにする。更に、下部電極表
面から強誘電体膜側面及び上部電極側面を覆うように、
水素ガスやハロゲンガスに対する保護膜が形成される。
この様にすることで、還元性元素の強誘電体膜と下部電
極との界面への侵入が効果的に抑制され、残留分極量の
低下のない信頼性の高い強誘電体キャパシタが得られ
る。
【００１５】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１は、この発明の一実施の
形態により、絶縁膜で覆われたシリコン基板１０上に形
成された強誘電体キャパシタ２０の断面構造を示してい
る。強誘電体キャパシタ２０の上部Ｐｔ電極１５及びＰ
ＺＴ膜１４は、連続的にパターン形成され、下部Ｐｔ電
極１２は、ＰＺＴ膜１４の外側に延在する部分１２ｂを
持つようにパターン形成されている。下部Ｐｔ電極１２
はこの実施の形態の場合、下地に酸化膜との密着性をよ
くするためのＴｉ膜１１が形成されている。
の実施の形態を説明する。図１は、この発明の一実施の
形態により、絶縁膜で覆われたシリコン基板１０上に形
成された強誘電体キャパシタ２０の断面構造を示してい
る。強誘電体キャパシタ２０の上部Ｐｔ電極１５及びＰ
ＺＴ膜１４は、連続的にパターン形成され、下部Ｐｔ電
極１２は、ＰＺＴ膜１４の外側に延在する部分１２ｂを
持つようにパターン形成されている。下部Ｐｔ電極１２
はこの実施の形態の場合、下地に酸化膜との密着性をよ
くするためのＴｉ膜１１が形成されている。
【００１６】この実施の形態では、下部Ｐｔ電極１２の
ＰＺＴ膜１４の外側に延在する部分１２ｂの表面は、Ｐ
ＺＴ膜１４のエッチング工程でオーバーエッチングされ
ており、その面位置は、ＰＺＴ膜１４と下部Ｐｔ電極１
２との間の界面１３よりｄだけ低くなっている。そして
この下部Ｐｔ電極１２の延在部分１２ｂからＰＺＴ膜１
４及び上部Ｐｔ電極１５の側面を通り、上部Ｐｔ電極１
５の表面に達する範囲を覆って、水素ガスやハロゲンガ
スに対する保護膜１６が形成されている。
ＰＺＴ膜１４の外側に延在する部分１２ｂの表面は、Ｐ
ＺＴ膜１４のエッチング工程でオーバーエッチングされ
ており、その面位置は、ＰＺＴ膜１４と下部Ｐｔ電極１
２との間の界面１３よりｄだけ低くなっている。そして
この下部Ｐｔ電極１２の延在部分１２ｂからＰＺＴ膜１
４及び上部Ｐｔ電極１５の側面を通り、上部Ｐｔ電極１
５の表面に達する範囲を覆って、水素ガスやハロゲンガ
スに対する保護膜１６が形成されている。
【００１７】強誘電体キャパシタ２０は、シリコン酸化
膜等の絶縁膜からなるパシベーション膜（又は層間絶縁
膜）１７により覆われ、これにコンタクト孔が開けられ
て金属配線１８が接続されている。図では省略したが、
下部Ｐｔ電極１２も、適当な箇所で配線或いはＭＯＳト
ランジスタの端子層等にコンタクトされる。
膜等の絶縁膜からなるパシベーション膜（又は層間絶縁
膜）１７により覆われ、これにコンタクト孔が開けられ
て金属配線１８が接続されている。図では省略したが、
下部Ｐｔ電極１２も、適当な箇所で配線或いはＭＯＳト
ランジスタの端子層等にコンタクトされる。
【００１８】図２Ａ〜図２Ｄは、この実施の形態による
強誘電体キャパシタ２０の製造工程断面図を示してい
る。図２Ａに示すように、基板１０上に、２０ｎｍのＴ
ｉ膜１１、及び下部電極材料膜である１５０ｎｍのＰｔ
膜１２0をスパッタにより順次堆積形成する。続いて、
強誘電体膜としてＰＺＴ膜１４をゾルゲル法又はスパッ
タ法により、２００ｎｍ堆積する。ＰＺＴ膜１４は、堆
積後、酸素中７５０℃の熱処理を行って、結晶化させ
る。ＰＺＴ膜１４上に更に、上部電極材料膜として、１
００ｎｍのＰｔ膜１５0をスパッタにより堆積する。
強誘電体キャパシタ２０の製造工程断面図を示してい
る。図２Ａに示すように、基板１０上に、２０ｎｍのＴ
ｉ膜１１、及び下部電極材料膜である１５０ｎｍのＰｔ
膜１２0をスパッタにより順次堆積形成する。続いて、
強誘電体膜としてＰＺＴ膜１４をゾルゲル法又はスパッ
タ法により、２００ｎｍ堆積する。ＰＺＴ膜１４は、堆
積後、酸素中７５０℃の熱処理を行って、結晶化させ
る。ＰＺＴ膜１４上に更に、上部電極材料膜として、１
００ｎｍのＰｔ膜１５0をスパッタにより堆積する。
【００１９】次に、図２Ｂに示すように、リソグラフィ
工程によりレジストパターン２１を形成し、これを耐エ
ッチングマスクとして用いて、Ｐｔ膜１５0、ＰＺＴ膜
１４を連続的にエッチングする。Ｐｔ膜１５0及びＰＺ
Ｔ膜１４の連続エッチングには、Ａｒ／Ｃｌ2／ＣＦ4ガ
スを用いたＲＩＥ法を適用する。このとき、Ｐｔ膜１５
0のエッチング時にはＣｌ2が主体となり、ＰＺＴ膜１４
のエッチング時には、ＣＦ4が主体となるように、供給
ガスの切り替え制御を行う。
工程によりレジストパターン２１を形成し、これを耐エ
ッチングマスクとして用いて、Ｐｔ膜１５0、ＰＺＴ膜
１４を連続的にエッチングする。Ｐｔ膜１５0及びＰＺ
Ｔ膜１４の連続エッチングには、Ａｒ／Ｃｌ2／ＣＦ4ガ
スを用いたＲＩＥ法を適用する。このとき、Ｐｔ膜１５
0のエッチング時にはＣｌ2が主体となり、ＰＺＴ膜１４
のエッチング時には、ＣＦ4が主体となるように、供給
ガスの切り替え制御を行う。
【００２０】このエッチング工程で、図２Ｂに示すよう
に、パターニングされた上部Ｐｔ電極１５及びＰＺＴ膜
１４の外側に露出したＰｔ膜１２0をオーバーエッチン
グし、Ｐｔ膜１２0の表面をＰＺＴ膜１４とＰｔ膜１２0
の界面１３よりｄだけ低下させる。このＰｔ膜１２0の
表面除去の厚み即ちオーバーエッチング量ｄは、実験に
よれば、Ｐｔ膜１２0の膜厚の０．５％以上、より好ま
しくは１％以上で、Ｐｔ膜１２0を更にエッチングする
際のハロゲン系ガス侵入やパシベーション膜形成後の水
素侵入を抑制する効果が得られる。オーバーエッチング
量ｄは、余り大きくすると、ＰＺＴ膜１４の側面にＰｔ
膜が被着し、またオーバーエッチング時におけるＰＺＴ
膜１４とＰｔ膜１２0の界面へのハロゲン系ガスの侵入
が無視できないものとなるので、これを防止する意味で
５０％以下に抑えることが好ましい。
に、パターニングされた上部Ｐｔ電極１５及びＰＺＴ膜
１４の外側に露出したＰｔ膜１２0をオーバーエッチン
グし、Ｐｔ膜１２0の表面をＰＺＴ膜１４とＰｔ膜１２0
の界面１３よりｄだけ低下させる。このＰｔ膜１２0の
表面除去の厚み即ちオーバーエッチング量ｄは、実験に
よれば、Ｐｔ膜１２0の膜厚の０．５％以上、より好ま
しくは１％以上で、Ｐｔ膜１２0を更にエッチングする
際のハロゲン系ガス侵入やパシベーション膜形成後の水
素侵入を抑制する効果が得られる。オーバーエッチング
量ｄは、余り大きくすると、ＰＺＴ膜１４の側面にＰｔ
膜が被着し、またオーバーエッチング時におけるＰＺＴ
膜１４とＰｔ膜１２0の界面へのハロゲン系ガスの侵入
が無視できないものとなるので、これを防止する意味で
５０％以下に抑えることが好ましい。
【００２１】続いて、レジストパターン２１を除去した
後、図２Ｃに示すように、保護膜１６を下部Ｐｔ膜１２
0の表面から、ＰＺＴ膜１４及び上部Ｐｔ電極１５の側
面を通り、上部Ｐｔ電極１５の表面を覆って形成する。
保護膜１６には、好ましくは、比抵抗１００ｋΩ・ｃｍ
以上の絶縁膜を用いる。
後、図２Ｃに示すように、保護膜１６を下部Ｐｔ膜１２
0の表面から、ＰＺＴ膜１４及び上部Ｐｔ電極１５の側
面を通り、上部Ｐｔ電極１５の表面を覆って形成する。
保護膜１６には、好ましくは、比抵抗１００ｋΩ・ｃｍ
以上の絶縁膜を用いる。
【００２２】具体的に保護膜１６としては、ＳｉｘＮ
ｙ、ＴｉＯｘ、ＴｉｘＳｉｙＮｚ、ＡｌｘＯｙ等が用い
られる。これらの材料を用いた場合、保護膜１６の膜厚
は、２〜５００ｎｍの範囲で選択される。２ｎｍ未満で
は還元性元素の侵入阻止に有意な効果が得られず、５０
０ｎｍを超えると、その加工に時間がかかり過ぎ、また
キャパシタ全体の膜厚が大きくなりすぎて、多層化に適
さなくなる。
ｙ、ＴｉＯｘ、ＴｉｘＳｉｙＮｚ、ＡｌｘＯｙ等が用い
られる。これらの材料を用いた場合、保護膜１６の膜厚
は、２〜５００ｎｍの範囲で選択される。２ｎｍ未満で
は還元性元素の侵入阻止に有意な効果が得られず、５０
０ｎｍを超えると、その加工に時間がかかり過ぎ、また
キャパシタ全体の膜厚が大きくなりすぎて、多層化に適
さなくなる。
【００２３】この後、図２Ｄに示すように、先のレジス
トパターン２１より大きい面積を覆うレジストパターン
２２を形成し、保護膜１６、その下のＰｔ膜１２0及び
Ｔｉ膜１１を連続的にエッチングして、下部Ｐｔ電極１
２をＰＺＴ膜１４の外側に所定範囲延在させた部分１２
ｂを持つようにパターニングする。その後、レジストパ
ターン２２を除去して、図１に示すようにパシベーショ
ン膜１７を堆積し、コンタクト孔を加工して、金属配線
１８を形成する。コンタクト孔形成後、好ましくは酸素
中で６５０℃程度の回復熱処理を行う。金属配線１８は
例えば、ＴｉＮ／Ａｌ積層膜である。
トパターン２１より大きい面積を覆うレジストパターン
２２を形成し、保護膜１６、その下のＰｔ膜１２0及び
Ｔｉ膜１１を連続的にエッチングして、下部Ｐｔ電極１
２をＰＺＴ膜１４の外側に所定範囲延在させた部分１２
ｂを持つようにパターニングする。その後、レジストパ
ターン２２を除去して、図１に示すようにパシベーショ
ン膜１７を堆積し、コンタクト孔を加工して、金属配線
１８を形成する。コンタクト孔形成後、好ましくは酸素
中で６５０℃程度の回復熱処理を行う。金属配線１８は
例えば、ＴｉＮ／Ａｌ積層膜である。
【００２４】この実施の形態によると、図２Ｄのエッチ
ング工程で、下部Ｐｔ電極１２の延在部分１２ｂの表面
位置は、ＰＺＴ膜１４と下部Ｐｔ電極１２との界面１３
の位置よりステップ的に下がっている。これにより、エ
ッチングガスのＣｌ或いはＦがエッチング端面から界面
１３にまで侵入する事態が防止される。従って、界面１
３のダメージがなくなる。同様の理由で、保護膜１６で
覆ってパシベーション膜１７を形成した図１の状態で、
水素アニールを行ったとしても、パシベーション膜１７
を通して水素が界面１３にまで侵入する事態が抑制され
る。
ング工程で、下部Ｐｔ電極１２の延在部分１２ｂの表面
位置は、ＰＺＴ膜１４と下部Ｐｔ電極１２との界面１３
の位置よりステップ的に下がっている。これにより、エ
ッチングガスのＣｌ或いはＦがエッチング端面から界面
１３にまで侵入する事態が防止される。従って、界面１
３のダメージがなくなる。同様の理由で、保護膜１６で
覆ってパシベーション膜１７を形成した図１の状態で、
水素アニールを行ったとしても、パシベーション膜１７
を通して水素が界面１３にまで侵入する事態が抑制され
る。
【００２５】以上により、この実施の形態によると、残
留分極量の低下や膜剥がれが生じない、信頼性の高い強
誘電体キャパシタが得られる。図６は、図８に示す従来
構造と、この実施の形態の構造による強誘電体キャパシ
タのＱ−Ｖ特性を示す。従来構造では、破線で示すよう
に、３Ｖ印加時の残留分極量はおよそ、２Ｐｒ１＝１０
〜１５μＣ／ｃｍ2であるのに対し、この実施の形態で
はおよそ、２Ｐｒ２＝２５〜３０μＣ／ｃｍ2と大きく
なっている。
留分極量の低下や膜剥がれが生じない、信頼性の高い強
誘電体キャパシタが得られる。図６は、図８に示す従来
構造と、この実施の形態の構造による強誘電体キャパシ
タのＱ−Ｖ特性を示す。従来構造では、破線で示すよう
に、３Ｖ印加時の残留分極量はおよそ、２Ｐｒ１＝１０
〜１５μＣ／ｃｍ2であるのに対し、この実施の形態で
はおよそ、２Ｐｒ２＝２５〜３０μＣ／ｃｍ2と大きく
なっている。
【００２６】図５は、この実施の形態における基板１０
の部分をより具体化した構造例を示している。これは、
ＤＲＡＭ構造と同様に、１トランジスタ／１キャパシタ
により強誘電体メモリを構成した場合の１メモリセル部
の構造である。シリコン基板１には、素子分離絶縁膜２
により区画された領域にＭＯＳトランジスタ３が形成さ
れている。ＭＯＳトランジスタ３の上は層間絶縁膜４に
より覆われている。層間絶縁膜４には、ＭＯＳトランジ
スタの一方の拡散層にコンタクトする埋め込み配線５が
形成され、また他方の拡散層を層間絶縁膜４の表面に取
り出すために埋め込まれたポリシリコンプラグ７が設け
られている。
の部分をより具体化した構造例を示している。これは、
ＤＲＡＭ構造と同様に、１トランジスタ／１キャパシタ
により強誘電体メモリを構成した場合の１メモリセル部
の構造である。シリコン基板１には、素子分離絶縁膜２
により区画された領域にＭＯＳトランジスタ３が形成さ
れている。ＭＯＳトランジスタ３の上は層間絶縁膜４に
より覆われている。層間絶縁膜４には、ＭＯＳトランジ
スタの一方の拡散層にコンタクトする埋め込み配線５が
形成され、また他方の拡散層を層間絶縁膜４の表面に取
り出すために埋め込まれたポリシリコンプラグ７が設け
られている。
【００２７】この層間絶縁膜４上に、上述した強誘電体
キャパシタ２０が形成される。この例では、下部Ｐｔ電
極１２はポリシリコンプラグ７を介してＭＯＳトランジ
スタ３の端子に接続され、上部Ｐｔ電極１５につながる
金属配線１８はプレート電極となる。
キャパシタ２０が形成される。この例では、下部Ｐｔ電
極１２はポリシリコンプラグ７を介してＭＯＳトランジ
スタ３の端子に接続され、上部Ｐｔ電極１５につながる
金属配線１８はプレート電極となる。
【００２８】図３は、この発明の別の実施の形態による
強誘電体キャパシタ３０の断面構造を示し、図４Ａ乃至
図４Ｅは同実施の形態の製造工程断面図を示す。先の実
施の形態と対応する部分には先の実施の形態と同じ符号
を付して詳細な説明は省く。
強誘電体キャパシタ３０の断面構造を示し、図４Ａ乃至
図４Ｅは同実施の形態の製造工程断面図を示す。先の実
施の形態と対応する部分には先の実施の形態と同じ符号
を付して詳細な説明は省く。
【００２９】図４Ａに示すように、必要な膜を順次堆積
形成することは、先の実施の形態と同様である。この
後、図４Ｂに示すようにレジストパターン２１を用いて
上部Ｐｔ膜１５0をエッチングし、引き続きＰＺＴ膜１
４をエッチングする。このとき図示のように、ＰＺＴ膜
１４のエッチングは中途で止める。そしてレジストパタ
ーン２１を除去して、図４Ｃに示すように、改めて先の
レジストパターン２１より僅かに大きい面積のレジスト
パターン２１ｂを形成し、ＰＺＴ膜１４の残りをエッチ
ングする。このＰＺＴ膜１４のパターニング工程で連続
的に下部Ｐｔ膜１２0の表面の一部をエッチングするこ
とは、先の実施の形態と同様である。その後、先の実施
の形態と同様に、保護膜１６を堆積し（図４Ｄ）、レジ
ストパターン２２を形成して、保護膜１６及び下部Ｐｔ
膜１２0を連続的にエッチングする（図４Ｅ）。
形成することは、先の実施の形態と同様である。この
後、図４Ｂに示すようにレジストパターン２１を用いて
上部Ｐｔ膜１５0をエッチングし、引き続きＰＺＴ膜１
４をエッチングする。このとき図示のように、ＰＺＴ膜
１４のエッチングは中途で止める。そしてレジストパタ
ーン２１を除去して、図４Ｃに示すように、改めて先の
レジストパターン２１より僅かに大きい面積のレジスト
パターン２１ｂを形成し、ＰＺＴ膜１４の残りをエッチ
ングする。このＰＺＴ膜１４のパターニング工程で連続
的に下部Ｐｔ膜１２0の表面の一部をエッチングするこ
とは、先の実施の形態と同様である。その後、先の実施
の形態と同様に、保護膜１６を堆積し（図４Ｄ）、レジ
ストパターン２２を形成して、保護膜１６及び下部Ｐｔ
膜１２0を連続的にエッチングする（図４Ｅ）。
【００３０】この実施の形態によると、先の実施の形態
により得られる効果に加えて、次のような効果が得られ
る。即ち、図４Ｃに示すＰＺＴ膜１４のパターニング工
程で、レジストパターン２１ｂにより上部Ｐｔ電極１５
とＰＺＴ膜１４の界面が保護されている。これにより、
下部Ｐｔ膜１２0をオーバーエッチングした時にＰＺＴ
膜１４の側面にＰｔ膜が被着したとしても、上部Ｐｔ電
極１５とＰＺＴ膜１４との界面は保護されて、上下電極
間が短絡される事故は確実に防止される。
により得られる効果に加えて、次のような効果が得られ
る。即ち、図４Ｃに示すＰＺＴ膜１４のパターニング工
程で、レジストパターン２１ｂにより上部Ｐｔ電極１５
とＰＺＴ膜１４の界面が保護されている。これにより、
下部Ｐｔ膜１２0をオーバーエッチングした時にＰＺＴ
膜１４の側面にＰｔ膜が被着したとしても、上部Ｐｔ電
極１５とＰＺＴ膜１４との界面は保護されて、上下電極
間が短絡される事故は確実に防止される。
【００３１】この発明は上記実施の形態に限られない。
例えば保護膜として、実施の形態で例示した材料膜の
他、水素吸蔵性のあるＬａ，Ｔｉ，Ｎｉ，Ｆｅ，Ｍｇ，
Ｚｒ，Ｐｂ等の元素を含む絶縁膜を用いることができ
る。また強誘電体膜として、ＰＺＴの他、ＳＢＴ（Ｓｒ
Ｂｉ2Ｔａ2Ｏ9）等を用いた場合にもこの発明は有効で
ある。
例えば保護膜として、実施の形態で例示した材料膜の
他、水素吸蔵性のあるＬａ，Ｔｉ，Ｎｉ，Ｆｅ，Ｍｇ，
Ｚｒ，Ｐｂ等の元素を含む絶縁膜を用いることができ
る。また強誘電体膜として、ＰＺＴの他、ＳＢＴ（Ｓｒ
Ｂｉ2Ｔａ2Ｏ9）等を用いた場合にもこの発明は有効で
ある。
【００３２】
【発明の効果】以上述べたようにこの発明によれば、還
元性元素に起因する強誘電体膜と下部電極との界面のダ
メージや剥がれを効果的に抑制して、残留分極量劣化の
低減を図った強誘電体キャパシタを持つ半導体装置を提
供することができる。
元性元素に起因する強誘電体膜と下部電極との界面のダ
メージや剥がれを効果的に抑制して、残留分極量劣化の
低減を図った強誘電体キャパシタを持つ半導体装置を提
供することができる。
【図１】この発明の一実施の形態による強誘電体キャパ
シタの構造を示す断面図である。
シタの構造を示す断面図である。
【図２Ａ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図２Ｂ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図２Ｃ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図２Ｄ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図３】この発明の他の実施の形態による強誘電体キャ
パシタの構造を示す断面図である。
パシタの構造を示す断面図である。
【図４Ａ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図４Ｂ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図４Ｃ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図４Ｄ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図４Ｅ】同強誘電体キャパシタの製造工程を示す断面
図である。
図である。
【図５】図１の強誘電体キャパシタを用いた強誘電体メ
モリのメモリセル構造を示す断面図である。
モリのメモリセル構造を示す断面図である。
【図６】図１の強誘電体キャパシタの残留分極特性を従
来例と比較して示す図である。
来例と比較して示す図である。
【図７】従来の強誘電体キャパシタの構造例を示す断面
図である。
図である。
【図８】従来の強誘電体キャパシタの集積化構造を示す
断面図である。
断面図である。
１０…絶縁膜被覆シリコン基板、１１…Ｔｉ膜、１２…
下部Ｐｔ電極、１３…界面、１４…ＰＺＴ膜、１５…上
部Ｐｔ電極、１６…保護膜、１７…パシベーション膜、
１８…金属配線、２０…強誘電体キャパシタ。
下部Ｐｔ電極、１３…界面、１４…ＰＺＴ膜、１５…上
部Ｐｔ電極、１６…保護膜、１７…パシベーション膜、
１８…金属配線、２０…強誘電体キャパシタ。
Claims (9)
- 【請求項１】 半導体基板と、 この半導体基板上に絶縁膜を介して順次積層された下部
電極、強誘電体膜、及び上部電極を有する強誘電体キャ
パシタとを備えた半導体装置において、 前記強誘電体膜は、所定パターンの前記下部電極上にこ
れより小さい面積でパターン形成され、 前記下部電極の前記強誘電体膜の外側に延在する部分の
表面部は所定厚み除去されており、且つ前記下部電極の
前記強誘電体膜の外側に延在する部分の表面から前記強
誘電体膜及び上部電極の側面を通って上部電極の表面に
またがる範囲が水素ガス及びハロゲン系ガスの少なくと
も１種に対する保護膜で覆われていることを特徴とする
半導体装置。 - 【請求項２】 前記下部電極の前記強誘電体膜の外側に
延在する部分の表面部は、前記下部電極の膜厚の０．５
〜５０％の範囲で除去されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記保護膜は、比抵抗が１００ｋΩ・ｃ
ｍ以上の絶縁膜であることを特徴とする請求項１記載の
半導体装置。 - 【請求項４】 前記保護膜は、膜厚が２〜５００ｎｍの
範囲に設定されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項５】 絶縁膜で覆われた半導体基板上に、下部
電極材料膜、強誘電体膜及び上部電極材料膜を順次堆積
する工程と、 前記上部電極材料膜上に第１の耐エッチングマスクをパ
ターン形成して、前記上部電極材料膜及び強誘電体膜を
連続的にエッチングし、引き続き前記下部電極材料膜の
表面部をエッチング除去する工程と、 この工程でパターン形成された上部電極、強誘電体膜及
び下部電極材料膜を覆って水素ガス及びハロゲン系ガス
の少なくとも１種に対する保護膜を堆積する工程と、 前記保護膜上に前記第１の耐エッチングマスクより広い
領域を覆う第２の耐エッチングマスクをパターン形成
し、前記保護膜及び下部電極材料膜を連続的にエッチン
グして、前記強誘電体膜の外側に延在する部分を持つ下
部電極を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項６】 絶縁膜で覆われた半導体基板上に、下部
電極材料膜、強誘電体膜及び上部電極材料膜を順次堆積
する工程と、 前記上部電極材料膜上に第１の耐エッチングマスクをパ
ターン形成し、前記上部電極材料膜をエッチングする工
程と、 この工程でパターン形成された上部電極を覆う第２の耐
エッチングマスクをパターン形成し、前記強誘電体膜を
エッチングすると共に、引き続き前記下部電極材料膜の
表面部をエッチング除去する工程と、 前記上部電極、強誘電体膜及び下部電極材料膜を覆って
水素ガス及びハロゲン系ガスの少なくとも１種に対する
保護膜を堆積する工程と、 前記保護膜上に前記第２の耐エッチングマスクより広い
領域を覆う第３の耐エッチングマスクを形成し、前記保
護膜及び下部電極材料膜を連続的にエッチングして、前
記強誘電体膜の外側に延在する部分を持つ下部電極を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項７】 前記下部電極材料膜の表面部のエッチン
グ量は、前記下部電極材料膜の膜厚の０．５〜５０％の
範囲とすることを特徴とする請求項５又は６に記載の半
導体装置の製造方法。 - 【請求項８】 前記保護膜は、比抵抗が１００ｋΩ・ｃ
ｍ以上の絶縁膜であることを特徴とする請求項５又は６
に記載の半導体装置の製造方法。 - 【請求項９】 前記保護膜は、膜厚が２〜５００ｎｍの
範囲に設定されることを特徴とする請求項５又は６に記
載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32425498A JP3249481B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置及びその製造方法 |
| US09/359,324 US6586790B2 (en) | 1998-07-24 | 1999-07-23 | Semiconductor device and method for manufacturing the same |
| US10/443,107 US6982444B2 (en) | 1998-07-24 | 2003-05-22 | Ferroelectric memory device having a hydrogen barrier film |
| US11/223,958 US20060017086A1 (en) | 1998-07-24 | 2005-09-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32425498A JP3249481B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150825A true JP2000150825A (ja) | 2000-05-30 |
| JP3249481B2 JP3249481B2 (ja) | 2002-01-21 |
Family
ID=18163759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32425498A Expired - Fee Related JP3249481B2 (ja) | 1998-07-24 | 1998-11-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249481B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002324893A (ja) * | 2001-04-25 | 2002-11-08 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| EP1291931A2 (en) * | 2001-09-07 | 2003-03-12 | Matsushita Electric Industrial Co., Ltd. | A piezoelectric thin-film element and a manufacturing method thereof |
| KR20030054029A (ko) * | 2001-12-24 | 2003-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터의 제조 방법 |
| US6720096B1 (en) | 1999-11-17 | 2004-04-13 | Sanyo Electric Co., Ltd. | Dielectric element |
| US6762476B2 (en) | 2001-02-06 | 2004-07-13 | Sanyo Electric Co., Ltd | Dielectric element including oxide dielectric film and method of manufacturing the same |
| US6888189B2 (en) | 2000-11-08 | 2005-05-03 | Sanyo Electric Co., Ltd. | Dielectric element including oxide-based dielectric film and method of fabricating the same |
| JP2007096338A (ja) * | 2006-11-21 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100747404B1 (ko) * | 2003-03-25 | 2007-08-07 | 산요덴키가부시키가이샤 | 메모리의 제조 방법 |
| JP2007207791A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN100391024C (zh) * | 2001-08-27 | 2008-05-28 | 松下电器产业株式会社 | 压电功能部件及其制造方法 |
| JP2008235569A (ja) * | 2007-03-20 | 2008-10-02 | Seiko Epson Corp | 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター |
| CN100431044C (zh) * | 2003-09-30 | 2008-11-05 | 三洋电机株式会社 | 铁电体存储器 |
| JP2008300855A (ja) * | 2001-08-27 | 2008-12-11 | Panasonic Corp | 圧電機能部品の製造方法 |
| JP2010192721A (ja) * | 2009-02-19 | 2010-09-02 | Fujifilm Corp | 圧電素子とその製造方法、及び液体吐出装置 |
| WO2012086169A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
| US9321263B2 (en) | 2014-07-02 | 2016-04-26 | Ricoh Company, Ltd. | Electromechanical transducer, liquid droplet discharge head, and image forming apparatus |
-
1998
- 1998-11-13 JP JP32425498A patent/JP3249481B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720096B1 (en) | 1999-11-17 | 2004-04-13 | Sanyo Electric Co., Ltd. | Dielectric element |
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6888189B2 (en) | 2000-11-08 | 2005-05-03 | Sanyo Electric Co., Ltd. | Dielectric element including oxide-based dielectric film and method of fabricating the same |
| US6762476B2 (en) | 2001-02-06 | 2004-07-13 | Sanyo Electric Co., Ltd | Dielectric element including oxide dielectric film and method of manufacturing the same |
| JP2002324893A (ja) * | 2001-04-25 | 2002-11-08 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| JP2008300855A (ja) * | 2001-08-27 | 2008-12-11 | Panasonic Corp | 圧電機能部品の製造方法 |
| CN100391024C (zh) * | 2001-08-27 | 2008-05-28 | 松下电器产业株式会社 | 压电功能部件及其制造方法 |
| EP1291931A2 (en) * | 2001-09-07 | 2003-03-12 | Matsushita Electric Industrial Co., Ltd. | A piezoelectric thin-film element and a manufacturing method thereof |
| US7042136B2 (en) | 2001-09-07 | 2006-05-09 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric thin-film element and a manufacturing method thereof |
| EP1291931A3 (en) * | 2001-09-07 | 2005-11-16 | Matsushita Electric Industrial Co., Ltd. | A piezoelectric thin-film element and a manufacturing method thereof |
| KR20030054029A (ko) * | 2001-12-24 | 2003-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터의 제조 방법 |
| KR100747404B1 (ko) * | 2003-03-25 | 2007-08-07 | 산요덴키가부시키가이샤 | 메모리의 제조 방법 |
| CN100431044C (zh) * | 2003-09-30 | 2008-11-05 | 三洋电机株式会社 | 铁电体存储器 |
| JP2007207791A (ja) * | 2006-01-31 | 2007-08-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007096338A (ja) * | 2006-11-21 | 2007-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4629021B2 (ja) * | 2006-11-21 | 2011-02-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008235569A (ja) * | 2007-03-20 | 2008-10-02 | Seiko Epson Corp | 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター |
| JP2010192721A (ja) * | 2009-02-19 | 2010-09-02 | Fujifilm Corp | 圧電素子とその製造方法、及び液体吐出装置 |
| WO2012086169A1 (ja) * | 2010-12-20 | 2012-06-28 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
| JPWO2012086169A1 (ja) * | 2010-12-20 | 2014-05-22 | 株式会社アルバック | 誘電体デバイスの製造方法及びアッシング方法 |
| US9321263B2 (en) | 2014-07-02 | 2016-04-26 | Ricoh Company, Ltd. | Electromechanical transducer, liquid droplet discharge head, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249481B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331334B2 (ja) | 半導体装置の製造方法 | |
| JP3249481B2 (ja) | 半導体装置及びその製造方法 | |
| US20090250787A1 (en) | Semiconductor storage device and manufacturing method of the same | |
| US20040183112A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8633036B2 (en) | Manufacturing method of ferroelectric capacitor | |
| JP2002373974A (ja) | 強誘電体メモリ素子およびその製造方法 | |
| JPWO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| US20040238862A1 (en) | Ferroelectrics device and method of manufacturing the same | |
| JP3267555B2 (ja) | 強誘電体キャパシタ、強誘電体メモリ、及び、強誘電体キャパシタの製造方法 | |
| JP3939516B2 (ja) | マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP4621081B2 (ja) | 半導体装置の製造方法 | |
| JP2001358309A (ja) | 半導体装置 | |
| JP2001135798A (ja) | 強誘電体メモリおよび強誘電体メモリ製造方法 | |
| US20070184626A1 (en) | Method of manufacturing ferroelectric capacitor and method of manufacturing semiconductor memory device | |
| JP2003224207A (ja) | 半導体装置およびその製造方法 | |
| JP5242044B2 (ja) | 強誘電体メモリ装置とその製造方法 | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| JP2000174228A (ja) | 半導体集積回路及びその製造方法 | |
| JPH1197647A (ja) | 容量及びその製造方法 | |
| JP4749218B2 (ja) | 強誘電体素子の製造方法 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| US6812089B2 (en) | Method of manufacturing ferroelectric memory device | |
| KR20010005124A (ko) | 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |