JP2007207791A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＦｅＲＡＭの強誘電体キャパシタにおけるキャパシタ保護膜の剥離を防止する。
【解決手段】下部電極膜、強誘電体膜、上部電極膜を順に積層し（Ｓ１）、エッチングにより上部電極膜から上部電極パターン、強誘電体膜から強誘電体パターンを順に形成し（Ｓ２、Ｓ３）、アンモニアと過酸化水素水と水の混合液による薬液処理を行い（Ｓ４）、薬液処理の後、キャパシタ保護膜を形成し（Ｓ５）、キャパシタ保護膜を形成した後に、エッチングにより下部電極膜から下部電極パターンを形成する（Ｓ６）。これにより、強誘電体パターン形成時、露出した下部電極膜を含めたウェハ表面に付着する揮発性のエッチング残留物が薬液処理により除去され、その後に形成するキャパシタ保護膜の剥離が防止される。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に強誘電体キャパシタを有する半導体装置の製造方法に関する。

電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ（Insulated Gate Field-Effect Transistors））のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。

これに対し、強誘電体メモリは、ＦｅＲＡＭ（Ferroelectric Random Access Memory）とも呼ばれ、強誘電体キャパシタが備える強誘電体膜のヒステリシス特性を利用して情報を記憶する。その強誘電体膜は、キャパシタの上部電極と下部電極の間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「１」と「０」に対応させることで、強誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がＦｅＲＡＭにはある。

ところで、ＦｅＲＡＭが備える強誘電体キャパシタの電気的特性は、その製造過程や使用環境における水分や水素などにより劣化することが知られている。そのため、強誘電体キャパシタを形成した後、その表面に水分や水素をブロックするキャパシタ保護膜（例えばアルミナ膜）を成膜して、水分による劣化を防止している（例えば特許文献１参照。）。

図５は、従来のＦｅＲＡＭの製造工程の一部における半導体装置の要部断面構成図である。
ＦｅＲＡＭのメモリセル構造は、スイッチングトランジスタと強誘電体キャパシタからなる。ＦｅＲＡＭの製造工程では、スイッチングトランジスタとなるＭＯＳ（Metal Oxide Semiconductor）トランジスタを形成した後、その上層に強誘電体キャパシタを形成する。ここでは、強誘電体キャパシタ部分のみを図示している。

強誘電体キャパシタの製造工程では、まず、絶縁膜５０上に、下部電極膜５１、強誘電体膜５２、上部電極膜５３を順に積層する（図５（Ａ））。下部電極膜５１はプラチナ（Ｐｔ）、強誘電体膜５２はチタン酸ジルコン酸鉛（ＰＺＴ）、上部電極膜５３は酸化イリジウム（ＩｒＯ_ｘ）が用いられる。

その後、所望のパターンが形成されたレジストマスクを用いてエッチングを行い、上部電極パターン５３ａ、強誘電体パターン５２ａを順に形成する（図５（Ｂ））。
その後、下部電極膜５１がウェハ（半導体装置）表面にむき出しとなった状態で、強誘電体パターン５２ａ及び上部電極パターン５３ａを覆うように１層目のキャパシタ保護膜５４を成膜する（図５（Ｃ））。

さらに、図示を省略しているが、下部電極膜５１を加工して下部電極パターンを形成した後に、２層目のキャパシタ保護膜（アルミナ膜）を成膜する。これにより、水分や水素に対するブロック性を高めることができる。
特開２００４−６３８９１号公報

ところで、強誘電体パターン５２ａを形成するためのエッチング時に、露出した下部電極膜５１を含めたウェハ表面に、揮発性を有するエッチング残留物が付着する。そして、これを除去しないでキャパシタ保護膜５４を成膜すると、図５（Ｄ）のように、一部のキャパシタ保護膜５４ａが、その後の熱処理で剥離してしまう問題があった。

これによって、キャパシタ保護膜５４ａが剥離した部分のキャパシタ特性が劣化する可能性が高くなり、信頼性が低下する。さらに、剥離したキャパシタ保護膜５４ａが短絡などを引き起こし、不良品を発生させてしまうなどの問題があった。

この問題に対して、キャパシタ保護膜５４の成膜前にアニール処理を行ってエッチング残留物を揮発させることが考えられる。しかし、ここでのアニール処理は、高温にすると強誘電体キャパシタの電気特性を劣化させてしまうために、十分な温度に上げることはできず、エッチング残留物の除去に十分な効果が期待できない。

本発明はこのような点に鑑みてなされたものであり、キャパシタ保護膜の剥離を防止可能な半導体装置の製造方法を提供することを目的とする。

本発明では上記問題を解決するために、強誘電体キャパシタを有する半導体装置の製造方法において、図１に示すように、下部電極膜、強誘電体膜、上部電極膜を順に積層する工程（Ｓ１）と、エッチングにより上部電極膜から上部電極パターン、強誘電体膜から強誘電体パターンを順に形成（Ｓ２、Ｓ３）した後、アンモニアと過酸化水素水と水の混合液による薬液処理を行う工程（Ｓ４）と、薬液処理の後、キャパシタ保護膜を形成する工程（Ｓ５）と、キャパシタ保護膜を形成した後に、エッチングにより下部電極膜から下部電極パターンを形成する工程（Ｓ６）と、を有することを特徴とする半導体装置の製造方法が提供される。

上記の方法によれば、エッチングによる強誘電体パターンの形成後に、アンモニアと過酸化水素水と水の混合液による薬液処理を行うので、露出した下部電極膜を含めたウェハ表面に付着する揮発性のエッチング残留物が除去され、その後に形成するキャパシタ保護膜の剥離が防止される。

本発明は、エッチングによる強誘電体パターンの形成後に、アンモニアと過酸化水素水と水の混合液による薬液処理を行うので、露出した下部電極膜を含めたウェハ表面に付着する揮発性のエッチング残留物が除去され、その後に形成するキャパシタ保護膜の剥離が防止される。これにより、強誘電体キャパシタの特性の劣化を防止でき、信頼性が向上する。また、剥離したキャパシタ保護膜が短絡などを引き起こすことが無いので、不良品の発生を少なくでき、歩留まりを向上することができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体装置の製造方法の概要を示すフローチャートである。
特に、ＦｅＲＡＭのメモリセル構造における強誘電体キャパシタの製造工程を示している。

ＦｅＲＡＭのメモリセル構造は、スイッチングトランジスタと強誘電体キャパシタからなる。ＦｅＲＡＭの製造工程では、スイッチングトランジスタとなるＭＯＳトランジスタを形成した後、上層部分との電気的接続のためのタングステンプラグを形成する。さらに、タングステンプラグの酸化を防止するためのＳｉＯＮ（シリコン窒化膜）を成膜し、その上に酸化シリコン膜を形成する。そして、その上層に強誘電体キャパシタを形成する。

図２は、強誘電体キャパシタの製造時における各工程での半導体装置の要部断面構成図である。
図２（Ａ）では、図１のステップＳ１の工程における半導体装置の断面図を示している。ステップＳ１の工程では、酸化シリコン膜１０上に、強誘電体キャパシタ材料として、下部電極膜１１、強誘電体膜１２、上部電極膜１３を順に積層する。

下部電極膜１１には、Ｐｔ膜が用いられる。酸化シリコン膜１０上に、例えばアルミナ膜（図示せず）を２０ｎｍ成膜した後、Ｐｔ膜を１５０ｎｍ、スパッタ法により成膜したものを用いる。このアルミナ膜は、強誘電体膜１２に用いられるＰＺＴ膜の配向性の向上と、下部電極膜１１の密着性を上げるために用いられる。

強誘電体膜１２には、ＰＺＴ膜を用いる。ＰＺＴ膜は例えば、１５０ｎｍの膜厚で成膜する。なお、強誘電体膜１２の成膜後は、結晶化のためのアニール処理を行う。
上部電極膜１３には、ＩｒＯ_ｘ膜を用いる。ＩｒＯ_ｘ膜は例えば、２５０ｎｍの膜厚で、スパッタ法により成膜する。

次に、強誘電体キャパシタのパターンの形成工程を行う。
ステップＳ２は、上部電極パターンを形成する工程である。ここでは、上部電極膜１３上にレジストマスクを形成し、エッチングを行うことで上部電極パターンを形成する。

エッチングには、例えば、プラズマソース部のアンテナ部分のチャンバ内壁が石英で構成されているＩＣＰ（Inductively Coupled Plasma）エッチング装置を用いる。チャンバ内の圧力を０．３Ｐａ〜１．０Ｐａとし、ハロゲンガス（以下では塩素（Ｃｌ）を用いる。）とアルゴン（Ａｒ）の混合ガスをチャンバ内に流し、トータル流量を５０ｓｃｃｍ〜１５０ｓｃｃｍ、ガス流量比をＣｌ_２／Ａｒ＝１／７〜１／１程度とする。ソースパワーには１３．５６ＭＨｚの高周波を用い、出力を１０００Ｗ〜２５００Ｗとする。また、２００ＫＨｚ〜８００ＫＨｚの高周波を用いたときにウェハ下にかかる基板バイアス電圧Ｖｐｐが７００Ｖ〜１５００Ｖの範囲となるようにバイアスパワーを設定する。例えば、６００Ｗ〜１６００Ｗ程度とする。

以上の条件で上部電極膜１３をエッチングした後、アッシング装置でレジストマスクをアッシングし、表面の水洗処理を行う。この後、成膜及びエッチングにより生じたダメージの除去のためにアニール処理（６５０℃の酸素雰囲気中で１時間）を行う。

ステップＳ３は、強誘電体パターンを形成する工程である。
アニール処理の後、露出した強誘電体膜１２上にレジストマスクを形成し、エッチングを行うことで強誘電体パターンを形成する。

エッチングには、ＩＣＰエッチング装置を用いる。エッチングの条件は、チャンバ内の圧力を０．３Ｐａ〜１．０Ｐａとし、塩素とアルゴンの混合ガスをチャンバ内に流し、トータル流量を５０ｓｃｃｍ〜１５０ｓｃｃｍ、ガス流量比をＣｌ_２／Ａｒ＝１／７〜５／１程度とする。ソースパワーには１３．５６ＭＨｚの高周波を用い、出力を１０００Ｗ〜２５００Ｗとする。また、２００ＫＨｚ〜８００ＫＨｚの高周波を用いたときにウェハ下にかかる基板バイアス電圧Ｖｐｐが５００Ｖ〜１５００Ｖの範囲となるようにバイアスパワーを設定する。例えば、４００Ｗ〜１６００Ｗ程度とする。

このエッチングを行った後、ウェハをチャンバ内（真空中）に保持したまま、アッシング処理によりレジストマスクの剥離を行う。チャンバから出さずにレジストマスクの剥離を行う理由は、レジストマスクを剥離しないまま大気中に暴露すると大気中の水分と残留ガスが反応し、強誘電体膜（ＰＺＴ膜）１２にダメージを与えてしまうからである。また、アッシング処理は、フッ素（Ｆ）を用いず、例えば酸素のみ、あるいは酸素と窒素の混合ガス雰囲気中で行う必要がある。フッ素を含んだガス系を用いるとウェハ上にフッ素が残留し、大気に暴露した際に大気中の水分と反応し、フッ化水素（ＨＦ）を形成し、やはりＰＺＴ膜にダメージを与える恐れがあるためである。

図２（Ｂ）では、図１のステップＳ２、Ｓ３の工程後の半導体装置の断面図を示している。
真空中でレジストマスクを剥離した結果、図のように強誘電体パターン１２ａ上に上部電極パターン１３ａが積層された構成が得られる。

図２（Ｃ）では、図１のステップＳ４の工程における半導体装置の断面図を示している。
ステップＳ３までの工程で、露出している下部電極膜１１を含めたウェハ表面には、上部電極パターン１３ａの形成に伴うエッチング残留物、あるいは強誘電体パターン１２ａの形成に伴うエッチング残留物が付着する。ステップＳ４の工程では、薬液処理により、これらのエッチング残留物を除去する。

薬液処理では、アンモニア（例えばアンモニア濃度３０％のアンモニア水を用いる。）と、過酸化水素水（例えば３０％の濃度）と水の混合液を用いる。この混合液において、過酸化水素水の濃度に対するアンモニアの濃度の割合は１／５〜１／１程度とし、この混合液をそのまま用いるか、純水により５倍以下に希釈して用いる。そして、この薬液を用い、薬液温度を８０℃以下として、ウェハを５分以上、薬液に浸す。このとき、薬液をポンプなどにより攪拌することで、ウェハ表面に十分に薬液を行きわたらせることができる。その後水洗を行い、乾燥処理を行うが、乾燥にはＩＰＡ（イソプロピルアルコール）蒸気乾燥を用いることが望ましい。

このような薬液処理により、ウェハ表面に付着した揮発性のエッチング残留物を除去することができる。
その後、アニール処理（４００℃以下、酸素雰囲気）を行い、キャパシタ保護膜を形成する。なお、薬液処理の後、キャパシタ保護膜の形成までは、ウェハを水でさらさないようにする。

図２（Ｄ）では、図１のステップＳ５の工程における半導体装置の断面図を示している。ステップＳ５の工程では、キャパシタ保護膜１４としてアルミナ膜を５０ｎｍ程度成膜する。その後、再度アニール処理（５５０℃、酸素雰囲気、６０分程度）を行う。

そして、ステップＳ６の工程では、キャパシタ保護膜１４上に、レジストマスクを形成し、エッチングにより下部電極パターンを形成する。
エッチングには、ＩＣＰエッチング装置を用いる。エッチングの条件は、チャンバ内の圧力を０．３Ｐａ〜１．０Ｐａとし、塩素とアルゴンの混合ガスをチャンバ内に流し、トータル流量を５０ｓｃｃｍ〜１５０ｓｃｃｍ、ガス流量比をＣｌ_２／Ａｒ＝１／７〜１／１程度とする。ソースパワーには１３．５６ＭＨｚの高周波を用い、出力を１０００Ｗ〜２５００Ｗとする。また、２００ＫＨｚ〜８００ＫＨｚの高周波を用いたときにウェハ下にかかる基板バイアス電圧Ｖｐｐが７００Ｖ〜１５００Ｖの範囲となるようにバイアスパワーを設定する。例えば、６００Ｗ〜１６００Ｗ程度とする。

図３は、強誘電体キャパシタの要部断面構成図である。
上記の工程により下部電極パターン１１ａが形成されることで、下部電極パターン１１ａ、強誘電体パターン１２ａ、上部電極パターン１３ａが順に階段状に積層された強誘電体キャパシタが形成される。その後、もう一層のキャパシタ保護膜（アルミナ膜）１５を形成した後、配線形成を行うことによりＦｅＲＡＭの形成が可能となる。

図４は、ウェハ表面検査結果を示す図であり、図４（Ａ）は従来の半導体装置の製造方法によって得られるウェハの表面の欠陥検査結果を示し、図４（Ｂ）は本実施の形態の半導体装置の製造方法によって得られるウェハの表面の欠陥検査結果を示している。

ここでは、いずれもウェハ表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製）により、表面欠陥を測定した結果を示している。図４（Ａ）、（Ｂ）のウェハの下方向からスキャンして検査が行われる。斜線部は非検査領域である。

図４（Ａ）のように、従来の方法で製造したウェハ２０ａでは、欠陥部２１以外に、アルミナ膜の剥離部分２２が生じていることがわかる。このとき検査装置が欠陥検査を終了してしまい、剥離部分２２より上方のセルは、未検査領域となっている。

これに対し、図４（Ｂ）で示す本実施の形態の半導体装置の製造方法で得られたウェハ２０ｂでは、アルミナ膜の剥離部分が見られず、欠陥部２３の検査を十分に行えることがわかった。

以上のように、本実施の形態の半導体装置の製造方法では、キャパシタ保護膜の成膜前に、アンモニア、過酸化水素水及び水の混合液による薬液処理により、その前の工程においてウェハ表面に付着した揮発性のエッチング残留物を除去し、その後にキャパシタ保護膜を成膜するので、その後の工程における高温のアニール処理などでキャパシタ保護膜が剥離してしまうことを防止することができる。これにより、強誘電体キャパシタの特性の劣化を防止でき、信頼性が向上する。また、剥離したキャパシタ保護膜が短絡などを引き起こすことが無いので、不良品の発生を少なくでき、歩留まりを向上することができる。

（付記１） 強誘電体キャパシタを有する半導体装置の製造方法において、
下部電極膜、強誘電体膜、上部電極膜を順に積層する工程と、
エッチングにより前記上部電極膜から上部電極パターン、前記強誘電体膜から強誘電体パターンを順に形成した後、アンモニアと過酸化水素水と水の混合液による薬液処理を行う工程と、
前記薬液処理の後、キャパシタ保護膜を形成する工程と、
前記キャパシタ保護膜を形成した後に、エッチングにより前記下部電極膜から下部電極パターンを形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２） 前記薬液処理において、ウェハを前記混合液に浸した状態で、前記混合液を攪拌することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記薬液処理において、前記混合液の温度を８０℃以下とすることを特徴とする付記１記載の半導体装置の製造方法。

（付記４） 前記混合液において、過酸化水素水の濃度に対するアンモニアの濃度の割合は、１／５乃至１／１であることを特徴とする付記１記載の半導体装置の製造方法。
（付記５） 前記薬液処理を５分以上行うことを特徴とする付記１記載の半導体装置の製造方法。

（付記６） 前記薬液処理後に、前記キャパシタ保護膜を形成する前に水洗を行い、イソプロピルアルコール蒸気による乾燥を行うことを特徴とする付記１記載の半導体装置の製造方法。

（付記７） 前記キャパシタ保護膜を形成する前に、４００℃以下の温度で、酸素雰囲気中でのアニール処理を行うことを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記キャパシタ保護膜は、アルミナ膜であることを特徴とする付記１記載の半導体装置の製造方法。

（付記９） ＩＣＰエッチング装置を用いて、前記強誘電体膜から前記強誘電体パターンを形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記１０） エッチング中のガス雰囲気として、アルゴンとハロゲンガスの混合ガスを用いることを特徴とする付記９記載の半導体装置の製造方法。

（付記１１） 前記薬液処理は、前記上部電極パターンの形成に伴うエッチング残留物、あるいは前記強誘電体パターン形成に伴うエッチング残留物の除去処理であることを特徴とする付記１記載の半導体装置の製造方法。

（付記１２） 強誘電体キャパシタを有する半導体装置において、
エッチングにより前記強誘電体キャパシタの上部電極パターン及び強誘電体パターンを順に形成した後、アンモニアと過酸化水素水と水の混合液による薬液処理を行った後に成膜されたキャパシタ保護膜を有することを特徴とする半導体装置。

（付記１３） 前記キャパシタ保護膜は、アルミナ膜であることを特徴とする付記１２記載の半導体装置。
（付記１４） 前記薬液処理は、前記上部電極パターンの形成に伴うエッチング残留物、あるいは前記強誘電体パターン形成に伴うエッチング残留物の除去処理であることを特徴とする付記１２記載の半導体装置。

本実施の形態の半導体装置の製造方法の概要を示すフローチャートである。 強誘電体キャパシタの製造時における各工程での半導体装置の要部断面構成図である。 強誘電体キャパシタの要部断面構成図である。 ウェハ表面検査結果を示す図であり、図４（Ａ）は従来の半導体装置の製造方法によって得られるウェハの表面の欠陥検査結果を示し、図４（Ｂ）は本実施の形態の半導体装置の製造方法によって得られるウェハの表面の欠陥検査結果を示す図である。 従来のＦｅＲＡＭの製造工程の一部における半導体装置の要部断面構成図である。

符号の説明

１０ 酸化シリコン膜
１１ 下部電極膜
１１ａ 下部電極パターン
１２ 強誘電体膜
１２ａ 強誘電体パターン
１３ 上部電極膜
１３ａ 上部電極パターン
１４、１５ キャパシタ保護膜

Claims (10)

1. 強誘電体キャパシタを有する半導体装置の製造方法において、
   下部電極膜、強誘電体膜、上部電極膜を順に積層する工程と、
   エッチングにより前記上部電極膜から上部電極パターン、前記強誘電体膜から強誘電体パターンを順に形成した後、アンモニアと過酸化水素水と水の混合液による薬液処理を行う工程と、
   前記薬液処理の後、キャパシタ保護膜を形成する工程と、
   前記キャパシタ保護膜を形成した後に、エッチングにより前記下部電極膜から下部電極パターンを形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記薬液処理において、ウェハを前記混合液に浸した状態で、前記混合液を攪拌することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記薬液処理において、前記混合液の温度を８０℃以下とすることを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記混合液において、過酸化水素水の濃度に対するアンモニアの濃度の割合は、１／５乃至１／１であることを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記薬液処理を５分以上行うことを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記薬液処理後に、前記キャパシタ保護膜を形成する前に水洗を行い、イソプロピルアルコール蒸気による乾燥を行うことを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記キャパシタ保護膜を形成する前に、４００℃以下の温度で、酸素雰囲気中でのアニール処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
8. 前記キャパシタ保護膜は、アルミナ膜であることを特徴とする請求項１記載の半導体装置の製造方法。
9. ＩＣＰエッチング装置を用いて、前記強誘電体膜から前記強誘電体パターンを形成することを特徴とする請求項１記載の半導体装置の製造方法。
10. エッチング中のガス雰囲気として、アルゴンとハロゲンガスの混合ガスを用いることを特徴とする請求項９記載の半導体装置の製造方法。

Images