JP2008251889A - キャパシタの製造方法 - Google Patents
キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2008251889A JP2008251889A JP2007092198A JP2007092198A JP2008251889A JP 2008251889 A JP2008251889 A JP 2008251889A JP 2007092198 A JP2007092198 A JP 2007092198A JP 2007092198 A JP2007092198 A JP 2007092198A JP 2008251889 A JP2008251889 A JP 2008251889A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dielectric layer
- manufacturing
- plasma
- plasma treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】キャパシタ100の製造方法は、基板10の上に、下部電極層20aと、一般式ABO3で示されるペロブスカイト型酸化物が好適な誘電体層30aと、上部電極層40aと、を順次積層する工程と、上部電極層40aの上にパターニングされたマスク層50を形成する工程と、マスク層50をマスクとして、少なくとも上部電極層40aと誘電体層30aとをパターニングする工程と、マスク層50を除去する工程と、基板10側にRFバイアスを印加したプラズマ処理を行って、誘電体層30の露出面にプラズマを接触させるプラズマ処理工程と、を含む。
【選択図】図5
Description
基板の上に、下部電極層と、誘電体層と、上部電極層と、を順次積層する工程と、
前記上部電極層の上にパターニングされたマスク層を形成する工程と、
前記マスク層をマスクとして、少なくとも前記上部電極層と前記誘電体層とをパターニングする工程と、
前記マスク層を除去する工程と、
前記誘電体層の露出面にプラズマを接触させるプラズマ処理工程と、
を含む。
本実施形態のキャパシタ100の製造方法について、図1ないし図5を参照しながら説明する。図1ないし図5は、キャパシタ100の製造工程を模式的に示す断面図である。
以下に本実施形態のキャパシタの製造方法をさらに具体的に説明するための実験例を述べる。
図6および図7は、本実験例で用いたキャパシタの構造を模式的に示す断面図である。図6に示すキャパシタの構造(a)は、上部電極が下部電極よりも大きいため、上部電極と下部電極の間を流れる漏れ電流において、誘電体層の側面を流れる電流の寄与がほとんどない構造を有する。一方、図7に示すキャパシタの構造(b)は、上部電極が下部電極よりも小さく、誘電体層の側面を流れる漏れ電流の寄与が大きい構造を有する。図8は、図6および図7に示した構造の異なるキャパシタの漏れ電流を比較したグラフである。グラフの縦軸は漏れ電流の値(構造(b)の20Vの値で規格化してある)を示し、横軸は測定電圧を示す。構造(a)と構造(b)の場合の漏れ電流をそれぞれグラフ中の(a)、(b)で示し、構造(b)において、さらにプラズマ処理を行ったキャパシタの漏れ電流をグラフ中に(c)として示した。プラズマ処理の条件は、0.26Paの酸素プラズマ、プラズマソース電力900W、RFバイアス電力50W、処理時間10秒間であった。また、誘電体層にはPZTを用いた。構造(a)と構造(b)を比較すると、グラフから明らかなように、誘電体層の側面の影響が大きい構造(b)のほうが漏れ電流が約100倍大きいことが分かった。すなわち、誘電体層の側面の損傷により漏れ電流が増加していることが分かった。この漏れ電流の増加の程度は損傷の受け方により異なる。このキャパシタにプラズマ処理を行うと、グラフ中(c)に示す漏れ電流のプロットが構造(a)のプロットと重なることが分かる。すなわち、プラズマ処理により、誘電体層の側面を流れる漏れ電流が極めて小さくなることが分かった。
図12は、図7に示すような構造のキャパシタにおける、プラズマ処理前および酸素ガスを用いたプラズマ処理後、および酸素と四フッ化炭素の混合ガスを用いたプラズマ処理後の各キャパシタの漏れ電流測定結果を示す。図12の縦軸は漏れ電流の値をプラズマ処理前の20Vの漏れ電流の値で規格化したものである。図12の横軸は測定電圧である。図12を見ると、プラズマ処理前に比較して、酸素ガスを用いたプラズマ処理を行ったキャパシタ、および酸素/四フッ化炭素混合ガスを用いたプラズマ処理を行ったキャパシタの漏れ電流はいずれも著しく減少していることが分かった。また、酸素ガスのみを用いたプラズマ処理の効果よりも酸素/四フッ化炭素の混合ガスを用いたプラズマ処理の効果のほうが漏れ電流を低減する効果が優れていた。
キャパシタの誘電体層の損傷の回復のための処理として前記のプラズマ処理と一般的な熱処理とで回復機構に差異があるかを調べた。図13に熱処理で回復処理を行ったキャパシタ、プラズマ処理で回復処理を行ったキャパシタ、および回復処理を行っていないキャパシタ(図中、初期と記載)の漏れ電流の測定結果を示す。縦軸、横軸は図12と同じである。回復処理前のキャパシタには図9で示した圧力80Paのプラズマ処理で強制的に大きな損傷を与えたものを用いた。熱処理は、酸素雰囲気、600℃、5分間の処理を行った。プラズマ処理は0.26Pa、酸素プラズマで、RFバイアス電力50W、10秒間の処理を行った。図13から明らかなように、キャパシタの誘電体層の露出面が受けた損傷は、熱処理を行うと漏れ電流値として1桁程度しか回復しないのに対し、プラズマ処理を行うと漏れ電流値として4桁以上回復できることが分かった。
40,40a 上部電極層、50 マスク層、100 キャパシタ
Claims (9)
- 基板の上に、下部電極層と、誘電体層と、上部電極層と、を順次積層する工程と、
前記上部電極層の上にパターニングされたマスク層を形成する工程と、
前記マスク層をマスクとして、少なくとも前記上部電極層と前記誘電体層とをパターニングする工程と、
前記マスク層を除去する工程と、
前記誘電体層の露出面にプラズマを接触させるプラズマ処理工程と、
を含む、キャパシタの製造方法。 - 請求項1において、
前記プラズマ処理工程は、チャンバ内の圧力が0.26Paないし5.0Paで行われる、キャパシタの製造方法。 - 請求項1において、
前記プラズマ処理工程は、チャンバ内の圧力が0.26Paないし1.0Paで行われる、キャパシタの製造方法。 - 請求項1ないし請求項3のいずれかにおいて、
前記プラズマ処理工程は、N2、Ne、およびHeから選ばれる少なくとも1種を含むガスを用いて行われる、キャパシタの製造方法。 - 請求項1ないし請求項4のいずれかにおいて、
前記プラズマ処理工程は、酸素を含むガスを用いて行われる、キャパシタの製造方法。 - 請求項1ないし請求項5のいずれかにおいて、
前記プラズマ処理工程は、フッ素を含むガスを用いて行われる、キャパシタの製造方法。 - 請求項1ないし請求項6のいずれかにおいて、
前記プラズマ処理工程の後に熱処理が行われる、キャパシタの製造方法。 - 請求項1ないし請求項7のいずれかにおいて、
前記プラズマ処理工程の前に熱処理が行われる、キャパシタの製造方法。 - 請求項1ないし請求項8のいずれかにおいて、
前記プラズマ処理工程の後に、少なくとも前記誘電体層の露出面に絶縁膜を成膜する工程を含む、キャパシタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007092198A JP2008251889A (ja) | 2007-03-30 | 2007-03-30 | キャパシタの製造方法 |
US12/013,507 US20080170352A1 (en) | 2007-01-15 | 2008-01-14 | Capacitor and its manufacturing method |
US13/013,148 US8305730B2 (en) | 2007-01-15 | 2011-01-25 | Capacitor and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007092198A JP2008251889A (ja) | 2007-03-30 | 2007-03-30 | キャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008251889A true JP2008251889A (ja) | 2008-10-16 |
Family
ID=39976477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007092198A Withdrawn JP2008251889A (ja) | 2007-01-15 | 2007-03-30 | キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008251889A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302404A (ja) * | 2008-06-16 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2013149646A (ja) * | 2012-01-17 | 2013-08-01 | Seiko Epson Corp | 圧電素子の製造方法および液体噴射装置の製造方法 |
JP5800710B2 (ja) * | 2009-08-06 | 2015-10-28 | 株式会社アルバック | 圧電素子の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240728A (ja) * | 1985-08-15 | 1987-02-21 | Tokuda Seisakusho Ltd | ドライエツチング装置 |
JPS6333829A (ja) * | 1986-07-03 | 1988-02-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体ウエ−ハを修復する方法 |
JPH09162311A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001203194A (ja) * | 1999-09-02 | 2001-07-27 | Applied Materials Inc | 低κ誘電体に対する損傷を最小にする金属プラグの事前清浄化方法 |
JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
JP2002043277A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | 半導体装置の製造方法、及びそれに用いるプラズマエッチング装置 |
WO2006066261A2 (en) * | 2004-12-17 | 2006-06-22 | Texas Instruments Incorporated | Ferroelectric capacitor stack etch cleaning |
JP2006332138A (ja) * | 2005-05-23 | 2006-12-07 | Nippon Telegr & Teleph Corp <Ntt> | 金属酸化膜のエッチング方法 |
-
2007
- 2007-03-30 JP JP2007092198A patent/JP2008251889A/ja not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240728A (ja) * | 1985-08-15 | 1987-02-21 | Tokuda Seisakusho Ltd | ドライエツチング装置 |
JPS6333829A (ja) * | 1986-07-03 | 1988-02-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体ウエ−ハを修復する方法 |
JPH09162311A (ja) * | 1995-12-05 | 1997-06-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001203194A (ja) * | 1999-09-02 | 2001-07-27 | Applied Materials Inc | 低κ誘電体に対する損傷を最小にする金属プラグの事前清浄化方法 |
JP2001244426A (ja) * | 1999-12-22 | 2001-09-07 | Texas Instr Inc <Ti> | 強誘電メモリ・セルの製造方法 |
JP2002043277A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Ltd | 半導体装置の製造方法、及びそれに用いるプラズマエッチング装置 |
WO2006066261A2 (en) * | 2004-12-17 | 2006-06-22 | Texas Instruments Incorporated | Ferroelectric capacitor stack etch cleaning |
JP2006332138A (ja) * | 2005-05-23 | 2006-12-07 | Nippon Telegr & Teleph Corp <Ntt> | 金属酸化膜のエッチング方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302404A (ja) * | 2008-06-16 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP5800710B2 (ja) * | 2009-08-06 | 2015-10-28 | 株式会社アルバック | 圧電素子の製造方法 |
JP2013149646A (ja) * | 2012-01-17 | 2013-08-01 | Seiko Epson Corp | 圧電素子の製造方法および液体噴射装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466537B2 (en) | Capacitor and its manufacturing method | |
US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
US20040173570A1 (en) | Method of etching magnetic and ferroelectric materials using a pulsed bias source | |
US6315913B1 (en) | Structuring method | |
US8305730B2 (en) | Capacitor and its manufacturing method | |
KR100816597B1 (ko) | 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
US7548408B2 (en) | Capacitor and its manufacturing method | |
JP2008251889A (ja) | キャパシタの製造方法 | |
US20130284701A1 (en) | Method of manufacturing dielectric device and ashing method | |
JP3367600B2 (ja) | 誘電体薄膜素子の製造方法 | |
JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
JP2000349253A (ja) | 強誘電体キャパシタ構造体の乾式蝕刻方法 | |
JP2005353673A (ja) | 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、強誘電体キャパシタ、および強誘電体メモリ | |
US7504680B2 (en) | Semiconductor device and mask pattern | |
JP5800710B2 (ja) | 圧電素子の製造方法 | |
JP4327761B2 (ja) | 半導体装置 | |
US20090061632A1 (en) | Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics | |
WO2012057127A1 (ja) | 誘電体デバイスの製造方法 | |
JP2001284549A (ja) | 強誘電性キャパシタの製造方法 | |
JP2006222283A (ja) | 半導体装置の製造方法 | |
JP2004241692A (ja) | 強誘電体メモリ素子の製造方法 | |
JP2003298015A (ja) | 強誘電体メモリ装置およびその製造方法 | |
KR100329786B1 (ko) | 강유전체 메모리 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091210 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100219 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110415 |