KR100816597B1 - 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 - Google Patents

강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 Download PDF

Info

Publication number
KR100816597B1
KR100816597B1 KR20060040886A KR20060040886A KR100816597B1 KR 100816597 B1 KR100816597 B1 KR 100816597B1 KR 20060040886 A KR20060040886 A KR 20060040886A KR 20060040886 A KR20060040886 A KR 20060040886A KR 100816597 B1 KR100816597 B1 KR 100816597B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
layer
forming
capacitor
conductive layer
Prior art date
Application number
KR20060040886A
Other languages
English (en)
Other versions
KR20060116160A (ko
Inventor
마사오 나까야마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060116160A publication Critical patent/KR20060116160A/ko
Application granted granted Critical
Publication of KR100816597B1 publication Critical patent/KR100816597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터 특성이 양호한 강유전체 캐패시터를 제공하는 것에 있다. 본 발명의 강유전체 캐패시터의 형성 방법은, (a) 기체(10)의 상방에 제1 도전층(20a)을 형성하는 단계, (b) 상기 제1 도전층(20a) 상에, 산소를 갖는 강유전체 물질을 포함하는 강유전체층(30a)을 형성하는 단계, (c) 상기 강유전체층(30a) 상에 제2 도전층(40a)을 형성하는 단계, (d) 상기 제2 도전층(40a) 상에 마스크 M1을 형성하는 단계, (e) 상기 마스크 M1을 이용하여, 적어도 상기 제2 도전층(40a)을 에칭함으로써, 상기 제1 도전층(20), 상기 강유전체층(30), 및 상기 제2 도전층(40)으로 이루어지는 캐패시터를 형성하는 단계, (f) 상기 (e)의 공정 후에, 상기 에칭에 의해 노출된 상기 강유전체층(30)의 노출면에 불소를 부착시키는 단계, (g) 상기 캐패시터에 열 처리를 실시하는 단계를 포함한다.
기체, 하부 전극, 상부 전극, 불소 플라즈마 분위기, 마스크층

Description

강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및 전자 디바이스{METHOD FOR FORMING FERROELECTRIC CAPACITOR, FERROELECTRIC CAPACITOR AND ELECTRONIC DEVICE}
도 1은 본 실시 형태에 따른 강유전체 캐패시터의 형성 공정을 모식적으로 도시하는 도면.
도 2는 본 실시 형태에 따른 강유전체 캐패시터의 형성 공정을 모식적으로 도시하는 도면.
도 3은 본 실시 형태에 따른 강유전체 캐패시터의 형성 공정을 모식적으로 도시하는 도면.
도 4는 본 실시 형태에 따른 강유전체 캐패시터의 형성 공정을 모식적으로 도시하는 도면.
도 5는 본 변형예에 따른 강유전체 캐패시터의 형성 공정을 모식적으로 도시하는 도면.
도 6은 제1 실험의 측정 결과를 도시하는 도면.
도 7은 제1 실험의 측정 결과를 도시하는 도면.
도 8은 제2 실험의 측정 결과를 도시하는 도면.
도 9는 제2 실험의 측정 결과를 도시하는 도면.
도 10은 본 실시 형태에 따른 강유전체 메모리를 설명하는 도면.
도 11은 본 실시 형태에 따른 강유전체 메모리를 설명하는 도면.
도 12는 본 실시 형태에 따른 강유전체 메모리를 설명하는 도면.
도 13은 본 실시 형태에 따른 압전 소자를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기체
20 : 하부 전극
30 : 강유전체막
40 : 상부 전극
50 : 불소 플라즈마 분위기
M1 : 마스크층
[특허 문헌1] 일본 특개 2003-243623호 공보
본 발명은 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및 전자 디바이스에 관한 것이다.
강유전체 메모리는, 캐패시터 절연층에 강유전체층을 이용한 RAM이며, 고속의 판독, 기입이 가능한 RAM으로서 주목받고 있다. 이러한 강유전체 메모리에 포 함되어 있는 강유전체 캐패시터는, 하부 전극과 상부 전극 사이에 강유전체막이 형성된 구조를 취하고, 드라이 에칭에 의해 패터닝됨으로써 형성된다.
전술한 강유전체 캐패시터의 형성에서는, 강유전체층이 상부 전극의 형성 시나 패터닝을 위한 드라이 에칭 시에 데미지를 받는 경우가 있다. 이러한 데미지는, 강유전체층의 결정 구조를 무너뜨리고, 나아가서는 강유전체 캐패시터의 전기 특성의 열화를 초래하는 것으로 된다. 그 때문에, 패터닝을 끝낸 후에 강유전체층의 결정 회복의 열 처리가 행해지는 경우가 있다. 이 열처리에서, 충분히 결정 구조의 회복을 도모하기 위해서는, 열 처리 온도를 고온화하는 것 또는 처리 시간을 길게 하는 것이 필요하지만, 모두 강유전체층의 구성 성분(예를 들면, Pb)의 증발이나 하부 전극 및 상부 전극에의 확산을 야기하는 경우가 있다. 이것은, 역시 전기 특성의 열화를 초래하는 것으로 된다.
본 발명의 목적은, 결정 회복이 양호하게 행해져서, 특성이 좋은 강유전체 캐패시터의 형성 방법 및 강유전체 캐패시터를 제공하는 데에 있다. 또한, 본 발명의 다른 목적은, 상기 강유전체 캐패시터를 포함하는 전자 디바이스를 제공하는 것에 있다.
(1) 본 발명의 강유전체 캐패시터의 형성 방법은,
(a) 기체의 상방에 제1 도전층을 형성하는 단계,
(b) 상기 제1 도전층 상에, 산소를 갖는 강유전체 물질을 포함하는 강유전체 층을 형성하는 단계,
(c) 상기 강유전체층 상에 제2 도전층을 형성하는 단계,
(d) 상기 제2 도전층 상에 마스크를 형성하는 단계,
(e) 상기 마스크를 이용하여, 적어도 상기 제2 도전층을 에칭함으로써, 상기 제1 도전층, 상기 강유전체층, 및 상기 제2 도전층으로 이루어지는 캐패시터를 형성하는 단계,
(f) 상기 (e)의 공정 후에, 상기 에칭에 의해 노출된 상기 강유전체층의 노출면에 불소를 부착시키는 단계,
(g) 상기 캐패시터에 열 처리를 실시하는 단계를 포함한다.
본 발명의 강유전체 캐패시터의 형성 방법에 따르면, 상기 (f)에서, 강유전체층의 표면에 불소를 부착시킨 후에, 상기 (g)에서 열 처리를 행함으로써, 패터닝 공정 등에 의해 데미지를 받은 강유전체막의 결정 회복을 촉진시킬 수 있다. 그 때문에, 결정성이 좋은 강유전체막을 갖는 강유전체 캐패시터를 형성할 수 있으며, 그 결과, 히스테리시스 특성이 양호한 강유전체 캐패시터를 제공할 수 있다.
또한, 본 발명에서, 특정한 A층(이하, 「A층」이라고 함)의 상방에 특정한 B층(이하, 「B층」이라고 함)을 형성한다고 할 때, A층 위에 직접 B층을 형성하는 경우와, A층 위에 다른 층을 개재하여 B층을 형성하는 경우를 포함하는 의미이다.
(2) 본 발명의 강유전체 캐패시터의 형성 방법은,
(a) 기체의 상방에 제1 도전층을 형성하는 단계,
(b) 상기 제1 도전층 상에, 산소를 갖는 강유전체 물질을 포함하는 강유전체 층을 형성하는 단계,
(c) 상기 강유전체층 상에 제2 도전층을 형성하는 단계,
(d) 상기 제2 도전층 상에 마스크를 형성하는 단계,
(e) 상기 마스크를 이용하여, 적어도 상기 제2 도전층을 에칭함으로써, 상기 제1 도전층, 상기 강유전체층, 및 상기 제2 도전층으로 이루어지는 캐패시터를 형성하는 단계,
(f) 상기 (e)의 공정 후에, 상기 강유전체 물질이 갖는 상기 산소의 적어도 일부를 불소로 치환하는 단계,
(g) 상기 캐패시터에 열 처리를 실시하는 단계를 포함한다.
본 발명의 강유전체 캐패시터의 형성 방법에 따르면, 상기 (f)에서, 강유전체층을 구성하는 강유전체 물질이 갖는 산소의 일부가 불소로 치환된 상태에서, 상기 (g)에서 열 처리를 행함으로써, 패터닝 공정 등에 의해 데미지를 받은 강유전체막의 결정 회복을 촉진시킬 수 있다. 그 때문에, 결정성이 좋은 강유전체막을 갖는 강유전체 캐패시터를 형성할 수 있으며, 그 결과, 히스테리시스 특성이 양호한 강유전체 캐패시터를 제공할 수 있다.
본 발명의 강유전체 캐패시터의 형성 방법은, 또한, 하기의 양태를 예로 들 수 있다.
(3) 본 발명의 강유전체 캐패시터의 형성 방법에서,
상기 (f)의 공정 전에, 산소 플라즈마 처리에 의해 상기 마스크를 제거하는 단계를 포함할 수 있다.
이 양태에 따르면, 예를 들면 강유전체 캐패시터 형성 시의 레지스트층 제거를 위한 산소 플라즈마를 이용한 애싱 공정 등에 의해, 상기 (f)에서 강유전체층의 노출면에 부착시킨 불소 또는 강유전체 물질의 산소와 치환된 불소가 제거되게 되는 것을 방지할 수 있다.
(4) 본 발명의 강유전체 캐패시터의 형성 방법에서,
상기 (f)의 공정은, 상기 기체를 불소를 포함하는 플라즈마 분위기에 노출되는 단계를 포함할 수 있다.
(5) 본 발명의 강유전체 캐패시터의 형성 방법에서,
상기 불소 플라즈마의 원료 가스는, CF4, C2F6 및 NF3 중 적어도 1종을 포함할 수 있다.
(6) 본 발명의 강유전체 캐패시터의 형성 방법에서,
상기 강유전체층은, Pb(Zr, Ti)O3, SrBi2Ta2O9, Bi4Ti3O12, (Bi, La)4Ti3O12 중 적어도 1종을 포함할 수 있다.
(7) 본 발명의 전자 디바이스는,
강유전체 캐패시터를 포함하고,
상기 강유전체 캐패시터는, 상기의 강유전체 캐패시터의 형성 방법에 의해 형성된 것이다.
(8) 본 발명의 강유전체 캐패시터는,
기체와,
상기 기체 상방에 형성된 하부 전극과,
상기 하부 전극 상에 형성된 산소를 갖는 강유전체 물질을 포함하는 강유전체층과,
상기 강유전체층 상에 형성된 상부 전극을 포함하고,
상기 강유전체 물질이 갖는 상기 산소의 적어도 일부는, 불소로 치환되어 있다.
(9) 본 발명의 강유전체 캐패시터에서,
상기 강유전체층은, Pb(Zr, Ti)O3- XFX로서, 0<X<3일 수 있다.
(10) 본 발명의 전자 디바이스는, 상기의 강유전체 캐패시터를 포함한다.
<실시 형태>
1. 강유전체 캐패시터 및 강유전체 캐패시터의 형성 방법
이하, 본 발명의 실시 형태의 일례에 대하여, 도 1∼도 4를 참조하면서 설명한다. 도 1∼도 4는, 본 실시 형태에 따른 강유전체 캐패시터의 형성 방법을 모식적으로 도시하는 단면도이다.
(1) 우선, 도 1에 도시한 바와 같이 기체(10) 위에, 하부 전극을 위한 도전층(20a)(이하, 「하부 전극층(20a)」이라고 함), 강유전체층을 위한 층(30a)(이하, 「강유전체층(30a)」이라고 함), 및 상부 전극을 위한 도전층(40a)(이하, 「상부 전극층(40a)」이라고 함)을 순차적으로 적층한다.
하부 전극층(20a)은, 강유전체 캐패시터의 전극으로 이루어질 수 있는 것이 면, 특별히 한정되지 않는다. 하부 전극층(20a)은, 예를 들면 Pt 또는 Ir 등의 귀금속이나, 그 산화물(예를 들면, IrOx 등)을 재료로서 이용할 수 있다. 또한, 하부 전극층(20a)은, 이들 재료의 단층이어도 되고, 복수의 재료로 이루어지는 층을 적층한 다층 구조이어도 된다. 하부 전극층(20a)의 성막 방법은, 스퍼터법, 진공 증착, CVD 등의 공지의 방법이다.
강유전체층(30a)의 재질로서는, PZT(Pb(Zr, Ti)O3), SBT(SrBi2Ta2O9), BIT(Bi4Ti3O12), BLT((Bi, La)4Ti3O12) 등을 예로 들 수 있다.
강유전체층(30a)의 성막 방법으로서는, 용액 도포법(졸·겔법, MOD(Metal Organic Decomposition)법 등을 포함함), 스퍼터법 또는 CVD(Chemical Vapor Deposition)법(MOCVD(Metal Organic Chemical Vapor Deposition)법을 포함함) 등을 예로 들 수 있다.
상부 전극층(40a)은, 하부 전극층(20a)과 마찬가지의 재료, 및 성막 방법을 이용할 수 있다.
(2) 다음으로, 도 2에 도시한 바와 같이 상부 전극층(40a) 위에 소정의 패턴을 갖는 마스크층 M1을 형성한다. 마스크층 M1로서는, 본 실시 형태에서는, 하드 마스크를 형성하는 경우를 예로 들어 설명한다. 마스크층 M1의 재질로서는, 예를 들면 산화 실리콘, 질화 티탄, 산화 티탄, 산화 알루미늄, 질화 실리콘, 및 텅스텐을 예로 들 수 있다. 마스크층 M1은, 단층이어도 되고, 복수 층의 적층체이어도 된다. 마스크층 M1의 형성에서는, 우선, 상부 전극층(40a)의 전체면에 전술한 재 질의 하드 마스크층(도시 생략)을 형성한다. 그 후, 하드 마스크층 위에 공지의 포토리소그래피법 및 에칭 기술에 의해 레지스트층(도시 생략)을 형성한다. 이 레지스트층을 마스크로 하여, ICP(Induction coupled plasma) 플라즈마 등을 이용한 드라이 에칭에 의해 하드 마스크층을 패터닝하여, 마스크층 M1이 형성된다.
(3) 다음으로, 도 3에 도시한 바와 같이 상부 전극층(40a) 및 강유전체층(30a)을 드라이 에칭함으로써 패터닝한다. 상부 전극층(40a), 및 강유전체층(30a)의 에칭 방법으로서는, 그 재질에 따라, 적절하게 선택할 수 있으며, 스퍼터 에칭, 플라즈마 에칭 등을 예로 들 수 있다. 예를 들면, ICP 플라즈마 등의 고밀도 플라즈마를 이용하는 경우에는, 우선, 에칭 가스로서, 할로겐을 포함하는 에칭 가스를 이용하여, 상부 전극층(40a)을 드라이 에칭한다. 할로겐을 포함하는 에칭 가스로서는, 예를 들면 염소와 산소의 혼합 가스를 예로 들 수 있다. 그 후, 강유전체층(30a)이 노출되기 전에, 에칭 가스를, 불소를 포함하는 에칭 가스로 절환하여, 남은 상부 전극층(40a)과 강유전체층(30a)을 에칭한다. 불소를 포함하는 에칭 가스로서는, 예를 들면 CF4나 C4F8 등의 프레온 가스를 예로 들 수 있다. 에칭 가스는 아르곤 등의 불활성 가스를 포함할 수 있다. 또한, 상부 전극층(40a)을 에칭하고, 그 후 마스크층 M1을 제거하고, 에칭된 상부 전극층(40a)을 마스크로 하여, 강유전체층(30a)을 패터닝하여도 된다.
이상의 공정에 의해, 하부 전극(20), 강유전체막(30) 및 상부 전극(40)의 적층 구조가 형성된다.
(4) 다음으로, 강유전체층(30)의 표면에 불소를 부착시킨다(이하, 「불소 처리」라고도 함). 구체적으로는, 도 4에 도시한 바와 같이 하부 전극(20), 강유전체막(30) 및 상부 전극(40)이 적층된 기판(10)을 불소 플라즈마 분위기(50) 속에 노출시킨다. 본 공정에서는, 플라즈마를 발생시킬 수 있는 장치이면, 특별히 제한은 없다. 예를 들면, 상부 전극층(40a)나 강유전체층(30a)의 에칭에 사용한 플라즈마 에칭 장치를 그대로 이용할 수 있다. 불소 플라즈마를 발생시키는 방법으로서는, 평행 평판형 리액터 또는 ICP, ECR 혹은 마이크로파 등의 각종 방식을 이용할 수 있다. 불소 플라즈마의 원료 가스로서는, CF4, C2F6, C4F8 등의 CF계 가스, SF6 및 NF3을 이용할 수 있다. 원료 가스 속에는, 아르곤 가스 등의 불활성 가스나 산소 가스 등이 포함되어 있어도 된다. 또한, 원료 가스로서, 카본의 비율이 많은 C2F6, C4F8 등을 이용하는 경우, 카본의 피착물이 형성되기 때문에, 후술하는 열 처리 전에, 피착물을 제거하기 위해서, 순수 등에 의한 린스 공정을 마련하는 것이 바람직하다.
또한, 플라즈마를 발생시키는 방식으로서는, ICP 등의 고밀도 플라즈마를 발생할 수 있는 방법을 적용하는 것이 바람직하다. 고밀도 플라즈마를 이용하는 경우, 저압력이어도 플라즈마를 발생시킬 수 있기 때문에, 래디컬의 발생을 억제할 수 있으며, 기초층에 산화 실리콘층 등이 형성되어 있는 경우에도, 기초층에 끼치는 데미지를 적게 할 수 있다.
불소 처리로서는, 전술한 불소 플라즈마 분위기에 노출시키는 것 외에, 불소 함유의 약액의 도포, 약액에 침지하거나, 혹은 약액에 의한 세정 등의 방법을 이용할 수 있다.
(5) 다음으로, 결정 회복을 위한 열 처리를 행한다. 이 열 처리는, 패터닝 공정 등의 데미지에 의해 무너지게 된 강유전체막(30)의 결정 구조를 회복시키고, 전기 특성을 회복하는 것을 목적으로 하여 행해진다. 열 처리는, FA(퍼니스)를 이용하여 천천히 가열을 행하여도 되고, 래피드 서멀 어닐링법을 이용하여 급속 가열을 행해도 된다. 이 열 처리는, 산소 분위기 하에서 행해지는 것이 바람직하다.
열 처리는, 불소 처리를 끝낸 후, 가능한 한 빠른 단계로 처리를 행하는 것이 바람직하다. 이것은 시간이 지남에 따라 부착시킨 불소를 잃어버리게 되어, 결정 회복을 유리하게 진행시킨다고 하는 효과가 저감하기 때문이다. 또한, 애싱이나 부식 대책을 위한 산소 플라즈마 처리를 불소 처리 후에 행하면, 마찬가지로 부착시킨 불소를 잃어버리게 되는 경우가 있다. 그 때문에, 이들 산소 플라즈마를 이용하는 처리는, 공정 (4) 전에 행해지고 있는 것이 바람직하다.
이상의 공정에 의해, 본 실시 형태에 따른 강유전체 캐패시터를 형성할 수 있다. 본 실시 형태에 따른 강유전체 캐패시터의 형성 방법에 따르면, 결정 회복을 위한 열 처리에 의해 강유전체막의 결정 구조를 양호하게 회복할 수 있으며, 전기 특성이 향상된 강유전체 캐패시터를 형성할 수 있다. 강유전체막(30)의 표면에 불소를 부착시킴으로써, 결정 회복을 유리하게 진행시킬 수 있는 이유는, 다음과 같이 고찰된다. 또한, 이하의 고찰에서는, 강유전체막(30)으로서, PZT를 이용한 경우에 대해 설명한다. 불소는, 노출면에 부착 후 데미지를 받아 결정 구조가 무 너지고 있는 강유전체막(30)에 확산한다. 불소는 산소와 이온 반경이 비슷하기 때문에, 산소와 치환될 수 있다. 즉, 강유전체막(30)은, 예를 들면 Pb(Zr, Ti)O3-XFX(0<X<3)로 되어 있다고 생각된다. 이와 같이, 불소가 산소로 치환됨으로써 도너로서 기능하여, 결손된 납의 전하를 보충한다. 따라서, 결정 구조의 회복을 촉진할 수 있는 것이다. 그 결과, 본 실시 형태에 따른 형성 방법에 따르면, 전기 특성이 좋은 강유전체 캐패시터를 형성할 수 있다.
(변형예)
또한, 본 실시 형태에 따른 강유전체 캐패시터의 형성 방법의 변형예에 대하여, 도 5를 참조하면서 설명한다. 도 5는, 변형예에 따른 강유전체 캐패시터의 형성 방법을 모식적으로 도시하는 단면도이다. 변형예는, 전술한 실시 형태와 비교하여, 강유전체막(30)의 패턴이 서로 다른 예이다.
변형예에서는, 우선 전술한 공정 (1), (2)와 마찬가지로, 기체(10) 위에 하부 전극층(20a), 강유전체층(30a) 및 상부 전극층(40a)을 형성하고, 상부 전극층(40a) 위에, 소정의 패턴의 마스크층 M1을 형성한다.
다음으로, 도 5에 도시한 바와 같이 상부 전극층(40a) 및 강유전체층(30a)의 상부를 드라이 에칭함으로써 패터닝한다. 강유전체층(30a)의 에칭은, 상부 전극층(40a)과 강유전체층(30a)의 계면이 노출된 직후에 멈추는 것이 바람직하다. 직후란, 예를 들면 상부 전극의 막 두께/상부 전극의 드라이 에칭 속도의 변화가 산출될 때나, 드라이 에칭 중의 플라즈마 발광 스펙트럼의 강도를 모니터하고, 상부 전극층이 없어져서 강유전체층이 노출됨으로써 야기되는 스펙트럼 강도의 변화가 관찰될 때이다. 또한, 웨이퍼의 면내 균일성도 고려하여, 10% 정도의 오버 에칭을 더하여, 강유전체층(30a)의 에칭을 멈추어도 된다.
이어서, 전술한 실시 형태의 공정 (4) 및 (5)와 마찬가지로, 불소 처리 및 결정 회복을 위한 열 처리를 실시한다. 이상의 공정에 의해, 본 변형예에 따른 강유전체 캐패시터를 형성할 수 있다.
본 변형예에 따르면, 강유전체층(30)에 불소를 부착시킬 수 있는 면이 증가하기 때문에, 결정 회복을 보다 유리하게 촉진할 수 있다. 그 결과, 전기 특성이 좋은 강유전체 캐패시터를 제공할 수 있다.
2. 실험예
이하, 본 실시 형태에 따른 강유전체 캐패시터의 실험예에 대하여 설명한다.
2.1. 제1 실험
제1 실험예에서는, 하부 전극(20), 강유전체막(30) 및 상부 전극(40)이 적층된 적층체를 형성하고, 이것에, 불소 플라즈마 처리를 행한 강유전체 캐패시터 1과, 염소 플라즈마 처리를 행한 강유전체 캐패시터 2와, 처리를 행하지 않았던 강유전체 캐패시터 3을 형성했다. 그 후, 히스테리시스 특성을 측정하여 분극값을 구했다. 도 6에는, 강유전체 캐패시터(1∼3)의 히스테리시스 곡선을 나타내고, 도 7에는, 분극값의 측정 결과를 나타낸다.
우선, 강유전체 캐패시터(1∼3)의 형성 방법에 대하여 설명한다. 또한, 이하의 설명에서는 강유전체 캐패시터 1의 형성 방법에 대하여 설명한 후, 강유전체 캐패시터 2, 3에 대해서는, 강유전체 캐패시터 1과 서로 다른 점에 대해서만 설명한다.
(a) 적층체의 형성
기체 위에 하부 전극층(20a)으로서, 막 두께가 40㎚인 TiO2층과 막 두께가 200㎚인 Pt층의 적층체를 스퍼터법에 의해 형성했다. 이어서, 하부 전극층(20a) 위에, 강유전체층(30a)으로서, 막 두께가, 150㎚인 PZTN막을 스핀 코팅법에 의해 성막, 열 처리하여 형성했다. 이어서, 강유전체층(30a) 위에 상부 전극층(40a)으로서, 막 두께가 200㎚인 Pt층을 스퍼터법에 의해 형성했다. 이어서, 마스크층 M1로서, 레지스트층을 형성하여 공지의 방법으로 패터닝을 행하였다.
그 후, 마스크층 M1을 마스크로 하여, 상부 전극층(40a)과 강유전체층(30a)을 에칭했다. 상부 전극층(40a)의 에칭에는, 예를 들면 ICP 등의 고밀도 플라즈마 드라이 에칭 장치를 사용하고, 염소 가스와 아르곤 가스의 혼합 가스를 이용하여 1.0㎩ 이하의 저압력에서 행할 수 있다. 또한, 강유전체층(30a)의 에칭에서는, 마찬가지의 장치를 사용하여, CF4 등의 프론계의 가스와 아르곤 가스의 혼합 가스에 의해 행할 수 있다. 또한, 이 후 마스크층 M1을 제거하기 위해 산소 플라즈마로 애싱을 행하여 레지스트 마스크를 제거했다. 이에 의해, 강유전체 캐패시터의 기본 구성인 적층체가 형성되었다.
(b) 불소 부착 처리
다음으로, 형성된 적층체의 강유전체막의 표면에 불소를 부착시켰다. 구체 적으로는, 적층체가 형성된 기판을 불소 플라즈마 분위기 속에 60초간 노출하였다. 불소 플라즈마의 발생 조건은, 원료 가스로서, 예를 들면 CF4 가스를 100sccm, 압력은, 1.0㎩, 또한, 소스에 거는 파워는, 900W이며, 바이어스 파워는 0W였다. 특히 바이어스측에 파워를 걸면 기초의 에칭이 진행되게 되기 때문에 바람직하지 못하다.
(c) 결정 회복의 열 처리
다음으로, 결정 회복의 열 처리로서, 산소 분위기로, 725℃로 5분간의 열 처리를 행하였다.
이상의 공정 (a)∼(c)에 의해, 강유전체 캐패시터 1이 형성되었다.
강유전체 캐패시터 2의 형성에서는, 강유전체 캐패시터 1과 비교하여, 공정 (b)가 서로 다르다. 샘플 2에서는, 공정 (b)로서, 염소 플라즈마 분위기에 기판을 노출하였다. 조건은 염소 가스를 100sccm, 압력은, 1.0㎩, 또한, 소스에 거는 파워는, 900W였다. 또한, 강유전체 캐패시터 3의 형성에서는, 공정 (b)를 행하지 않고, 강유전체 캐패시터를 형성했다.
도 6에서부터 밝힌 바와 같이, 강유전체 캐패시터 1은, 강유전체 캐패시터 2, 3과 비교하여 각 형성이 향상하고 있는 것을 알 수 있다. 또한, 도 7에도 도시된 바와 같이, 강유전체 캐패시터 1은, 강유전체 캐패시터 2, 3과 비교하여, 분극값도 커져 있는 것을 알 수 있다. 그 결과, 불소의 부착 처리를 행함으로써, 특성이 양호한 강유전체 캐패시터를 형성할 수 있는 것이 확인되었다.
2.2. 제2 실험
다음으로, 제2 실험에 대하여 설명한다. 제2 실험에서는, 공정 (b)를 끝낸 후, 공정 (c)를 행할 때까지 산소 플라즈마에 의해 애싱의 유무나, 공정 (c)의 열 처리의 온도를 여러가지로 변경하여 각종 샘플을 형성했다. 구체적으로는, 표 1에 도시한 바와 같다. 또한, 공정 (a) 및 공정 (b), (c) 중 표 1에 도시되어 있지 않은 사항은, 제1 실험과 마찬가지로 행하였다.
Figure 112006031982542-pat00001
도 8은, 강유전체 캐패시터 21∼23의 히스테리시스를 나타낸다.
도 8에서부터 알 수 있듯이, 히스테리시스의 각형성 및 Pr의 값은 공정 (b)를 행하면 향상하지만, 공정 (b) 후에 산소 플라즈마에 의한 애싱을 넣으면 그 효과가 없어지는 것을 알 수 있다. 이것은, 산소 플라즈마에 의해 강유전체막(30)에 부착한 불소가 제거되기 때문이라고 생각된다. 따라서, 산소 플라즈마의 애싱을 행하는 경우에는, 공정 (b) 전에 행하는 것이 바람직한 것이 확인되었다.
또한, 도 9에는, 강유전체 캐패시터 24∼27의 잔류 분극을 비교하여 도시하는 도면이다. 강유전체 캐패시터 24와 25, 강유전체 캐패시터 26과 27이 서로 다른 열 처리의 온도에도 상관없이 거의 동일한 특성을 나타내고 있는 것을 알 수 있다. 이에 의해, 공정 (b)의 처리를 행함으로써, 마찬가지의 특성의 강유전체 캐패시터를 얻고자 할 때에는, 보다 저온의 처리에서도 충분한 특성이 얻어지는 것을 알 수 있었다. 즉, 프로세스의 저온화를 도모할 수 있는 것으로 된다.
3. 전자 디바이스
다음으로, 본 실시 형태에 따른 강유전체 캐패시터를 포함하는 전자 디바이스에 대하여 설명한다.
또한, 전자 디바이스로서는, 강유전체 메모리, 압전 소자, 잉크제트 프린터의 잉크제트식 기억 헤드 등을 예로 들 수 있다.
3.1 강유전체 메모리
다음으로, 본 실시 형태에 따른 강유전체 캐패시터를 포함하는 강유전체 메모리에 대하여 설명한다.
도 10의 (A) 및 도 10의 (B)는, 상기 실시 형태의 제조 방법에 의해 얻어지는 강유전체 캐패시터를 이용한 강유전체 메모리(1000)를 모식적으로 도시하는 도면이다. 또한, 도 10의 (A)는, 강유전체 메모리(1000)의 평면적 형상을 도시하는 것이고, 도 10의 (B)는 도 10의 (A)에서의 I-I 단면을 도시하는 것이다.
강유전체 메모리 장치(1000)는, 도 10의 (A)에 도시한 바와 같이 메모리 셀 어레이(200)와, 주변 회로부(300)를 갖는다. 그리고, 메모리 셀 어레이(200)와 주변 회로부(300)는, 서로 다른 층에 형성되어 있다. 또한, 주변 회로부(300)는, 메모리 셀 어레이(200)에 대하여 반도체 기판(400) 상의 서로 다른 영역에 배치되어 있다. 또한, 주변 회로부(300)의 구체예로서는, Y 게이트, 센스 앰프, 입출력 버퍼, X 어드레스 디코더, Y 어드레스 디코더, 또는 어드레스 버퍼를 예로 들 수 있다.
메모리 셀 어레이(200)는, 행 선택을 위한 하부 전극(210)(워드선)과, 열 선택을 위한 상부 전극(220)(비트선)이 교차하도록 배열되어 있다. 또한, 하부 전극(210) 및 상부 전극(220)은, 복수의 라인 형상의 신호 전극으로 이루어지는 스트라이프 형상을 갖는다. 또한, 신호 전극은, 하부 전극(210)이 비트선, 상부 전극(220)이 워드선으로 되도록 형성할 수 있다.
그리고, 도 10의 (B)에 도시한 바와 같이 하부 전극(210)과 상부 전극(220) 사이에는, 강유전체막(215)이 배치되어 있다. 메모리 셀 어레이(200)에서는, 이 하부 전극(210)과 상부 전극(220)과의 교차하는 영역에서, 강유전체 캐패시터(230)로서 기능하는 메모리 셀이 구성되어 있다. 강유전체 캐패시터(230)로서, 본 실시 형태에 따른 강유전체 캐패시터가 적용되어 있다.
또한, 강유전체 메모리 장치(1000)는, 하부 전극(210), 강유전체막(215), 및 상부 전극(220)을 피복하도록, 제2 층간 절연막(430)이 형성되어 있다. 또한, 배선층(450, 460)을 피복하도록 제2 층간 절연막(430) 위에 절연성의 보호층(440)이 형성되어 있다.
주변 회로부(300)는, 도 10의 (A)에 도시한 바와 같이 상기 메모리 셀 어레이(200)에 대하여 선택적으로 정보의 기입 혹은 판독을 행하기 위한 각종 회로를 포함하여, 예를 들면, 하부 전극(210)을 선택적으로 제어하기 위한 제1 구동 회로(310)와, 상부 전극(220)을 선택적으로 제어하기 위한 제2 구동 회로(320)와, 그 외에 센스 앰프 등의 신호 검출 회로(도시 생략)를 포함하여 구성된다.
또한, 주변 회로부(300)는, 도 10의 (B)에 도시한 바와 같이 반도체 기판(400) 상에 형성된 MOS 트랜지스터(330)를 포함한다. MOS 트랜지스터(330)는, 게이트 절연막(332), 게이트 전극(334), 및 소스/드레인 영역(336)을 갖는다. 각 MOS 트랜지스터(330) 사이는, 소자 분리 영역(410)에 의해서 분리되어 있다. 이 MOS 트랜지스터(330)가 형성된 반도체 기판(400) 상에는, 제1 층간 절연막(420)이 형성되어 있다. 그리고, 주변 회로부(300)와 메모리 셀 어레이(200)는, 배선층(51)에 의해서 전기적으로 접속되어 있다.
도 11에는, 다른 강유전체 메모리의 예로서 1T1C형 강유전체 메모리 장치(500)의 구조도를 나타낸다. 도 12는 강유전체 메모리(500)의 등가 회로도이다.
강유전체 메모리(500)는, 도 11에 도시한 바와 같이 하부 전극(501), 플레이트선에 접속되는 상부 전극(502), 강유전체막(503)으로 이루어지는 캐패시터(504)(1C)와, 소스/드레인 전극의 한 쪽이 데이터선(505)에 접속되고, 워드선에 접속되는 게이트 전극(506)을 갖는 스위치용 트랜지스터 소자(507)(1T)로 이루어지는 DRAM에 매우 비슷한 구조의 메모리 소자이다. 1T1C형의 메모리는, 기입 및 판독이 100㎱ 이하로 고속으로 행할 수 있으며, 또한 기입한 데이터는 불휘발이기 때문에, SRAM의 치환 등에 유망하다.
본 실시 형태의 강유전체 메모리에 따르면, 상기 실시 형태의 전기 특성이 좋은 강유전체 캐패시터(504)를 이용하여 구성되어 있기 때문에, 성능이 향상한 강유전체 메모리 장치를 제공할 수 있다. 또한, 저온에서 강유전체막(503)을 결정화할 수 있으며, MOS 트랜지스터 등의 반도체 소자와의 혼재를 실현할 수 있다. 본 실시 형태의 강유전체 메모리 장치는, 전술한 것에 한정되지 않고, 2T2C형 강유전체 메모리 장치 등에도 적용할 수 있다.
3.2 압전 소자
다음으로, 본 실시 형태에 따른 강유전체 캐패시터를 압전 소자로서 적용한 예에 대하여 설명한다. 즉, 강유전체막을 압전체막으로서 이용한 예이다.
도 13은, 본 실시 형태에 따른 압전 소자(1)를 도시하는 단면도이다. 이 압전 소자(1)는, 기판(2)과, 기판(2) 위에 형성된 하부 전극(3)과, 하부 전극(3) 위에 형성된 압전체막(강유전체막)(4)과, 압전체막(4) 위에 형성된 상부 전극(5)을 포함하고 있다.
기판(2)은, 예를 들면 실리콘 기판을 이용할 수 있다. 본 실시 형태에서, 기판(2)에는, (110) 배향의 단결정 실리콘 기판을 이용하고 있다. 또한, 기판(2)으로서는, (100) 배향의 단결정 실리콘 기판 또는 (111) 배향의 단결정 실리콘 기판 등도 이용할 수 있다. 또한, 기판(2)으로서는, 실리콘 기판의 표면에, 열 산화막 또는 자연 산화막 등의 아몰퍼스의 산화 실리콘막을 형성한 것도 이용할 수 있다.
하부 전극(3)은, 압전체막(4)에 전압을 인가하기 위한 한 쪽의 전극이다. 하부 전극(3)은, 예를 들면 압전체막(4)과 동일한 평면 형상으로 형성될 수 있다. 하부 전극(3)의 막 두께는, 예를 들면 100㎚∼200㎚ 정도로 형성되어 있다. 압전체막(4)은, 페로브스카이트형 구조를 갖는 막이다. 하부 전극(3) 및 상부 전극(5)은, 예를 들면 스퍼터법 혹은 진공 증착법 등에 따라서 형성할 수 있다. 하부 전극(3) 및 상부 전극(5)은, 예를 들면 Pt(백금)로 이루어진다. 또한, 하부 전극(3) 및 상부 전극(5)의 재료는, Pt에 한정되지 않고, 예를 들면 Ir(이리듐), IrOx(산화이리듐), Ti(티탄), 또는, SrRuO3 등을 이용할 수 있다.
본 실시 형태에 따르면, 압전 특성이 양호한 압전 소자를 제공할 수 있다. 본 실시 형태의 압전 소자는, 잉크제트 프린터의 잉크제트식 기억 헤드에 바람직하게 이용할 수 있다.
또한, 본 발명은, 전술한 실시 형태에 한정되는 것은 아니고, 여러가지의 변형이 가능하다. 예를 들면, 본 발명은, 실시 형태에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성이 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성과 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은, 실시 형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
본 발명에 따르면, 결정 회복이 양호하게 행해져서, 특성이 좋은 강유전체 캐패시터의 형성 방법 및 강유전체 캐패시터를 제공할 수 있으며, 또한 상기 강유 전체 캐패시터를 포함하는 전자 디바이스를 제공할 수 있다.

Claims (10)

  1. (a) 기체의 상방에 제1 도전층을 형성하는 단계,
    (b) 상기 제1 도전층 상에, 산소를 갖는 강유전체 물질을 포함하는 강유전체층을 형성하는 단계,
    (c) 상기 강유전체층 상에 제2 도전층을 형성하는 단계,
    (d) 상기 제2 도전층 상에 마스크를 형성하는 단계,
    (e) 상기 마스크를 이용하여, 적어도 상기 제2 도전층을 에칭함으로써, 상기 제1 도전층, 상기 강유전체층, 및 상기 제2 도전층으로 이루어지는 캐패시터를 형성하는 단계,
    (f) 상기 (e)의 공정 후에, 상기 기체를 불소를 포함하는 플라즈마 분위기에 노출시켜, 상기 에칭에 의해 노출된 상기 강유전체층의 노출면에 불소를 부착시키는 단계
    (g) 상기 캐패시터에 열 처리를 실시하는 단계
    를 포함하고,
    상기 강유전체층은, Pb(Zr, Ti)O3, SrBi2Ta2O9, Bi4Ti3O12, (Bi, La)4Ti3O12 중 적어도 1종을 포함하는 강유전체 캐패시터의 형성 방법.
  2. (a) 기체의 상방에 제1 도전층을 형성하는 단계,
    (b) 상기 제1 도전층 상에, 산소를 갖는 강유전체 물질을 포함하는 강유전체층을 형성하는 단계,
    (c) 상기 강유전체층 상에 제2 도전층을 형성하는 단계,
    (d) 상기 제2 도전층 상에 마스크를 형성하는 단계,
    (e) 상기 마스크를 이용하여, 적어도 상기 제2 도전층을 에칭함으로써, 상기 제1 도전층, 상기 강유전체층, 및 상기 제2 도전층으로 이루어지는 캐패시터를 형성하는 단계,
    (f) 상기 (e)의 공정 후에, 상기 기체를 불소를 포함하는 플라즈마 분위기에 노출시켜, 상기 강유전체 물질이 갖는 상기 산소의 적어도 일부를 불소로 치환하는 단계,
    (g) 상기 캐패시터에 열 처리를 실시하는 단계
    를 포함하고,
    상기 강유전체층은, Pb(Zr, Ti)O3, SrBi2Ta2O9, Bi4Ti3O12, (Bi, La)4Ti3O12 중 적어도 1종을 포함하는 강유전체 캐패시터의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 (f)의 공정 전에, 산소 플라즈마 처리에 의해 상기 마스크를 제거하는 단계를 포함하는 강유전체 캐패시터의 형성 방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 불소를 포함하는 플라즈마의 원료 가스는, CF4, C2F6 및 NF3 중 적어도 1종을 포함하는 강유전체 캐패시터의 형성 방법.
  6. 삭제
  7. 강유전체 캐패시터를 포함하는 전자 디바이스로서,
    상기 강유전체 캐패시터는 제3항의 강유전체 캐패시터의 형성 방법에 의해 형성되어 있는 전자 디바이스.
  8. 삭제
  9. 삭제
  10. 삭제
KR20060040886A 2005-05-09 2006-05-08 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 KR100816597B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005135998A JP2006313833A (ja) 2005-05-09 2005-05-09 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JPJP-P-2005-00135998 2005-05-09

Publications (2)

Publication Number Publication Date
KR20060116160A KR20060116160A (ko) 2006-11-14
KR100816597B1 true KR100816597B1 (ko) 2008-03-24

Family

ID=37394527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060040886A KR100816597B1 (ko) 2005-05-09 2006-05-08 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스

Country Status (3)

Country Link
US (1) US7528034B2 (ko)
JP (1) JP2006313833A (ko)
KR (1) KR100816597B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116442A1 (ja) 2006-03-30 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
US20080170352A1 (en) * 2007-01-15 2008-07-17 Seiko Epson Corporation Capacitor and its manufacturing method
KR100984182B1 (ko) * 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
JP5350174B2 (ja) * 2009-10-16 2013-11-27 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング方法
JP5710711B2 (ja) * 2013-08-21 2015-04-30 Ｓｐｐテクノロジーズ株式会社 基板製造方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036048A (ko) * 1995-03-20 1996-10-28 김광호 강유전성 캐패시터의 제조방법
US20030176073A1 (en) 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208272A (ja) * 1989-02-09 1990-08-17 Seiko Epson Corp 強誘電体の処理方法
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
JP3172665B2 (ja) * 1995-12-14 2001-06-04 シャープ株式会社 誘電体薄膜キャパシタ素子及びその製造方法
JP3159257B2 (ja) * 1998-12-07 2001-04-23 日本電気株式会社 半導体装置の製造方法
JP3166746B2 (ja) * 1998-12-28 2001-05-14 日本電気株式会社 キャパシタ及びその製造方法
JP2002029753A (ja) * 2000-07-17 2002-01-29 Tokyo Ohka Kogyo Co Ltd Ｂｉ系強誘電体薄膜形成用材料、Ｂｉ系強誘電体素子、およびＢｉ系強誘電体素子の製造方法
DE10039411A1 (de) * 2000-08-11 2002-02-28 Infineon Technologies Ag Strukturierung ferroelektrischer Schichten
JP2002329660A (ja) * 2001-05-07 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP4243823B2 (ja) 2002-02-19 2009-03-25 セイコーエプソン株式会社 メモリセルアレイの製造方法
JP2003273330A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 容量素子の製造方法
JP2003347279A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置の製造方法
JP4036707B2 (ja) * 2002-08-12 2008-01-23 三洋電機株式会社 誘電体素子および誘電体素子の製造方法
JP2004335491A (ja) * 2003-03-07 2004-11-25 Seiko Epson Corp 強誘電体膜と強誘電体膜の製造方法および強誘電体キャパシタならびに強誘電体メモリ
JP2004363118A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置の製造方法及び成膜方法
US7368388B2 (en) * 2005-04-15 2008-05-06 Small Robert J Cerium oxide abrasives for chemical mechanical polishing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960036048A (ko) * 1995-03-20 1996-10-28 김광호 강유전성 캐패시터의 제조방법
US20030176073A1 (en) 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry

Also Published As

Publication number Publication date
US20060252223A1 (en) 2006-11-09
JP2006313833A (ja) 2006-11-16
KR20060116160A (ko) 2006-11-14
US7528034B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
JP4838811B2 (ja) 強誘電性キャパシタ積層エッチ・クリーニング
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
JP3024747B2 (ja) 半導体メモリの製造方法
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4838613B2 (ja) 半導体装置の製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
US8305730B2 (en) Capacitor and its manufacturing method
JP3166746B2 (ja) キャパシタ及びその製造方法
JP2005183841A (ja) 半導体装置の製造方法
US7390679B2 (en) Method for manufacturing ferroelectric memory device
JP2003273330A (ja) 容量素子の製造方法
US6342337B1 (en) Ferroelectric memory cell fabrication method
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
US20130284701A1 (en) Method of manufacturing dielectric device and ashing method
KR20000044676A (ko) 계면의 특성 향상을 위한 강유전체 캐패시터제조 방법
JP2010003741A (ja) 半導体装置及び半導体装置の製造方法
JP5028829B2 (ja) 強誘電体メモリ装置の製造方法
JP3894275B2 (ja) 強誘電体メモリ装置およびその製造方法
JP2011119779A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP2018046261A (ja) 強誘電体メモリ装置の製造方法
JP4749218B2 (ja) 強誘電体素子の製造方法
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
JP2006222283A (ja) 半導体装置の製造方法
KR100596844B1 (ko) 반도체소자의 형성방법
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 12