JP2002329660A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002329660A
JP2002329660A JP2001136026A JP2001136026A JP2002329660A JP 2002329660 A JP2002329660 A JP 2002329660A JP 2001136026 A JP2001136026 A JP 2001136026A JP 2001136026 A JP2001136026 A JP 2001136026A JP 2002329660 A JP2002329660 A JP 2002329660A
Authority
JP
Japan
Prior art keywords
film
photoresist
semiconductor device
manufacturing
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001136026A
Other languages
English (en)
Inventor
So Yasuoka
創 安岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001136026A priority Critical patent/JP2002329660A/ja
Publication of JP2002329660A publication Critical patent/JP2002329660A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 フォトリソグラフィーを用いた半導体装置の
製造において、金属膜とレジスト膜との密着性を一層向
上し、レジストの剥がれを防止する。 【解決手段】 半導体基板1上にIr膜2、IrO2
3およびPt膜4を、各々膜厚約0.1μmずつ順次積
層する。次に、酸素プラズマ装置中でPt膜4を出力4
50Wにて66.7Paの酸素圧力の下で60秒間酸素
プラズマ処理する。これでPt膜4表面の数原子層が酸
化され酸化白金膜5となる。次に、HMDSの塗布を行
い、続いてフォトレジスト6を約2.4μmの膜厚でス
ピンコーティングする。次に、このフォトレジストの所
定領域を露光し、続いてドライエッチングおよび温水洗
浄を行って、所定パターンを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にフォトリソグラフィーを用いた半導体
装置のエッチングに関する。
【0002】
【従来の技術】強誘電体メモリに代表される半導体装置
を製造する際には、電極材料として化学的に安定な金属
膜が用いられることが多い。この金属膜のパターニング
には通常のフォトリソグラフィー技術が用いられてい
る。例えば、強誘電体キャパシタを含む強誘電体メモリ
を製造する際に、図3に示すように、動作層が形成され
た半導体基板101上に、キャパシタ電極を構成するイ
リジウム(Ir)膜102、酸化イリジウム(Ir
2)膜103、白金(Pt)膜104を順次積層し、
その上にフォトレジスト105を塗布し、露光した後
に、ドライエッチングにより白金(Pt)膜104、酸
化イリジウム(IrO2)膜103、イリジウム(I
r)膜102を所定の形状に加工する。
【0003】このキャパシタ電極の加工では、積層した
イリジウム(Ir)膜102、酸化イリジウム(IrO
2)膜103、白金(Pt)膜104を図3に示すよう
に各層のドライエッチング、および温水洗浄により所定
形状に加工する。この温水洗浄はドライエッチング時に
発生する残さを除去するための工程である。
【0004】
【発明が解決しようとする課題】しかしながら、この温
水洗浄において、最上層である白金(Pt)膜104と
フォトレジスト105との接着面の密着性が弱いとPt
ドライエッチング後の温水洗浄においてフォトレジスト
105が剥がれ、次工程のIrO2、Irドライエッチ
時にPt、IrO2がエッチングされ、キャパシタ電極
を所定の形状に加工することができないという問題があ
った。
【0005】一方、フォトレジスト膜を用いたフォトリ
ソグラフィー技術において、フォトレジスト105と下
地膜(例えば酸化膜、アルミ等の金属)との密着性を促
進するため、フォトレジスト接着促進剤としてのヘキサ
メチルジシラザン(以下、HMDSと略する)などのシ
ランカップリング剤を下地表面に塗布する方法が一般的
に用いられている。
【0006】しかし、この方法を白金のように化学的に
安定な金属に適用した場合、以下の課題があることを見
出した。
【0007】すなわち、白金のような金属は化学的に安
定であり通常自然酸化しないので、表面は純粋な金属状
態である。その結果、白金表面は極性をもたず電気的吸
着が起こらないため、レジストと十分な密着性が得られ
ない。したがって、図3に示すようなキャパシタ電極の
加工フロー中においてフォトレジスト105が剥がれる
という問題が解決出来ず、キャパシタ電極を所定の形状
に加工することができない。
【0008】本発明の目的は上記課題を解決するもので
あり、フォトリソグラフィーを用いた半導体装置の製造
工程において、金属膜とフォトレジスト膜との密着性を
向上させ、フォトレジストが剥がれることを防止し、所
定の形状に加工することが出来る製造方法を提供するこ
とにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
形成した金属膜上にフォトレジストを塗布して、フォト
リソグラフィーにより所定のパターンを形成する半導体
装置の製造方法において、金属膜の表面を酸素プラズマ
処理により酸化させる第1工程と、第1工程の後、金属
膜表面上にフォトレジスト接着促進剤及びフォトレジス
トを順次塗布する第2工程と、フォトレジストをマスク
として金属膜をエッチングする第3工程とを有する。
【0010】また、本発明の半導体装置の製造方法にお
いて、金属膜は表面が電気的吸着を起こさない性質を有
することが好ましい。
【0011】また、本発明の半導体装置の製造方法にお
いて、金属膜はAu、Pt、Ir、Ru、Pd、Rhま
たはOsのいずれかひとつあるいはそれらの積層膜であ
ることが好ましい。
【0012】また、本発明の半導体装置の製造方法にお
いて、接着促進剤がヘキサアルキルジシラザンであるこ
とが好ましい。
【0013】このような構成により、金属表面が酸化し
て極性を持つので、フォトレジスト接着促進剤との電気
的吸着が良好となり、フォトレジストが剥がれることを
防止できる。
【0014】
【発明の実施の形態】以下に本発明の実施形態について
図面を参照しながら説明する。
【0015】図1は、本発明の実施形態における半導体
装置の製造方法の工程フローを示している。
【0016】まず、半導体基板1上に、スパッタ装置を
用いてイリジウム(Ir)膜2、酸化イリジウム(Ir
2)膜3および白金(Pt)膜4を、それぞれ、膜厚
約0.1μmずつ順次積層する。
【0017】次に、この半導体基板1を酸素プラズマ装
置中に設置し、積層膜の最上層の白金(Pt)膜4を出
力450Wにて66.7Paの酸素圧力の下で60秒間
酸素プラズマ処理する。これによって、白金(Pt)膜
4表面の数原子層を酸化させ酸化白金膜5にする。
【0018】次いでHMDSの塗布を行う。このHMD
Sの塗布方法は、密封可能な容器内において、蒸気化し
たHMDSを単分子膜程度の厚さで積層基板表面の酸化
白金膜5上に吸着させる。
【0019】次いで、HMDSが吸着した酸化白金膜5
上にフォトレジスト6を約2.4μmの膜厚でスピンコ
ーティングする。このフォトレジストが塗布された積層
基板に、所定のパターンが形成されたフォトマスクを介
して露光した後、ドライエッチングおよび温水洗浄を行
い所定のパターンを形成する。
【0020】ここで、酸化白金膜を表面に形成すること
でフォトレジストの密着性が向上する理由を以下に説明
する。酸化白金は電気陰性度の異なる白金原子と酸素原
子よりなるため極性を持つ。一方、HMDSのOH基は
極性を持った表面と電気的吸着する性質がある。したが
って、酸化白金はHMDSを電気的吸着をさせることが
できる。
【0021】図2に、キャパシタ電極加工後におけるレ
ジストの剥がれの有無でキャパシタ加工歩留まりを酸素
プラズマ処理の有る場合と無い場合において比較した結
果を示す。
【0022】レジスト膜厚に対してレジストの接着面が
小さい2.5μm×2.5μm以下のパターンにおいて、
酸素プラズマ処理無しでは、ドライエッチングと温水洗
浄中におけるレジストパターンへのストレスでレジスト
剥がれが発生し、キャパシタ形成歩留まりが30%程度
であったが、酸素プラズマ処理を行うことで100%の
歩留まりを実現できることを確認した。
【0023】
【発明の効果】本発明の方法によれば、半導体基板上に
形成した金属膜上にフォトレジスト接着促進剤を塗布す
る前に、金属膜の表面を酸素プラズマ処理を行うこと
で、金属膜とフォトレジスト接着促進剤との密着性が向
上し、フォトレジストが剥がれることを防止できるた
め、金属膜を安定して所定パターンに加工できる。
【図面の簡単な説明】
【図1】本発明におけるキャパシタ電極の加工フローと
断面図
【図2】酸素プラズマ処理の有無によるキャパシタ加工
歩留まりを示す図
【図3】従来技術におけるキャパシタ電極の加工フロー
と断面図
【符号の説明】
1 半導体基板 2 イリジウム膜 3 酸化イリジウム膜 4 白金膜 5 酸化白金膜 6 フォトレジスト 101 半導体基板 102 イリジウム膜 103 酸化イリジウム膜 104 白金膜 105 フォトレジスト
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 27/10 444C Fターム(参考) 2H025 AA14 AB16 DA30 DA35 FA01 FA03 FA41 2H096 AA00 AA25 CA05 HA23 HA25 JA02 JA04 5F004 AA09 AA16 DB08 EA40 FA08 5F046 HA01 HA05 5F083 FR01 GA27 JA38 JA43 JA60 PR00 PR03 PR22 PR23

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成した金属膜上にフォ
    トレジストを塗布して、フォトリソグラフィーにより所
    定のパターンを形成する半導体装置の製造方法におい
    て、前記金属膜の表面を酸素プラズマ処理により酸化さ
    せる第1工程と、前記第1工程の後、前記金属膜表面上
    にフォトレジスト接着促進剤及びフォトレジストを順次
    塗布する第2工程と、前記フォトレジストをマスクとし
    て前記金属膜をエッチングする第3工程とを有すること
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 金属膜は表面が電気的吸着を起こさない
    性質を有することを特徴とする請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】 金属膜はAu、Pt、Ir、Ru、P
    d、RhまたはOsのいずれかひとつあるいはそれらの
    積層膜であることを特徴とする請求項1記載の半導体装
    置の製造方法。
  4. 【請求項4】 フォトレジスト接着促進剤がヘキサア
    ルキルジシラザンであることを特徴とする請求項1記載
    の半導体装置の製造方法。
JP2001136026A 2001-05-07 2001-05-07 半導体装置の製造方法 Pending JP2002329660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001136026A JP2002329660A (ja) 2001-05-07 2001-05-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001136026A JP2002329660A (ja) 2001-05-07 2001-05-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002329660A true JP2002329660A (ja) 2002-11-15

Family

ID=18983393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001136026A Pending JP2002329660A (ja) 2001-05-07 2001-05-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002329660A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306018A (ja) * 2003-03-26 2004-11-04 Sumitomo Bakelite Co Ltd 金属上への感光性樹脂膜の形成方法並びに半導体装置及び表示素子
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
WO2016114455A1 (ko) * 2015-01-15 2016-07-21 한국표준과학연구원 포토리소그래피 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306018A (ja) * 2003-03-26 2004-11-04 Sumitomo Bakelite Co Ltd 金属上への感光性樹脂膜の形成方法並びに半導体装置及び表示素子
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
WO2016114455A1 (ko) * 2015-01-15 2016-07-21 한국표준과학연구원 포토리소그래피 방법
US10108092B2 (en) 2015-01-15 2018-10-23 Korea Research Institute Of Standards And Science Photolithography method

Similar Documents

Publication Publication Date Title
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
WO2006100900A1 (ja) アンダーバンプメタル膜とその形成方法、ならびに弾性表面波デバイス
US20060273071A1 (en) Method of processing substrate and chemical used in the same
JPH1041222A (ja) 半導体装置の製造方法
JP2002329660A (ja) 半導体装置の製造方法
US20060093968A1 (en) Method of processing substrate and chemical used in the same
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JP2580681B2 (ja) 半導体装置の製造方法
JP3630222B2 (ja) 半導体装置およびその製造方法
JP2004012668A (ja) 光スイッチ装置及びその製造方法
JPH05144812A (ja) 半導体装置の製造方法
JPH10178018A (ja) 半導体装置の製造方法
JPH06342796A (ja) 突起電極の形成方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JP2000174127A (ja) 半導体装置の製造方法
JPS61141158A (ja) バンプ電極形成方法
JPH02271635A (ja) 半導体装置の製造方法
JPS6019661B2 (ja) 電極形成法
JPH0218931A (ja) レジスト剥離方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPS63293861A (ja) 半導体装置の製造方法
JPH0917777A (ja) 半導体装置の製造方法
JP2000035678A (ja) パターン形成方法
JPS59178681A (ja) パタ−ン形成方法
JP3309584B2 (ja) 半導体装置の製造方法