JPH0917777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0917777A JPH0917777A JP7188306A JP18830695A JPH0917777A JP H0917777 A JPH0917777 A JP H0917777A JP 7188306 A JP7188306 A JP 7188306A JP 18830695 A JP18830695 A JP 18830695A JP H0917777 A JPH0917777 A JP H0917777A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- positive resist
- polyimide precursor
- etching
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229920001721 polyimide Polymers 0.000 claims abstract description 100
- 239000004642 Polyimide Substances 0.000 claims abstract description 79
- 239000002243 precursor Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000009719 polyimide resin Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】ポリイミドバッファーコートを適用するＥＰＲ
ＯＭ内蔵の集積回路のポリイミドのポジレジスト現像液
によるパターニングにおいて、ポリイミド残りによる紫
外線消去不良を無くす。 【構成】ポリイミド膜をバッファコートに適用する集積
回路基板において、ポジレジストの現像液をポリイミド
のパターン加工に使用するとき、ポリイミドの加工後に
フォトレジストを除去せずに、熱処理してポリイミドを
硬化し、レジストをマスクに酸素プラズマにより、開口
部のポリイミド残りを除去し、ポリイミド樹脂の酸素プ
ラズマからのダメージを最小限に抑えつつ、段部のポリ
イミド樹脂のエッチング残りを除去出来るため、ＥＰＲ
ＯＭ等の光の透過性が必要なデバイスへの適用に大きな
効果がある。
ＯＭ内蔵の集積回路のポリイミドのポジレジスト現像液
によるパターニングにおいて、ポリイミド残りによる紫
外線消去不良を無くす。 【構成】ポリイミド膜をバッファコートに適用する集積
回路基板において、ポジレジストの現像液をポリイミド
のパターン加工に使用するとき、ポリイミドの加工後に
フォトレジストを除去せずに、熱処理してポリイミドを
硬化し、レジストをマスクに酸素プラズマにより、開口
部のポリイミド残りを除去し、ポリイミド樹脂の酸素プ
ラズマからのダメージを最小限に抑えつつ、段部のポリ
イミド樹脂のエッチング残りを除去出来るため、ＥＰＲ
ＯＭ等の光の透過性が必要なデバイスへの適用に大きな
効果がある。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＥＰＲＯＭ等の光の透過性が必要な半導体素
子を内蔵する集積回路のポリイミドバッファーコート形
成方法に関する。
関し、特にＥＰＲＯＭ等の光の透過性が必要な半導体素
子を内蔵する集積回路のポリイミドバッファーコート形
成方法に関する。
【０００２】
【従来の技術】この種の従来技術として、現在最もよく
用いられているポリイミドのウェットによるパターニン
グ方法を図６及び図７に示す。図６及び図７には、ＥＰ
ＲＯＭ（Electrically Programable ROM；記憶内容を電
気的に書込み、紫外線で消去可能なPROM）を内蔵する半
導体集積回路におけるポリイミドのウェットによるパタ
ーニング方法が工程順に図示されている。
用いられているポリイミドのウェットによるパターニン
グ方法を図６及び図７に示す。図６及び図７には、ＥＰ
ＲＯＭ（Electrically Programable ROM；記憶内容を電
気的に書込み、紫外線で消去可能なPROM）を内蔵する半
導体集積回路におけるポリイミドのウェットによるパタ
ーニング方法が工程順に図示されている。
【０００３】パッシベーション膜としてＰ−ＳｉＯＮ８
まで形成したＥＰＲＯＭ内蔵の集積回路基板（図６
（Ａ）参照）に、ポリイミド前駆体９を回転塗布し、ホ
ットプレートで120℃２分のベークにより溶剤を除去
し、塗布膜厚10μｍ程度の層を形成し、引き続きポジ型
のフォトレジスト（「ポジレジスト」という）10を塗布
膜厚２μｍ程度になるように回転塗布し乾燥させる（図
６（Ｂ）参照）。
まで形成したＥＰＲＯＭ内蔵の集積回路基板（図６
（Ａ）参照）に、ポリイミド前駆体９を回転塗布し、ホ
ットプレートで120℃２分のベークにより溶剤を除去
し、塗布膜厚10μｍ程度の層を形成し、引き続きポジ型
のフォトレジスト（「ポジレジスト」という）10を塗布
膜厚２μｍ程度になるように回転塗布し乾燥させる（図
６（Ｂ）参照）。
【０００４】次に、ＥＰＲＯＭ部を開口するための、す
なわちＥＰＲＯＭ部が感光されるフォトマスクを用いて
露光した後、ポジレジストの現像液である2.38％ＴＭＡ
Ｈ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像し、引
き続き下層のポリイミド前駆体９をＴＭＡＨでエッチン
グする。
なわちＥＰＲＯＭ部が感光されるフォトマスクを用いて
露光した後、ポジレジストの現像液である2.38％ＴＭＡ
Ｈ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像し、引
き続き下層のポリイミド前駆体９をＴＭＡＨでエッチン
グする。
【０００５】この時、開口部すなわちＥＰＲＯＭ部の配
線間の狭いスペース部において、現像液が十分に入り込
まないことによるポリイミド残り（「残渣」ともいう）
11が発生する（図７（Ｃ）参照）。
線間の狭いスペース部において、現像液が十分に入り込
まないことによるポリイミド残り（「残渣」ともいう）
11が発生する（図７（Ｃ）参照）。
【０００６】次に、酢酸ブチルを滴下しポジレジスト10
を除去し、続いて、この基板をＮ2雰囲気で室温から350
℃までゆっくり昇温しながらイミド化反応のための熱処
理を行いポリイミド樹脂12を形成する。開口部配線間で
はポリイミドはそのまま残った状態である（図７（Ｄ）
参照）。
を除去し、続いて、この基板をＮ2雰囲気で室温から350
℃までゆっくり昇温しながらイミド化反応のための熱処
理を行いポリイミド樹脂12を形成する。開口部配線間で
はポリイミドはそのまま残った状態である（図７（Ｄ）
参照）。
【０００７】別の従来例として、例えば特開平4−43641
号公報には、感光性ポリイミド膜の現像時に開口部（抜
きパターン部）にポリイミド残渣が発生し、このため、
その後の組立工程時にボンディング不良、コンタクト不
良等が発生するという問題を解消することを目的とし
て、無機絶縁膜を形成した半導体基板に、感光性ポリイ
ミドを塗布しプリベークして感光性ポリイミドを露光、
現像、硬化し、感光性ポリイミドをマスクに下層の無機
絶縁膜をエッチングするという半導体素子の製造方法が
提案されている。
号公報には、感光性ポリイミド膜の現像時に開口部（抜
きパターン部）にポリイミド残渣が発生し、このため、
その後の組立工程時にボンディング不良、コンタクト不
良等が発生するという問題を解消することを目的とし
て、無機絶縁膜を形成した半導体基板に、感光性ポリイ
ミドを塗布しプリベークして感光性ポリイミドを露光、
現像、硬化し、感光性ポリイミドをマスクに下層の無機
絶縁膜をエッチングするという半導体素子の製造方法が
提案されている。
【０００８】
【発明が解決しようとする課題】図６及び図７に示した
前記従来例によるポリイミドの加工法では、ボンディン
グパッドのような平坦でかつ開口面積の大きなパターン
の加工では問題が無い。
前記従来例によるポリイミドの加工法では、ボンディン
グパッドのような平坦でかつ開口面積の大きなパターン
の加工では問題が無い。
【０００９】しかし、ＥＰＲＯＭ内蔵の集積回路でポリ
イミドのバッファーコートを適用する場合、紫外線を透
過しないポリイミドはＥＰＲＯＭ部から除去しなければ
ならない。
イミドのバッファーコートを適用する場合、紫外線を透
過しないポリイミドはＥＰＲＯＭ部から除去しなければ
ならない。
【００１０】この時、前記従来例によれば、ＥＰＲＯＭ
開口部の狭い配線間のスペース部において、現像液が十
分に入り込まないことに起因すると思料されるポリイミ
ド残りが発生する。
開口部の狭い配線間のスペース部において、現像液が十
分に入り込まないことに起因すると思料されるポリイミ
ド残りが発生する。
【００１１】これはＥＰＲＯＭの消去不良の主原因とな
っている。
っている。
【００１２】このポリイミド残渣は膜厚3000オングスト
ローム（＝300nm）前後におよび、現像時間を長くして
も改善は見られない。
ローム（＝300nm）前後におよび、現像時間を長くして
も改善は見られない。
【００１３】ポリイミド前駆体樹脂塗布後のベーク温度
を下げることでポリイミド残渣のレベルを低減すること
は可能であるが、これによる弊害として、ポリイミド前
駆体の白濁や、パターン解像度の低下の原因となること
があげられる。
を下げることでポリイミド残渣のレベルを低減すること
は可能であるが、これによる弊害として、ポリイミド前
駆体の白濁や、パターン解像度の低下の原因となること
があげられる。
【００１４】また、前記特開平4−43641号公報には、感
光性ポリイミドの残渣をＣＦ4＋Ｏ2プラズマでドライエ
ッチングするという記載がある。
光性ポリイミドの残渣をＣＦ4＋Ｏ2プラズマでドライエ
ッチングするという記載がある。
【００１５】この場合、膜厚50オングストローム（=5n
m）程度のポリイミド残渣は確実にエッチングされると
あるが、ポリイミド残差が膜厚3000オングストローム程
度になると、感光性ポリイミドをマスクにドライエッチ
を行うためポリイミドのエッチングによるダメージは避
けられない。最近でも、膜厚3000オングストローム以上
のポリイミドの膜べりが発生する。これに対して、後の
説明で明かとなるように、本発明では、ポジレジストを
マスクにエッチングを行うためポリイミドに対するダメ
ージはほとんど発生しない。
m）程度のポリイミド残渣は確実にエッチングされると
あるが、ポリイミド残差が膜厚3000オングストローム程
度になると、感光性ポリイミドをマスクにドライエッチ
を行うためポリイミドのエッチングによるダメージは避
けられない。最近でも、膜厚3000オングストローム以上
のポリイミドの膜べりが発生する。これに対して、後の
説明で明かとなるように、本発明では、ポジレジストを
マスクにエッチングを行うためポリイミドに対するダメ
ージはほとんど発生しない。
【００１６】すなわち、本発明は上記問題点を解消し、
ポリイミドバッファーコートを適用するＥＰＲＯＭ内蔵
の集積回路のポリイミドのポジレジスト現像液によるパ
ターニングにおいて、ポリイミド残りによる紫外線消去
不良を無くすようにした半導体装置の製造方法を提供す
ることを目的とする。
ポリイミドバッファーコートを適用するＥＰＲＯＭ内蔵
の集積回路のポリイミドのポジレジスト現像液によるパ
ターニングにおいて、ポリイミド残りによる紫外線消去
不良を無くすようにした半導体装置の製造方法を提供す
ることを目的とする。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ポリイミドをバッファーコートに適用す
る半導体装置において、ポジレジストの現像液を用いて
ポリイミドのパターン加工に用いる際に、ポリイミド前
駆体樹脂とポジレジストを現像及びエッチングによりパ
ターン加工した後に、前記ポジレジストを引き続き残し
た状態で熱処理を行ない前記ポリイミド前駆体樹脂を硬
化させ、前記ポジレジストと、ポリイミドのエッチング
残渣とを、前記ポジレジストをマスクにドライエッチン
グにより除去することを特徴とする半導体装置の製造方
法を提供する。
め、本発明は、ポリイミドをバッファーコートに適用す
る半導体装置において、ポジレジストの現像液を用いて
ポリイミドのパターン加工に用いる際に、ポリイミド前
駆体樹脂とポジレジストを現像及びエッチングによりパ
ターン加工した後に、前記ポジレジストを引き続き残し
た状態で熱処理を行ない前記ポリイミド前駆体樹脂を硬
化させ、前記ポジレジストと、ポリイミドのエッチング
残渣とを、前記ポジレジストをマスクにドライエッチン
グにより除去することを特徴とする半導体装置の製造方
法を提供する。
【００１８】また、本発明は、好ましくは、(a)パッシ
ベーション膜まで形成した集積回路基板にポリイミド前
駆体樹脂を回転塗布しプリベークする工程と、(b)前記
ポリイミド前駆体樹脂上にポジレジストを回転塗布しプ
リベークする工程と、(c)前記ポリイミド前駆体樹脂を
開口するフォトマスクを用いて露光する工程と、(d)ポ
ジレジストの現像液で露光部の前記ポジレジストと前記
ポリイミド前駆体樹脂を現像し、エッチングする工程
と、(e)前記ポジレジストを残したまま、前記ポリイミ
ド前駆体樹脂を熱処理し、前記ポリイミド前駆体樹脂を
硬化させる工程と、(f)酸素プラズマ又はＣＦ4を含んだ
酸素プラズマにより前記ポジレジストをマスクにポリイ
ミド樹脂のエッチング残りを除去する工程と、を含むこ
とを特徴とする半導体装置の製造方法を提供する。
ベーション膜まで形成した集積回路基板にポリイミド前
駆体樹脂を回転塗布しプリベークする工程と、(b)前記
ポリイミド前駆体樹脂上にポジレジストを回転塗布しプ
リベークする工程と、(c)前記ポリイミド前駆体樹脂を
開口するフォトマスクを用いて露光する工程と、(d)ポ
ジレジストの現像液で露光部の前記ポジレジストと前記
ポリイミド前駆体樹脂を現像し、エッチングする工程
と、(e)前記ポジレジストを残したまま、前記ポリイミ
ド前駆体樹脂を熱処理し、前記ポリイミド前駆体樹脂を
硬化させる工程と、(f)酸素プラズマ又はＣＦ4を含んだ
酸素プラズマにより前記ポジレジストをマスクにポリイ
ミド樹脂のエッチング残りを除去する工程と、を含むこ
とを特徴とする半導体装置の製造方法を提供する。
【００１９】本発明においては、好ましくは、前記半導
体装置がＥＰＲＯＭ又は受光素子部を含み、前記ポリイ
ミド前駆体樹脂と前記ポジレジストを現像及びエッチン
グによりパターン加工して形成される開口部に生じる前
記ポリイミド残渣が前記ポジレジストと同時に除去され
ることを特徴とする。
体装置がＥＰＲＯＭ又は受光素子部を含み、前記ポリイ
ミド前駆体樹脂と前記ポジレジストを現像及びエッチン
グによりパターン加工して形成される開口部に生じる前
記ポリイミド残渣が前記ポジレジストと同時に除去され
ることを特徴とする。
【００２０】
【作用】ポリイミド前駆体のポジレジストの現像液によ
るパターニングでは、ポリイミド前駆体をパターニング
後に、通常はレジスト除去を行うところであるが、本発
明によれば、ポジレジストを残したまま熱処理してポリ
イミド前駆体樹脂を硬化し、ポジレジストをマスクに酸
素プラズマにより、ポリイミド樹脂のエッチング残りを
除去するようにしたため、ポリイミド樹脂への酸素プラ
ズマのダメージを最小限に抑えながら、段部のポリイミ
ド樹脂のエッチング残りを除去することが出来る。
るパターニングでは、ポリイミド前駆体をパターニング
後に、通常はレジスト除去を行うところであるが、本発
明によれば、ポジレジストを残したまま熱処理してポリ
イミド前駆体樹脂を硬化し、ポジレジストをマスクに酸
素プラズマにより、ポリイミド樹脂のエッチング残りを
除去するようにしたため、ポリイミド樹脂への酸素プラ
ズマのダメージを最小限に抑えながら、段部のポリイミ
ド樹脂のエッチング残りを除去することが出来る。
【００２１】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００２２】
【実施例１】図１（Ａ）乃至図３（Ｆ）は本発明の一実
施例を工程順に説明するための断面図である。
施例を工程順に説明するための断面図である。
【００２３】パッシベーション膜としてＰ−ＳｉＯＮ８
まで形成したＥＰＲＯＭ内蔵の集積回路基板（図１
（Ａ）参照）に、ポリイミド前駆体９を回転塗布しホッ
トプレートで120℃２分のベークを行い溶剤成分を除去
し、塗布膜厚10μｍ程度の層を形成する。引き続き、ポ
ジ型のフォトレジスト（「ポジレジスト」という）10を
塗布膜厚２μｍ程度になるように回転塗布し乾燥させる
（図１（Ｂ）参照）。
まで形成したＥＰＲＯＭ内蔵の集積回路基板（図１
（Ａ）参照）に、ポリイミド前駆体９を回転塗布しホッ
トプレートで120℃２分のベークを行い溶剤成分を除去
し、塗布膜厚10μｍ程度の層を形成する。引き続き、ポ
ジ型のフォトレジスト（「ポジレジスト」という）10を
塗布膜厚２μｍ程度になるように回転塗布し乾燥させる
（図１（Ｂ）参照）。
【００２４】次に、ＥＰＲＯＭ部を開口するために、す
なわちＥＰＲＯＭ部が感光されるフォトマスクを用いて
露光した後、ポジレジスト10の現像液である2.38％ＴＭ
ＡＨ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像し、
引き続き、下層のポリイミド前駆体９をＴＭＡＨでエッ
チングする。
なわちＥＰＲＯＭ部が感光されるフォトマスクを用いて
露光した後、ポジレジスト10の現像液である2.38％ＴＭ
ＡＨ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像し、
引き続き、下層のポリイミド前駆体９をＴＭＡＨでエッ
チングする。
【００２５】この時、開口部すなわちＥＰＲＯＭ部の配
線間の狭いスペース部において、現像液が十分に入り込
まないことに起因すると思料されるポリイミド残り11が
発生する。その膜厚は3000オングストローム程度である
（図２（Ｃ）参照）。
線間の狭いスペース部において、現像液が十分に入り込
まないことに起因すると思料されるポリイミド残り11が
発生する。その膜厚は3000オングストローム程度である
（図２（Ｃ）参照）。
【００２６】次に、ポジレジスト10を残したまま熱処理
を行う。熱処理の条件は、窒素雰囲気中で室温から250
℃まで10℃／分で昇温し、250℃で30分間加熱する。こ
の段階で、ポリイミド前駆体９はイミド化反応によりポ
リイミド樹脂12となる。なお、ポジレジスト10は熱で変
形及び炭化が進むが、マスク性がそこなわれるレベルま
でには至らない（図２（Ｄ）参照）。
を行う。熱処理の条件は、窒素雰囲気中で室温から250
℃まで10℃／分で昇温し、250℃で30分間加熱する。こ
の段階で、ポリイミド前駆体９はイミド化反応によりポ
リイミド樹脂12となる。なお、ポジレジスト10は熱で変
形及び炭化が進むが、マスク性がそこなわれるレベルま
でには至らない（図２（Ｄ）参照）。
【００２７】次に、平行平板型のドライエッチ装置で、
例えばＯ2、50SCCM、圧力200mTorr、ＲＦパワー：800
Ｗ、３分の条件でエッチングを行うと、ポリイミドエッ
チング残り11は除去される。この時のポリイミドのエッ
チングレートは、0.3μm／min程度である。ポジレジス
トも約1.5μｍ程度エッチングされるが、残膜が約0.5μ
ｍ程度残るため、下層のポリイミド樹脂12はＯ2プラズ
マによるダメージを受けないため、膜べりは発生しない
（図３（Ｅ）参照）。
例えばＯ2、50SCCM、圧力200mTorr、ＲＦパワー：800
Ｗ、３分の条件でエッチングを行うと、ポリイミドエッ
チング残り11は除去される。この時のポリイミドのエッ
チングレートは、0.3μm／min程度である。ポジレジス
トも約1.5μｍ程度エッチングされるが、残膜が約0.5μ
ｍ程度残るため、下層のポリイミド樹脂12はＯ2プラズ
マによるダメージを受けないため、膜べりは発生しない
（図３（Ｅ）参照）。
【００２８】続いて、有機系のレジスト剥離液である、
例えば東京応化工業のＯＭＲ７１０ハクリ液に100℃15
分間浸しポジレジスト10を除去する。続いて、350℃
Ｎ2 30分の熱処理を行い、最終形状が形成される（図
３（Ｆ）参照）。
例えば東京応化工業のＯＭＲ７１０ハクリ液に100℃15
分間浸しポジレジスト10を除去する。続いて、350℃
Ｎ2 30分の熱処理を行い、最終形状が形成される（図
３（Ｆ）参照）。
【００２９】上記した本実施例の方法によれば、ポリイ
ミドエッチング残りが完全に除去出来るため、ポリイミ
ド残りに起因するＥＰＲＯＭの紫外線消去不良を完全に
無くすことが可能である。
ミドエッチング残りが完全に除去出来るため、ポリイミ
ド残りに起因するＥＰＲＯＭの紫外線消去不良を完全に
無くすことが可能である。
【００３０】
【実施例２】次に、本発明の第２の実施例について説明
する。図４（Ａ）〜図５（Ｅ）は、本実施例の製造方法
を工程順に説明するための断面図である。
する。図４（Ａ）〜図５（Ｅ）は、本実施例の製造方法
を工程順に説明するための断面図である。
【００３１】本実施例では、受光素子（例えばフォトダ
イオード等）を内蔵した半導体集積回路の製造に適用し
た場合を示した。受光素子についても波長400nm以下の
光の透過率の低いポリイミド樹脂が受光素子表面に残る
と受光感度が低下する等の不具合が発生する。本実施例
はこのような場合にも効果を発揮する。
イオード等）を内蔵した半導体集積回路の製造に適用し
た場合を示した。受光素子についても波長400nm以下の
光の透過率の低いポリイミド樹脂が受光素子表面に残る
と受光感度が低下する等の不具合が発生する。本実施例
はこのような場合にも効果を発揮する。
【００３２】まず、パッシベーション膜としてＰ−Ｓｉ
Ｏ膜13まで形成した受光素子内蔵の集積回路基板にポリ
イミド前駆体９を回転塗布しホットプレートで120℃２
分のベークを行い溶剤成分を除去し塗布膜厚10μｍ程度
の層を形成する。引き続きポジ型のフォトレジストを塗
布膜厚２μｍ程度になるように回転塗布し乾燥させると
図４（Ａ）に示すようになる。
Ｏ膜13まで形成した受光素子内蔵の集積回路基板にポリ
イミド前駆体９を回転塗布しホットプレートで120℃２
分のベークを行い溶剤成分を除去し塗布膜厚10μｍ程度
の層を形成する。引き続きポジ型のフォトレジストを塗
布膜厚２μｍ程度になるように回転塗布し乾燥させると
図４（Ａ）に示すようになる。
【００３３】次に、受光素子部とパッド部が開口される
フォトマスク14を使いＧ線ステッパーにより露光する
（図４（Ｂ）参照）。
フォトマスク14を使いＧ線ステッパーにより露光する
（図４（Ｂ）参照）。
【００３４】次に、ポジレジストの現像液である2.38％
ＴＭＡＨ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像
し、引き続き、下層のポリイミド前駆体９をＴＭＡＨで
エッチングする。
ＴＭＡＨ（（ＣＨ3）4ＮＯＨ）でポジレジスト10を現像
し、引き続き、下層のポリイミド前駆体９をＴＭＡＨで
エッチングする。
【００３５】この時、開口部、すなわち受光素子部と、
パッド部の配線間の狭いスペース部においてポリイミド
エッチング残り11が発生する。膜厚は3000オングストロ
ーム程度である（図４（Ｃ）参照）。
パッド部の配線間の狭いスペース部においてポリイミド
エッチング残り11が発生する。膜厚は3000オングストロ
ーム程度である（図４（Ｃ）参照）。
【００３６】次に、ポジレジスト10を残したまま、熱処
理を行う、熱処理条件は実施例１と同じである。続い
て、Ｏ2 80SCCM、ＣＦ4 20SCCM、圧力500mTorr、ＲＦ
パワー300Ｗ、５分の条件で等方性のドライエッチを行
う。
理を行う、熱処理条件は実施例１と同じである。続い
て、Ｏ2 80SCCM、ＣＦ4 20SCCM、圧力500mTorr、ＲＦ
パワー300Ｗ、５分の条件で等方性のドライエッチを行
う。
【００３７】この時のエッチングレートはポリイミド樹
脂12、ポジレジスト10と共に0.5μｍ／min程度、一方、
Ｐ−ＳｉＯは異方性のエッチング成分が無いためほとん
どエッチングはされない。受光素子部のポリイミドエッ
チング残り11は完全に除去出来る（図５（Ｄ）参照）。
脂12、ポジレジスト10と共に0.5μｍ／min程度、一方、
Ｐ−ＳｉＯは異方性のエッチング成分が無いためほとん
どエッチングはされない。受光素子部のポリイミドエッ
チング残り11は完全に除去出来る（図５（Ｄ）参照）。
【００３８】ドライエッチ条件は、レジストのエッチレ
ート0.5μｍ／minで５分のエッチングを行っているた
め、塗布膜厚が2.0μｍであるレジストは全て除去させ
る。
ート0.5μｍ／minで５分のエッチングを行っているた
め、塗布膜厚が2.0μｍであるレジストは全て除去させ
る。
【００３９】本実施例の製造方法によれば、下層のポリ
イミド樹脂12も0.5μｍ程度はエッチングされるものの
レジスト除去の工程が不要なため、有機系のレジストハ
クリ剤の無いラインでは有効である。
イミド樹脂12も0.5μｍ程度はエッチングされるものの
レジスト除去の工程が不要なため、有機系のレジストハ
クリ剤の無いラインでは有効である。
【００４０】続いて、350℃、Ｎ2（窒素雰囲気中）、３
０分の熱処理を行い、最終形状（図５（Ｅ）参照）を得
ることが出来る。
０分の熱処理を行い、最終形状（図５（Ｅ）参照）を得
ることが出来る。
【００４１】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
たが、本発明は上記態様にのみ限定されず、本発明の原
理に準ずる各種態様を含むことは勿論である。
【００４２】
【発明の効果】以上説明したように、本発明は、集積回
路基板のポリイミド膜のパターン加工において、ポリイ
ミド前駆体のポジレジストの現像液によるパターニング
では、前記ポリイミド前駆体パターニング後、通常はレ
ジスト除去を行うところであるが、レジストを残したま
ま熱処理してポリイミド前駆体樹脂を硬化し、レジスト
をマスクに酸素プラズマにより、ポリイミド樹脂のエッ
チング残りを除去するようにしたため、ポリイミド樹脂
への酸素プラズマのダメージを最小限に抑えながら、段
部のポリイミド樹脂のエッチング残りを除去することが
出来る。このため、本発明は、例えばＥＰＲＯＭ内蔵の
集積回路の紫外線消去不良の主原因であったポリイミド
樹脂のエッチング残りを除去するのに非常に有効な方法
である。
路基板のポリイミド膜のパターン加工において、ポリイ
ミド前駆体のポジレジストの現像液によるパターニング
では、前記ポリイミド前駆体パターニング後、通常はレ
ジスト除去を行うところであるが、レジストを残したま
ま熱処理してポリイミド前駆体樹脂を硬化し、レジスト
をマスクに酸素プラズマにより、ポリイミド樹脂のエッ
チング残りを除去するようにしたため、ポリイミド樹脂
への酸素プラズマのダメージを最小限に抑えながら、段
部のポリイミド樹脂のエッチング残りを除去することが
出来る。このため、本発明は、例えばＥＰＲＯＭ内蔵の
集積回路の紫外線消去不良の主原因であったポリイミド
樹脂のエッチング残りを除去するのに非常に有効な方法
である。
【図１】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
るための断面図である。
【図２】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
るための断面図である。
【図３】本発明の一実施例の製造方法を工程順に説明す
るための断面図である。
るための断面図である。
【図４】本発明の第２の実施例の工程断面図である。
【図５】本発明の第２の実施例の工程断面図である。
【図６】従来例の工程断面図である。
【図７】従来例の工程断面図である。
１ フィールド ２ コンタクト ３ フローティングゲート ４ コントロールゲート ５ ゲート ６ ＢＰＳＧ ７ Ａｌ ８ Ｐ−ＳｉＯＮ ９ ポリイミド前駆体 10 ポジレジスト 11 ポリイミドエッチング残り 12 ポリイミド樹脂 13 Ｐ−ＳｉＯ 14 フォトマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 Ｈ０１Ｌ 31/02 Ｂ 29/792 // Ｈ０１Ｌ 31/02
Claims (3)
- 【請求項１】ポリイミドをバッファーコートに適用する
半導体装置において、ポジレジストの現像液を用いてポ
リイミドのパターン加工に用いる際に、 ポリイミド前駆体樹脂とポジレジストを現像及びエッチ
ングによりパターン加工した後に、前記ポジレジストを
引き続き残した状態で熱処理を行ない前記ポリイミド前
駆体樹脂を硬化させ、 前記ポジレジストと、ポリイミドのエッチング残渣と
を、前記ポジレジストをマスクにドライエッチングによ
り除去することを特徴とする半導体装置の製造方法。 - 【請求項２】(a)パッシベーション膜まで形成した集積
回路基板にポリイミド前駆体樹脂を回転塗布しプリベー
クする工程と、 (b)前記ポリイミド前駆体樹脂上にポジレジストを回転
塗布しプリベークする工程と、 (c)前記ポリイミド前駆体樹脂を開口するフォトマスク
を用いて露光する工程と、 (d)ポジレジストの現像液で露光部の前記ポジレジスト
と前記ポリイミド前駆体樹脂を現像し、エッチングする
工程と、 (e)前記ポジレジストを残したまま、前記ポリイミド前
駆体樹脂を熱処理し、前記ポリイミド前駆体樹脂を硬化
させる工程と、 (f)酸素プラズマ又はＣＦ4を含む酸素プラズマにより前
記ポジレジストをマスクにポリイミド樹脂のエッチング
残りを除去する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】前記半導体装置がＥＰＲＯＭ又は受光素子
部を含み、前記ポリイミド前駆体樹脂と前記ポジレジス
トを現像及びエッチングによりパターン加工して形成さ
れる開口部に生じる前記ポリイミド残渣が前記ポジレジ
ストと同時に除去されることを特徴とする請求項１又は
２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188306A JP2785752B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188306A JP2785752B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917777A true JPH0917777A (ja) | 1997-01-17 |
| JP2785752B2 JP2785752B2 (ja) | 1998-08-13 |
Family
ID=16221310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7188306A Expired - Lifetime JP2785752B2 (ja) | 1995-06-30 | 1995-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785752B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267215A (ja) * | 2008-04-28 | 2009-11-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| KR20190013669A (ko) * | 2017-08-01 | 2019-02-11 | 아사히 가세이 가부시키가이샤 | 반도체 장치, 및 그 제조 방법 |
| US10229980B2 (en) | 2016-10-04 | 2019-03-12 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384117A (ja) * | 1986-09-29 | 1988-04-14 | Fuji Xerox Co Ltd | ポリイミド樹脂のエツチング方法 |
| JPH0758107A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-06-30 JP JP7188306A patent/JP2785752B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384117A (ja) * | 1986-09-29 | 1988-04-14 | Fuji Xerox Co Ltd | ポリイミド樹脂のエツチング方法 |
| JPH0758107A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267215A (ja) * | 2008-04-28 | 2009-11-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US10229980B2 (en) | 2016-10-04 | 2019-03-12 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US10714584B2 (en) | 2016-10-04 | 2020-07-14 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| KR20190013669A (ko) * | 2017-08-01 | 2019-02-11 | 아사히 가세이 가부시키가이샤 | 반도체 장치, 및 그 제조 방법 |
| KR20230035293A (ko) * | 2017-08-01 | 2023-03-13 | 아사히 가세이 가부시키가이샤 | 반도체 장치, 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785752B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060273071A1 (en) | Method of processing substrate and chemical used in the same | |
| JP2004247399A (ja) | 半導体装置の製造方法 | |
| JP4078875B2 (ja) | 有機膜パターンの形成方法及び固体撮像素子の製造方法 | |
| JP5098276B2 (ja) | 半導体装置の製造方法 | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| US20060093968A1 (en) | Method of processing substrate and chemical used in the same | |
| US20060205232A1 (en) | Film treatment method preventing blocked etch of low-K dielectrics | |
| TWI389195B (zh) | A substrate for processing a substrate, and a method of processing a substrate | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JP3225676B2 (ja) | 半導体装置の製造方法 | |
| KR100683399B1 (ko) | 반도체 소자의 금속 라인 형성 방법 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR980012133A (ko) | 반도체장치의 박막 트랜지스터 제조방법 | |
| KR100685392B1 (ko) | 반도체 소자 형성 방법 | |
| JP2003158062A (ja) | レジストパターンの形成方法、配線形成方法及び電子部品 | |
| JP3630222B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| JP2005136430A (ja) | パターン形成方法 | |
| JPH06140296A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |