JPH09306901A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09306901A JPH09306901A JP8148360A JP14836096A JPH09306901A JP H09306901 A JPH09306901 A JP H09306901A JP 8148360 A JP8148360 A JP 8148360A JP 14836096 A JP14836096 A JP 14836096A JP H09306901 A JPH09306901 A JP H09306901A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist layer
- semiconductor device
- polyimide
- positive photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ポリイミド層／無機絶縁層の積層構造に開口
を形成するとき、フォトレジスト層のパターンを用いて
無機絶縁層をドライエッチングしていたために、フォト
レジスト層の硬化を招きフォトレジスト層のウェット除
去が不可能であった。 【解決手段】 半導体基板１上にボンディングパッド２
を形成する。その上に、シリコン窒化層３、ポリイミド
層４及びポジ型フォトレジスト層５を順次形成する。次
に、ポジ用マスク６を用いて露光し、所定の現像液を用
いてポジ型フォトレジスト層５及びポリイミド層４を同
時に除去して開口７を形成する。次いで、ポジ型フォト
レジスト層５を除去し、ポリイミド層４をマスクとして
シリコン窒化層３をエッチング除去する。
を形成するとき、フォトレジスト層のパターンを用いて
無機絶縁層をドライエッチングしていたために、フォト
レジスト層の硬化を招きフォトレジスト層のウェット除
去が不可能であった。 【解決手段】 半導体基板１上にボンディングパッド２
を形成する。その上に、シリコン窒化層３、ポリイミド
層４及びポジ型フォトレジスト層５を順次形成する。次
に、ポジ用マスク６を用いて露光し、所定の現像液を用
いてポジ型フォトレジスト層５及びポリイミド層４を同
時に除去して開口７を形成する。次いで、ポジ型フォト
レジスト層５を除去し、ポリイミド層４をマスクとして
シリコン窒化層３をエッチング除去する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、たとえば耐湿材としての無機絶縁層及びバッファ材
としてのポリイミド層の積層構造のパッシベーション層
におけるボンディングパッド開口の形成方法に関する。
法、たとえば耐湿材としての無機絶縁層及びバッファ材
としてのポリイミド層の積層構造のパッシベーション層
におけるボンディングパッド開口の形成方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ポリイ
ミド層／無機絶縁層の積層構造の第１の従来の製造方法
について図４、図５を参照して説明する（参照：特開平
４−１７９１２４号公報）。なお、この積層構造はパッ
シベーション層として用いられる。始めに、図４の
（Ａ）を参照すると、半導体基板１０１上にボンディン
グパッド１０２を形成する。次に、図４の（Ｂ）を参照
すると、プラズマＣＶＤ法により無機絶縁層としてのシ
リコン窒化層１０３を形成する。次に、図４の（Ｃ）を
参照すると、感光性ポリイミド層１０４を回転塗布し、
窒素雰囲気でプリベークして膜質硬化を図る。
ミド層／無機絶縁層の積層構造の第１の従来の製造方法
について図４、図５を参照して説明する（参照：特開平
４−１７９１２４号公報）。なお、この積層構造はパッ
シベーション層として用いられる。始めに、図４の
（Ａ）を参照すると、半導体基板１０１上にボンディン
グパッド１０２を形成する。次に、図４の（Ｂ）を参照
すると、プラズマＣＶＤ法により無機絶縁層としてのシ
リコン窒化層１０３を形成する。次に、図４の（Ｃ）を
参照すると、感光性ポリイミド層１０４を回転塗布し、
窒素雰囲気でプリベークして膜質硬化を図る。
【０００３】次に、図５の（Ａ）を参照すると、ネガ用
マスク１０５を用いた露光を行う。次に、図５の（Ｂ）
を参照すると、専用の現像液を用いて現像すると、図５
の（Ａ）において露光されなかった感光性ポリイミド層
１０４の部分が現像されて除去される。この結果、感光
性ポリイミド層１０４に開口１０６が形成される。最後
に、図５の（Ｃ）を参照すると、感光性ポリイミド層１
０４をエッチングマスクとしてシリコン窒化層３をフッ
素系雰囲気によりドライエッチングする。そして、窒素
雰囲気で熱処理を行って感光性ポリイミド層１０４のイ
ミド化を図る。この結果、ボンディングパッド１０２へ
のパッシベーション層（１０３、１０４）の開口１０７
が形成されることになる。
マスク１０５を用いた露光を行う。次に、図５の（Ｂ）
を参照すると、専用の現像液を用いて現像すると、図５
の（Ａ）において露光されなかった感光性ポリイミド層
１０４の部分が現像されて除去される。この結果、感光
性ポリイミド層１０４に開口１０６が形成される。最後
に、図５の（Ｃ）を参照すると、感光性ポリイミド層１
０４をエッチングマスクとしてシリコン窒化層３をフッ
素系雰囲気によりドライエッチングする。そして、窒素
雰囲気で熱処理を行って感光性ポリイミド層１０４のイ
ミド化を図る。この結果、ボンディングパッド１０２へ
のパッシベーション層（１０３、１０４）の開口１０７
が形成されることになる。
【０００４】このように、図４、図５に示す第１の従来
方法においては、ボンディングパッド１０２へのパッシ
ベーション層（１０３、１０４）の開口は１回のフォト
リソグラフィプロセスで形成される。しかしながら、図
４、図５に示す第１の従来方法においては、感光性ポリ
イミド層１０４のバッファコート性能が劣り、この結
果、信頼性の低下を招くという課題がある。また、感光
性ポリイミドは非感光性ポリイミドより高価格であり、
この結果、製造コストの上昇を招くという課題もある。
方法においては、ボンディングパッド１０２へのパッシ
ベーション層（１０３、１０４）の開口は１回のフォト
リソグラフィプロセスで形成される。しかしながら、図
４、図５に示す第１の従来方法においては、感光性ポリ
イミド層１０４のバッファコート性能が劣り、この結
果、信頼性の低下を招くという課題がある。また、感光
性ポリイミドは非感光性ポリイミドより高価格であり、
この結果、製造コストの上昇を招くという課題もある。
【０００５】ポリイミド層／無機絶縁層の積層構造の第
２の従来の製造方法について図６、図７、図８を参照し
て説明する（参照：特開平５−１９０５３２号公報）。
なお、この積層構造はパッシベーション層として用いら
れる。始めに、図６の（Ａ）を参照すると、図４の
（Ａ）と同様に、半導体基板２０１上にボンディングパ
ッド２０２を形成する。次に、図６の（Ｂ）を参照する
と、図４の（Ｂ）と同様に、プラズマＣＶＤ法により無
機絶縁層としてのシリコン窒化層２０３を形成する。次
に、図６の（Ｃ）を参照すると、ポリイミド層２０４を
回転塗布し、窒素雰囲気でプリベークして膜質硬化を図
る。次に、図６の（Ｄ）を参照すると、ネガ型フォトレ
ジスト層２０５を回転塗布する。
２の従来の製造方法について図６、図７、図８を参照し
て説明する（参照：特開平５−１９０５３２号公報）。
なお、この積層構造はパッシベーション層として用いら
れる。始めに、図６の（Ａ）を参照すると、図４の
（Ａ）と同様に、半導体基板２０１上にボンディングパ
ッド２０２を形成する。次に、図６の（Ｂ）を参照する
と、図４の（Ｂ）と同様に、プラズマＣＶＤ法により無
機絶縁層としてのシリコン窒化層２０３を形成する。次
に、図６の（Ｃ）を参照すると、ポリイミド層２０４を
回転塗布し、窒素雰囲気でプリベークして膜質硬化を図
る。次に、図６の（Ｄ）を参照すると、ネガ型フォトレ
ジスト層２０５を回転塗布する。
【０００６】次に、図７の（Ａ）を参照すると、ポジ用
マスク２０６を用いた露光を行う。次に、図７の（Ｂ）
を参照すると、専用の現像液を用いて現像すると、図７
の（Ａ）において露光されたフォトレジスト層２０５の
部分が現像されて除去される。この結果、フォトレジス
ト層２０５に開口２０７が形成される。
マスク２０６を用いた露光を行う。次に、図７の（Ｂ）
を参照すると、専用の現像液を用いて現像すると、図７
の（Ａ）において露光されたフォトレジスト層２０５の
部分が現像されて除去される。この結果、フォトレジス
ト層２０５に開口２０７が形成される。
【０００７】次に、図８の（Ａ）を参照すると、フォト
レジスト層２０５をエッチングマスクとして有機溶剤に
よりポリイミド層２０４を選択的にエッチングして開口
２０８を形成する。次に、図８の（Ｂ）を参照すると、
フォトレジスト層２０５及びポリイミド層２０４をエッ
チングマスクとしてシリコン窒化層２０３をフッ素系雰
囲気によりドライエッチングして開口２０９を形成す
る。最後に、図８の（Ｃ）を参照すると、フォトレジス
ト層２０５をウェット除去する。次いで、窒素雰囲気で
熱処理を行ってポリイミド層２０４のイミド化を図る。
このようにして、ボンディングパッド２０２へのパッシ
ベーション層（２０３、２０４）の開口２０９が形成さ
れることになる。
レジスト層２０５をエッチングマスクとして有機溶剤に
よりポリイミド層２０４を選択的にエッチングして開口
２０８を形成する。次に、図８の（Ｂ）を参照すると、
フォトレジスト層２０５及びポリイミド層２０４をエッ
チングマスクとしてシリコン窒化層２０３をフッ素系雰
囲気によりドライエッチングして開口２０９を形成す
る。最後に、図８の（Ｃ）を参照すると、フォトレジス
ト層２０５をウェット除去する。次いで、窒素雰囲気で
熱処理を行ってポリイミド層２０４のイミド化を図る。
このようにして、ボンディングパッド２０２へのパッシ
ベーション層（２０３、２０４）の開口２０９が形成さ
れることになる。
【０００８】このように、図６、図７、図８に示す第２
の従来方法においても、ボンディングパッド２０２への
パッシベーション層（２０３、２０４）の開口は１回の
フォトリソグラフィプロセスで形成される。加えて、ポ
リイミド層２０４の表面のドライエッチングによるダメ
ージを抑制し、マウント時にポリイミド層２０４の表面
に吸着コレットの跡が残るというスティッキングエラー
を低減する。しかしながら、図６、図７、図８に示す第
２の従来方法においては、シリコン窒化層２０３のドラ
イエッチングの際に、フォトレジスト層２０５の表面が
硬化してウェット除去が不可能であるという課題があ
る。また、硬化したフォトレジスト層２０５を酵素プラ
ズマアッシャで除去すると、ポリイミド層２０４も除去
されてしまうので、実現性に乏しい。
の従来方法においても、ボンディングパッド２０２への
パッシベーション層（２０３、２０４）の開口は１回の
フォトリソグラフィプロセスで形成される。加えて、ポ
リイミド層２０４の表面のドライエッチングによるダメ
ージを抑制し、マウント時にポリイミド層２０４の表面
に吸着コレットの跡が残るというスティッキングエラー
を低減する。しかしながら、図６、図７、図８に示す第
２の従来方法においては、シリコン窒化層２０３のドラ
イエッチングの際に、フォトレジスト層２０５の表面が
硬化してウェット除去が不可能であるという課題があ
る。また、硬化したフォトレジスト層２０５を酵素プラ
ズマアッシャで除去すると、ポリイミド層２０４も除去
されてしまうので、実現性に乏しい。
【０００９】ポリイミド層／無機絶縁層の積層構造の第
３の従来の製造方法について図９、図１０、図１１を参
照して説明する（参照：特開平５−１９０５３２号公
報）。なお、この積層構造は層間絶縁層として用いられ
る。始めに、図９の（Ａ）を参照すると、半導体基板３
０１上にアルミニウム配線層３０２を形成する。次に、
図９の（Ｂ）を参照すると、プラズマＣＶＤ法により無
機絶縁層としてのシリコン窒化層３０３を形成する。次
に、図９の（Ｃ）を参照すると、ポリイミド層３０４を
回転塗布し、窒素雰囲気でプリベークして膜質硬化を図
る。次に、図９の（Ｄ）を参照すると、ネガ型フォトレ
ジスト層３０５を回転塗布する。
３の従来の製造方法について図９、図１０、図１１を参
照して説明する（参照：特開平５−１９０５３２号公
報）。なお、この積層構造は層間絶縁層として用いられ
る。始めに、図９の（Ａ）を参照すると、半導体基板３
０１上にアルミニウム配線層３０２を形成する。次に、
図９の（Ｂ）を参照すると、プラズマＣＶＤ法により無
機絶縁層としてのシリコン窒化層３０３を形成する。次
に、図９の（Ｃ）を参照すると、ポリイミド層３０４を
回転塗布し、窒素雰囲気でプリベークして膜質硬化を図
る。次に、図９の（Ｄ）を参照すると、ネガ型フォトレ
ジスト層３０５を回転塗布する。
【００１０】次に、図１０の（Ａ）を参照すると、ポジ
用マスク３０６を用いた露光を行う。次に、図１０の
（Ｂ）を参照すると、専用の現像液を用いて現像する
と、図１０の（Ａ）において露光されたフォトレジスト
層３０５の部分が現像されて除去される。この結果、フ
ォトレジスト層３０５に開口３０７が形成される。
用マスク３０６を用いた露光を行う。次に、図１０の
（Ｂ）を参照すると、専用の現像液を用いて現像する
と、図１０の（Ａ）において露光されたフォトレジスト
層３０５の部分が現像されて除去される。この結果、フ
ォトレジスト層３０５に開口３０７が形成される。
【００１１】次に、図１１の（Ａ）を参照すると、フォ
トレジスト層３０５をエッチングマスクとして酸素系雰
囲気によりポリイミド層３０４を選択的にエッチングし
て開口３０８を形成する。次に、図１１の（Ｂ）を参照
すると、フォトレジスト層３０５及びポリイミド層３０
４をエッチングマスクとしてフッ素系雰囲気によりドラ
イエッチングして開口３０９を形成する。最後に、図１
１の（Ｃ）を参照すると、フォトレジスト層３０５をウ
ェット除去する。次いで、窒素雰囲気で熱処理を行って
ポリイミド層３０４のイミド化を図る。このようにし
て、アルミニウム配線層３０２への層間絶縁層（３０
３、３０４）のスルーホール３０９が形成されることに
なる。
トレジスト層３０５をエッチングマスクとして酸素系雰
囲気によりポリイミド層３０４を選択的にエッチングし
て開口３０８を形成する。次に、図１１の（Ｂ）を参照
すると、フォトレジスト層３０５及びポリイミド層３０
４をエッチングマスクとしてフッ素系雰囲気によりドラ
イエッチングして開口３０９を形成する。最後に、図１
１の（Ｃ）を参照すると、フォトレジスト層３０５をウ
ェット除去する。次いで、窒素雰囲気で熱処理を行って
ポリイミド層３０４のイミド化を図る。このようにし
て、アルミニウム配線層３０２への層間絶縁層（３０
３、３０４）のスルーホール３０９が形成されることに
なる。
【００１２】このように、図９、図１０、図１１に示す
第３の従来方法においても、アルミニウム配線層３０２
への層間絶縁層（３０３、３０４）の開口は１回のフォ
トリソグラフィプロセスで形成される。しかしながら、
図８、図９、図１０に示す第３の従来方法においても、
シリコン窒化層３０３のドライエッチングの際に、フォ
トレジスト層３０５の表面が硬化してウェット除去が不
可能であるという課題がある。また、硬化したフォトレ
ジスト層３０５を酵素プラズマアッシャで除去すると、
ポリイミド層３０４も除去されてしまうので、実現性に
乏しい。さらに、層間絶縁層として用いられるポリイミ
ド層３０４は数１０００Åであり、パッシベーション層
として用いる場合（たとえば１０μｍ程度）に比較して
非常に強い。従って、ポリイミド層３０４を選択比の小
さい酸素系雰囲気で開口するためには、フォトレジスト
層３０５の厚さを１０μｍ以上しなければならず、微細
加工性が劣るという課題もある。
第３の従来方法においても、アルミニウム配線層３０２
への層間絶縁層（３０３、３０４）の開口は１回のフォ
トリソグラフィプロセスで形成される。しかしながら、
図８、図９、図１０に示す第３の従来方法においても、
シリコン窒化層３０３のドライエッチングの際に、フォ
トレジスト層３０５の表面が硬化してウェット除去が不
可能であるという課題がある。また、硬化したフォトレ
ジスト層３０５を酵素プラズマアッシャで除去すると、
ポリイミド層３０４も除去されてしまうので、実現性に
乏しい。さらに、層間絶縁層として用いられるポリイミ
ド層３０４は数１０００Åであり、パッシベーション層
として用いる場合（たとえば１０μｍ程度）に比較して
非常に強い。従って、ポリイミド層３０４を選択比の小
さい酸素系雰囲気で開口するためには、フォトレジスト
層３０５の厚さを１０μｍ以上しなければならず、微細
加工性が劣るという課題もある。
【００１３】従って、本発明の目的は、製造コストを上
昇させることなくかつフォトレジスト層の硬化を招くこ
となく、ポリイミド層／無機絶縁層の積層構造に開口を
形成する方法を提供することにある。
昇させることなくかつフォトレジスト層の硬化を招くこ
となく、ポリイミド層／無機絶縁層の積層構造に開口を
形成する方法を提供することにある。
【００１４】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体基板上に、無機絶縁層ポリイミド
層、ポジ型フォトレジスト層を順次形成する。次に、こ
のポジ型フォトレジスト層にポジ用マスクを用いて露光
を行い、所定現像液を用いて露光されたポジ型フォトレ
ジスト層の部分及びこのポジ型フォトレジスト層をマス
クとしてポリイミド層の部分を同時に除去する。次に、
ポジ型フォトレジスト層の残り部分を除去し、ポリイミ
ド層をマスクとして無機絶縁層をエッチング除去するも
のである。このように、ポジ型フォトレジスト層の現像
時にポリイミド層も同時に除去する。また、無機絶縁層
のエッチング除去の際には、ポジ型フォトレジスト層は
存在していないので、ポジ型フォトレジスト層の硬化の
心配はない。
めに本発明は、半導体基板上に、無機絶縁層ポリイミド
層、ポジ型フォトレジスト層を順次形成する。次に、こ
のポジ型フォトレジスト層にポジ用マスクを用いて露光
を行い、所定現像液を用いて露光されたポジ型フォトレ
ジスト層の部分及びこのポジ型フォトレジスト層をマス
クとしてポリイミド層の部分を同時に除去する。次に、
ポジ型フォトレジスト層の残り部分を除去し、ポリイミ
ド層をマスクとして無機絶縁層をエッチング除去するも
のである。このように、ポジ型フォトレジスト層の現像
時にポリイミド層も同時に除去する。また、無機絶縁層
のエッチング除去の際には、ポジ型フォトレジスト層は
存在していないので、ポジ型フォトレジスト層の硬化の
心配はない。
【００１５】
【発明の実施の形態】図１、図２、図３は本発明に係る
半導体装置の製造方法の実施の形態を示す断面図であ
る。始めに、図１の（Ａ）を参照すると、図６の（Ａ）
と同様に、半導体基板１上にボンディングパッド２を形
成する。次に、図１の（Ｂ）を参照すると、図６の
（Ｂ）と同様に、プラズマＣＶＤ法により無機絶縁層と
しての厚さ約０．３μｍのシリコン窒化層３を形成す
る。次に、図１の（Ｃ）を参照すると、厚さ約１０μｍ
のポリイミド層４を回転塗布し、窒素雰囲気で約１３０
℃、約２分間プリベークして膜質硬化を図る。次に、図
１の（Ｄ）を参照すると、厚さ約４μｍのポジ型フォト
レジスト層５を回転塗布する。たとえば、ポジ型フォト
レジスト層５としてＯＦＰＲ８００Ｃ（登録商標）を用
いる。
半導体装置の製造方法の実施の形態を示す断面図であ
る。始めに、図１の（Ａ）を参照すると、図６の（Ａ）
と同様に、半導体基板１上にボンディングパッド２を形
成する。次に、図１の（Ｂ）を参照すると、図６の
（Ｂ）と同様に、プラズマＣＶＤ法により無機絶縁層と
しての厚さ約０．３μｍのシリコン窒化層３を形成す
る。次に、図１の（Ｃ）を参照すると、厚さ約１０μｍ
のポリイミド層４を回転塗布し、窒素雰囲気で約１３０
℃、約２分間プリベークして膜質硬化を図る。次に、図
１の（Ｄ）を参照すると、厚さ約４μｍのポジ型フォト
レジスト層５を回転塗布する。たとえば、ポジ型フォト
レジスト層５としてＯＦＰＲ８００Ｃ（登録商標）を用
いる。
【００１６】次に、図２の（Ａ）を参照すると、ポジ用
マスク６を用いた露光を行う。次に、図２の（Ｂ）を参
照すると、２．３８％ＴＭＡＴ（登録商標）の現像液を
用いて約１００ｓ現像すると、図２の（Ａ）において露
光されたポジ型フォトレジスト層５の部分が現像されて
除去され、また、ポジ型フォトレジスト層５をマスクと
してポリイミド層４も現像液で除去される。。この結
果、ポジ型フォトレジスト層５及びポリイミド層４に開
口７が形成される。なお、この場合、ポジ型フォトレジ
スト層４に矢印Ｘにて示すアンダカットが入るが、ポジ
型フォトレジスト層５の厚さを上述のごとく約４μｍに
厚化しておくことにより、ポジ型フォトレジスト層５の
機械的強度を高くしてあり、従って、ポジ型フォトレジ
スト層５が破損することはない。これにより、開口７の
加工精度は飛躍的に上昇する。
マスク６を用いた露光を行う。次に、図２の（Ｂ）を参
照すると、２．３８％ＴＭＡＴ（登録商標）の現像液を
用いて約１００ｓ現像すると、図２の（Ａ）において露
光されたポジ型フォトレジスト層５の部分が現像されて
除去され、また、ポジ型フォトレジスト層５をマスクと
してポリイミド層４も現像液で除去される。。この結
果、ポジ型フォトレジスト層５及びポリイミド層４に開
口７が形成される。なお、この場合、ポジ型フォトレジ
スト層４に矢印Ｘにて示すアンダカットが入るが、ポジ
型フォトレジスト層５の厚さを上述のごとく約４μｍに
厚化しておくことにより、ポジ型フォトレジスト層５の
機械的強度を高くしてあり、従って、ポジ型フォトレジ
スト層５が破損することはない。これにより、開口７の
加工精度は飛躍的に上昇する。
【００１７】次に、図３の（Ａ）を参照すると、酢酸ブ
チルよりなる剥離液を用いてポジ型フォトレジスト層５
を除去する。次いで、窒素雰囲気で約３５０℃の熱処理
を約１時間行ってポリイミド層４のイミド化を図る。最
後に、図３の（Ｂ）を参照すると、ポリイミド層４をエ
ッチングマスクとしてシリコン窒化層３をフッ素系雰囲
気によりドライエッチングして開口８を形成する。この
エッチング条件は、たとえば ＣＦ4 ガス流量：４０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ ガス圧力 ：５０Ｐａ パワー ：２００Ｗ エッチング時間：１分 である。このようにして、ボンディングパッド２へのパ
ッシベーション層（３、４）の開口２０９が形成される
ことになる。
チルよりなる剥離液を用いてポジ型フォトレジスト層５
を除去する。次いで、窒素雰囲気で約３５０℃の熱処理
を約１時間行ってポリイミド層４のイミド化を図る。最
後に、図３の（Ｂ）を参照すると、ポリイミド層４をエ
ッチングマスクとしてシリコン窒化層３をフッ素系雰囲
気によりドライエッチングして開口８を形成する。この
エッチング条件は、たとえば ＣＦ4 ガス流量：４０ｓｃｃｍ Ｏ2 ガス流量 ：１０ｓｃｃｍ ガス圧力 ：５０Ｐａ パワー ：２００Ｗ エッチング時間：１分 である。このようにして、ボンディングパッド２へのパ
ッシベーション層（３、４）の開口２０９が形成される
ことになる。
【００１８】このように、上述の発明の実施の形態にお
いても、ボンディングパッド２へのパッシベーション層
（３、４）の開口は１回のフォトリソグラフィプロセス
で形成される。加えて、シリコン窒化層４のドライエッ
チングの際には、ポジ型フォトレジスト層５は既に除去
されているので、ポジ型フォトレジスト層５の表面の硬
化の心配はない。
いても、ボンディングパッド２へのパッシベーション層
（３、４）の開口は１回のフォトリソグラフィプロセス
で形成される。加えて、シリコン窒化層４のドライエッ
チングの際には、ポジ型フォトレジスト層５は既に除去
されているので、ポジ型フォトレジスト層５の表面の硬
化の心配はない。
【００１９】なお、上述のポジ型フォトレジスト層５
は、環境対策用としてＰＦ７５５０ＢＭＫ（登録商標）
のような非ＥＣＡタイプのものでもよい。この場合に
は、機械的強度が少し低下するが、膜厚を約５μｍとす
れば問題ない。また、シリコン窒化層３の代りにＳｉＯ
Ｎ層を用いてもよい。この場合には、上述のエッチング
条件は、たとえば、 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：４０ｓｃｃｍ ガス圧力 ：８０Ｐａ パワー ：６００Ｗ エッチング時間：１分 である。 さらに、シリコン窒化層３の代りに、ＳｉＮ
／ＳｉＯ2 積層構造、ＳｉＯＮ／ＳｉＯ2 積層構造でも
よい。この場合には、ＳｉＯ2 層のドライエッチング
（ＣＦ4 ：３００ｓｓｃｍ、圧力：１２Ｐａ、パワー：
１２００Ｗ）を追加する。さらに、本発明はパッシベー
ション層の形成だけでなく、層間絶縁層の形成にも適用
できる。
は、環境対策用としてＰＦ７５５０ＢＭＫ（登録商標）
のような非ＥＣＡタイプのものでもよい。この場合に
は、機械的強度が少し低下するが、膜厚を約５μｍとす
れば問題ない。また、シリコン窒化層３の代りにＳｉＯ
Ｎ層を用いてもよい。この場合には、上述のエッチング
条件は、たとえば、 ＣＦ4 ガス流量：５０ｓｃｃｍ Ｏ2 ガス流量 ：４０ｓｃｃｍ ガス圧力 ：８０Ｐａ パワー ：６００Ｗ エッチング時間：１分 である。 さらに、シリコン窒化層３の代りに、ＳｉＮ
／ＳｉＯ2 積層構造、ＳｉＯＮ／ＳｉＯ2 積層構造でも
よい。この場合には、ＳｉＯ2 層のドライエッチング
（ＣＦ4 ：３００ｓｓｃｍ、圧力：１２Ｐａ、パワー：
１２００Ｗ）を追加する。さらに、本発明はパッシベー
ション層の形成だけでなく、層間絶縁層の形成にも適用
できる。
【００２０】
【発明の効果】以上説明したように本発明によれば、フ
ォトレジスト層の硬化の心配がないので、ポリイミド／
無機絶縁層の積層構造のパッシベーション層及び層間絶
縁層に精度良く開口を形成できる。
ォトレジスト層の硬化の心配がないので、ポリイミド／
無機絶縁層の積層構造のパッシベーション層及び層間絶
縁層に精度良く開口を形成できる。
【図１】本発明に係る半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図２】本発明に係る半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図３】本発明に係る半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図４】第１の従来の半導体装置の製造方法を示す断面
図である。
図である。
【図５】第１の従来の半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図６】第２の従来の半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図７】第２の従来の半導体装置の製造方法を示す断面
図である。
図である。
【図８】第２の従来の半導体装置の製造方法を示す断面
図である。
図である。
【図９】第３の従来の半導体装置の製造方法の実施の形
態を示す断面図である。
態を示す断面図である。
【図１０】第３の従来の半導体装置の製造方法を示す断
面図である。
面図である。
【図１１】第３の従来の半導体装置の製造方法を示す断
面図である。
面図である。
１…半導体基板 ２…ボンディングパッド ３…シリコン窒化層 ４…ポリイミド層 ５…ポジ型フォトレジスト層 ６…ポジ型マスク ７、８…開口 １０１…半導体基板 １０２…ボンディングパッド １０３…シリコン窒化層 １０４…感光性ポリイミド層 １０５…ネガ用マスク １０６…開口 ２０１…半導体基板 ２０２…ボンディングパッド ２０３…シリコン窒化層 ２０４…ポリイミド層 ２０５…フォトレジスト層 ２０８、２０９…開口 ３０１…半導体基板 ３０２…アルミニウム配線層 ３０３…シリコン窒化層 ３０４…ポリイミド層 ３０５…フォトレジスト層 ３０８、３０９…開口（スルーホール）
Claims (5)
- 【請求項１】 半導体基板（１）上に無機絶縁層（３）
を形成する工程と、 該無機絶縁層上にポリイミド層（４）を形成する工程
と、 該ポリイミド層上にポジ型フォトレジスト層（５）を形
成する工程と、 該ポジ型フォトレジスト層にポジ用マスク（６）を用い
て露光を行う工程と、 所定現像液を用いて前記露光されたポジ型フォトレジス
ト層の部分及び該ポジ型フォトレジスト層をマスクとし
て前記ポリイミド層の部分を同時に除去する工程と、 該除去後に前記ポジ型フォトレジスト層の残り部分を除
去する工程と、 該ポジ型フォトレジスト層の残り部分の除去後に前記ポ
リイミド層をマスクとして前記無機絶縁層をエッチング
除去する工程とを具備する半導体装置の製造方法。 - 【請求項２】 さらに、前記無機絶縁層を形成する前に
前記半導体基板にボンディングパッド（２）を形成する
工程を具備する請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 さらに、前記無機絶縁層を形成する前に
前記半導体基板に配線層を形成する工程を具備する請求
項１に記載の半導体装置の製造方法。 - 【請求項４】 前記無機絶縁層がＳｉＮ、ＳｉＯＮ、Ｓ
ｉＮ／ＳｉＯ2 、ＳｉＯＮ／ＳｉＯ2 のいずれかよりな
る請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記ポジ型レジスト層の厚さが約４μｍ
ないし５μｍである請求項１に記載の半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148360A JPH09306901A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
| US08/838,654 US6287750B1 (en) | 1996-05-17 | 1997-04-09 | Method of manufacturing semiconductor device in which opening can be formed with high precision |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148360A JPH09306901A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306901A true JPH09306901A (ja) | 1997-11-28 |
Family
ID=15451025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148360A Pending JPH09306901A (ja) | 1996-05-17 | 1996-05-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6287750B1 (ja) |
| JP (1) | JPH09306901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544904B1 (en) | 2001-12-17 | 2003-04-08 | Ryoden Semiconductor System Engineering Corporation | Method of manufacturing semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049512A1 (fr) * | 1998-03-20 | 1999-09-30 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication associe |
| JP2002203851A (ja) * | 2001-01-05 | 2002-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US20070262051A1 (en) * | 2006-05-12 | 2007-11-15 | Advanced Chip Engineering Technology Inc. | Method of plasma etching with pattern mask |
| US20120167392A1 (en) | 2010-12-30 | 2012-07-05 | Stmicroelectronics Pte. Ltd. | Razor with chemical and biological sensor |
| US9027400B2 (en) * | 2011-12-02 | 2015-05-12 | Stmicroelectronics Pte Ltd. | Tunable humidity sensor with integrated heater |
| US9019688B2 (en) | 2011-12-02 | 2015-04-28 | Stmicroelectronics Pte Ltd. | Capacitance trimming with an integrated heater |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229248A (en) * | 1979-04-06 | 1980-10-21 | Intel Magnetics, Inc. | Process for forming bonding pads on magnetic bubble devices |
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| JP2502377B2 (ja) * | 1989-07-18 | 1996-05-29 | 富士電機株式会社 | 半導体装置の製造方法 |
| US5034091A (en) * | 1990-04-27 | 1991-07-23 | Hughes Aircraft Company | Method of forming an electrical via structure |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| JPH04179124A (ja) | 1990-11-09 | 1992-06-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH05190532A (ja) | 1992-01-08 | 1993-07-30 | Nec Yamagata Ltd | ポリイミドパッシベーション膜の製造方法 |
| DE4203781C1 (ja) * | 1992-02-10 | 1993-09-09 | Du Pont De Nemours (Deutschland) Gmbh, 61352 Bad Homburg, De | |
| US5316978A (en) * | 1993-03-25 | 1994-05-31 | Northern Telecom Limited | Forming resistors for intergrated circuits |
| US5397684A (en) * | 1993-04-27 | 1995-03-14 | International Business Machines Corporation | Antireflective polyimide dielectric for photolithography |
| JPH0758107A (ja) | 1993-08-18 | 1995-03-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07183296A (ja) | 1993-12-22 | 1995-07-21 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
| US5667922A (en) * | 1996-04-26 | 1997-09-16 | Allegro Microsystems, Inc. | Method of semiconductor fabrication utilizing rinse of polyimide film |
-
1996
- 1996-05-17 JP JP8148360A patent/JPH09306901A/ja active Pending
-
1997
- 1997-04-09 US US08/838,654 patent/US6287750B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544904B1 (en) | 2001-12-17 | 2003-04-08 | Ryoden Semiconductor System Engineering Corporation | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6287750B1 (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JP3825314B2 (ja) | 半導体装置の製造方法 | |
| GB2378578A (en) | Semiconductor device encapsulation | |
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS58140139A (ja) | 半導体装置およびその製造方法 | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100282417B1 (ko) | 반도체소자의제조방법 | |
| JP3225676B2 (ja) | 半導体装置の製造方法 | |
| JPH07245301A (ja) | 半導体装置の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPS6138853B2 (ja) | ||
| KR100672725B1 (ko) | 반도체 소자의 제조방법 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPH11219949A (ja) | 有機絶縁膜のパターン形成方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 | |
| JPH02128449A (ja) | 半導体装置の製造方法 | |
| JP2006186275A5 (ja) |