JPS6138853B2 - - Google Patents
Info
- Publication number
- JPS6138853B2 JPS6138853B2 JP5761179A JP5761179A JPS6138853B2 JP S6138853 B2 JPS6138853 B2 JP S6138853B2 JP 5761179 A JP5761179 A JP 5761179A JP 5761179 A JP5761179 A JP 5761179A JP S6138853 B2 JPS6138853 B2 JP S6138853B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring metal
- polyimide
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001721 polyimide Polymers 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000004642 Polyimide Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 125000004093 cyano group Chemical group *C#N 0.000 claims 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000012644 addition polymerization Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000005462 imide group Chemical group 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
この発明は、多層配線構造の半導体装置に関す
る。より詳しく述べれば、この発明は、配線層間
の絶縁層として付加重合型ポリイミドを用いた多
層配線構造の半導体装置に関する。 つくりこまれた回路素子を有しかつそれらの素
子の所定部分が露出している半導体基板と、前記
半導体基板の回路素子側上に設けた所定パターン
の第一配線金属層と、前記第一配線金属層上に設
けた所定の窓を有しかつ少くとも一部が前記半導
体基板の非露出部上に延在する硬化した熱硬化性
樹脂からなる絶縁層と、そして前記絶縁層の窓の
部分で前記第一配線金属層に電気的に接続しかつ
少くとも一部が前記絶縁層上に延在する所定パタ
ーンの第二配線金属層とを有する二層またはそれ
以上の多層配線構造の半導体装置は公知であり、
たとえば特公昭51−44871号公報には、前記熱硬
化性樹脂としてデユポン社の製品Pyre−MLのよ
うな縮合型ポリイミドを用いた多層配線構造の半
導体装置が記載されている。添付の第１図は、か
ような装置を製造する方法の諸工程のいくつかに
おける製造中の装置の断面を示す模式図である
が、かような装置は、たとえば次の諸工程からな
る方法によつて製造できる。 (1) つくりこまれた回路素子を有しかつそれらの
素子の所定部分が露出している（非露出部は二
酸化シリコンのような保護膜２で被覆されてい
る）半導体基板１を用意し、当該半導体基板の
回路素子側上に所定パターンの第一配線金属層
３を形成する。 (2) 未硬化のポリイミド樹脂をスピンコート法に
よりしかるべき厚さの層となるように塗布し、
たとえば約220℃程度の温度に加熱することに
より樹脂層４を予備硬化する（第１図−１）。 (3) 予備硬化したポリイミド絶縁層４の上にフオ
トレジスト５を塗布し、所定のパターンマスク
を介して露光し、そして現像する（第１図−
２）。 (4) ポリイミド絶縁層４をエツチングし、そして
レジストを剥離する（第１図−３）。 (5) 350ないし450℃に加熱することによりポリイ
ミド絶縁層を完全に硬化する。 (6) 所定パターンの第二配線金属層６を形成する
（第１図−４）。 (7) プラズマエツチングによりポリイミド絶縁層
４を表面粗化する。 (8) 未硬化のポリイミド樹脂をスピンコート法に
よりしかるべき厚さの層となるように塗布し、
そして樹脂層７を予備硬化する（第１図−
５）。 (9) 三層またはそれ以上の多層構造を目的とする
場合には、前記の工程(3)ないし(8)を必要なだけ
反復する。 (10) 最後に最上層の樹脂層に電極取出し用の窓を
開け、装置全体を約450℃で約30分間エイジン
グする。 従来、多層配線構造の半導体装置における配線
層間の絶縁層の形成に用いられていたポリイミド
は縮合型のポリイミドであつて、硬化前はたとえ
ば式で示すようなポリアミド酸であり、加熱に
よつて水を放出してイミド環を形成しながら、式
で示すようなポリイミドに縮合硬化するもので
ある。 かように従来用いられていたポリイミドは、縮
合反応をするもので、反応時に水を発生するた
め、前記工程(5)で示したとおり、一層毎に完全硬
化させる必要があつた。事実前記工程(5)を省き、
予備硬化したままの絶縁層４上に第二配線金属層
６を形成すると、前記工程(10)のエイジングの際に
絶縁層４の硬化が進行して水を発生するため、第
二配線金属層６の膨くれを生ずる傾向がある。ま
た完全に硬化した絶縁層４は、その上に形成され
る次の絶縁層７との密着性がよくないので、次の
絶縁層７の適用前に先の完全硬化した絶縁層４
を、前記工程(7)で示したとおり、プラズマエツチ
ングにより表面粗化することが考えられていた。 この発明によれば、付加重合型のポリイミドを
用いれば前記の工程(5)および(7)を省略して、有利
に多層配線構造の半導体装置を製造できることが
わかつた。 かくして、この発明は、 つくりこまれた回路素子を有しかつそれらの素
子の所定部分が露出している半導体基板と、前記
半導体基板の回路素子側上に設けた所定パターン
の第一配線金属層と、前記第一配線金属層上に設
けた所定の窓を有しかつ少くとも一部が前記半導
体基板の露出部上に延在する硬化した熱硬化性樹
脂からなる絶縁層と、そして前記絶縁層の窓の部
分で前記第一配線金属層に電気的に接続しかつ少
くとも一部が前記絶縁層上に延在する所定パター
ンの第二配線金属層とを有する二層またはそれ以
上の多層配線構造の半導体装置において、前記絶
縁層が硬加した付加重合型ポリイミドからなるこ
とを特徴とする半導体装置を提供する。 この発明で用いる好ましい付加重合型のポリイ
ミドは、式（）で表わすことができる。 式中Ｒは活性水素をもたない二価の芳香族基、
Ｙは
る。より詳しく述べれば、この発明は、配線層間
の絶縁層として付加重合型ポリイミドを用いた多
層配線構造の半導体装置に関する。 つくりこまれた回路素子を有しかつそれらの素
子の所定部分が露出している半導体基板と、前記
半導体基板の回路素子側上に設けた所定パターン
の第一配線金属層と、前記第一配線金属層上に設
けた所定の窓を有しかつ少くとも一部が前記半導
体基板の非露出部上に延在する硬化した熱硬化性
樹脂からなる絶縁層と、そして前記絶縁層の窓の
部分で前記第一配線金属層に電気的に接続しかつ
少くとも一部が前記絶縁層上に延在する所定パタ
ーンの第二配線金属層とを有する二層またはそれ
以上の多層配線構造の半導体装置は公知であり、
たとえば特公昭51−44871号公報には、前記熱硬
化性樹脂としてデユポン社の製品Pyre−MLのよ
うな縮合型ポリイミドを用いた多層配線構造の半
導体装置が記載されている。添付の第１図は、か
ような装置を製造する方法の諸工程のいくつかに
おける製造中の装置の断面を示す模式図である
が、かような装置は、たとえば次の諸工程からな
る方法によつて製造できる。 (1) つくりこまれた回路素子を有しかつそれらの
素子の所定部分が露出している（非露出部は二
酸化シリコンのような保護膜２で被覆されてい
る）半導体基板１を用意し、当該半導体基板の
回路素子側上に所定パターンの第一配線金属層
３を形成する。 (2) 未硬化のポリイミド樹脂をスピンコート法に
よりしかるべき厚さの層となるように塗布し、
たとえば約220℃程度の温度に加熱することに
より樹脂層４を予備硬化する（第１図−１）。 (3) 予備硬化したポリイミド絶縁層４の上にフオ
トレジスト５を塗布し、所定のパターンマスク
を介して露光し、そして現像する（第１図−
２）。 (4) ポリイミド絶縁層４をエツチングし、そして
レジストを剥離する（第１図−３）。 (5) 350ないし450℃に加熱することによりポリイ
ミド絶縁層を完全に硬化する。 (6) 所定パターンの第二配線金属層６を形成する
（第１図−４）。 (7) プラズマエツチングによりポリイミド絶縁層
４を表面粗化する。 (8) 未硬化のポリイミド樹脂をスピンコート法に
よりしかるべき厚さの層となるように塗布し、
そして樹脂層７を予備硬化する（第１図−
５）。 (9) 三層またはそれ以上の多層構造を目的とする
場合には、前記の工程(3)ないし(8)を必要なだけ
反復する。 (10) 最後に最上層の樹脂層に電極取出し用の窓を
開け、装置全体を約450℃で約30分間エイジン
グする。 従来、多層配線構造の半導体装置における配線
層間の絶縁層の形成に用いられていたポリイミド
は縮合型のポリイミドであつて、硬化前はたとえ
ば式で示すようなポリアミド酸であり、加熱に
よつて水を放出してイミド環を形成しながら、式
で示すようなポリイミドに縮合硬化するもので
ある。 かように従来用いられていたポリイミドは、縮
合反応をするもので、反応時に水を発生するた
め、前記工程(5)で示したとおり、一層毎に完全硬
化させる必要があつた。事実前記工程(5)を省き、
予備硬化したままの絶縁層４上に第二配線金属層
６を形成すると、前記工程(10)のエイジングの際に
絶縁層４の硬化が進行して水を発生するため、第
二配線金属層６の膨くれを生ずる傾向がある。ま
た完全に硬化した絶縁層４は、その上に形成され
る次の絶縁層７との密着性がよくないので、次の
絶縁層７の適用前に先の完全硬化した絶縁層４
を、前記工程(7)で示したとおり、プラズマエツチ
ングにより表面粗化することが考えられていた。 この発明によれば、付加重合型のポリイミドを
用いれば前記の工程(5)および(7)を省略して、有利
に多層配線構造の半導体装置を製造できることが
わかつた。 かくして、この発明は、 つくりこまれた回路素子を有しかつそれらの素
子の所定部分が露出している半導体基板と、前記
半導体基板の回路素子側上に設けた所定パターン
の第一配線金属層と、前記第一配線金属層上に設
けた所定の窓を有しかつ少くとも一部が前記半導
体基板の露出部上に延在する硬化した熱硬化性樹
脂からなる絶縁層と、そして前記絶縁層の窓の部
分で前記第一配線金属層に電気的に接続しかつ少
くとも一部が前記絶縁層上に延在する所定パター
ンの第二配線金属層とを有する二層またはそれ以
上の多層配線構造の半導体装置において、前記絶
縁層が硬加した付加重合型ポリイミドからなるこ
とを特徴とする半導体装置を提供する。 この発明で用いる好ましい付加重合型のポリイ
ミドは、式（）で表わすことができる。 式中Ｒは活性水素をもたない二価の芳香族基、
Ｙは
【式】または
【式】
であり、そしてｍは正の整数である。特に適切な
付加重合型のポリイミドは、“THERMID 600”
なる商品名でGulf Oil Chemieals Companyから
市販されているaddition curable polyimide
resinである。付加重合型のポリイミドは、分子
内に既にイミド環を有しており、末端基のラジカ
ル反応により硬化する。付加重合型のポリイミド
は、硬化に際し水を生じないので、レジスト塗布
およびエツチングに適する程度に予備硬化をして
おけば完全な硬化をしなくても次の工程に進むこ
とが可能となる。また樹脂層４に官能基が残つて
いる段階で次の樹脂層７が適用され得るので、隣
接樹脂層間の密着性がよい。 実施例 つくりこまれた回路素子を有するシリコン基板
からなり、かつそれらの素子の所定部分が露出し
ていて非露出部は約0.3μｍの二酸化シリコン保
護膜２で被覆されている半導体基板１を用意し、
その回路素子側上に厚さ約１μｍの所定パターン
の第一配線アルミニウム層３を常法により形成し
た。第２図に示す式に相当するポリイミドのＮ−
メチルピロリドン溶液から、Ｎ−メチルピロリド
ン／ジメチルホルムアミド／トルエンの重量比で
84／27／３の混合溶剤中ポリイミド13重量％の溶
液を調製し、これを窒素雰囲気中で前記第一配線
アルミニウム層３の上にスピンコート法により塗
布した。スピンコートの条件は1000rpmで10秒次
いで3000rpmで50秒とした。 120℃で30分次いで250℃で30分、窒素雰囲気中
で加熱することにより、樹脂を予備硬化した（第
１図−１）。予備硬化した樹脂層４上にネガレシ
スト５を塗布し、所定のパターンマスクを介して
露光し、そして現像することにより、３μｍ平方
の窓開けを行つた（第１図−２）。次にヒドラジ
ン／エチレンジアミン／水を用い、40℃で樹脂層
４のエツチングを行ない、そしてレジストを剥離
した（第１図−３）。 このようにして第一のポリイミド樹脂層を形成
し、次いで同様の方法で第二配線アルミニウム
層、第二ポリイミド樹脂層、第三配線アルミニウ
ム層および第三ポリイミド樹脂層を順次形成し、
第三ポリイミド樹脂層に電極取出し用の窓を開け
た後、装置を窒素雰囲気中450℃で30分間エイジ
ングして、三層配線構造の半導体装置を得た。製
作過程において、樹脂層を各層毎に完全硬化させ
ることはしなかつたし、また樹脂層の適用前に既
設の樹脂を特に粗面化することもしなかつたが、
アルミニウム配線層のふくれはなかつたし、また
隣接樹脂層間の密着性も満足できるものであつ
た。
付加重合型のポリイミドは、“THERMID 600”
なる商品名でGulf Oil Chemieals Companyから
市販されているaddition curable polyimide
resinである。付加重合型のポリイミドは、分子
内に既にイミド環を有しており、末端基のラジカ
ル反応により硬化する。付加重合型のポリイミド
は、硬化に際し水を生じないので、レジスト塗布
およびエツチングに適する程度に予備硬化をして
おけば完全な硬化をしなくても次の工程に進むこ
とが可能となる。また樹脂層４に官能基が残つて
いる段階で次の樹脂層７が適用され得るので、隣
接樹脂層間の密着性がよい。 実施例 つくりこまれた回路素子を有するシリコン基板
からなり、かつそれらの素子の所定部分が露出し
ていて非露出部は約0.3μｍの二酸化シリコン保
護膜２で被覆されている半導体基板１を用意し、
その回路素子側上に厚さ約１μｍの所定パターン
の第一配線アルミニウム層３を常法により形成し
た。第２図に示す式に相当するポリイミドのＮ−
メチルピロリドン溶液から、Ｎ−メチルピロリド
ン／ジメチルホルムアミド／トルエンの重量比で
84／27／３の混合溶剤中ポリイミド13重量％の溶
液を調製し、これを窒素雰囲気中で前記第一配線
アルミニウム層３の上にスピンコート法により塗
布した。スピンコートの条件は1000rpmで10秒次
いで3000rpmで50秒とした。 120℃で30分次いで250℃で30分、窒素雰囲気中
で加熱することにより、樹脂を予備硬化した（第
１図−１）。予備硬化した樹脂層４上にネガレシ
スト５を塗布し、所定のパターンマスクを介して
露光し、そして現像することにより、３μｍ平方
の窓開けを行つた（第１図−２）。次にヒドラジ
ン／エチレンジアミン／水を用い、40℃で樹脂層
４のエツチングを行ない、そしてレジストを剥離
した（第１図−３）。 このようにして第一のポリイミド樹脂層を形成
し、次いで同様の方法で第二配線アルミニウム
層、第二ポリイミド樹脂層、第三配線アルミニウ
ム層および第三ポリイミド樹脂層を順次形成し、
第三ポリイミド樹脂層に電極取出し用の窓を開け
た後、装置を窒素雰囲気中450℃で30分間エイジ
ングして、三層配線構造の半導体装置を得た。製
作過程において、樹脂層を各層毎に完全硬化させ
ることはしなかつたし、また樹脂層の適用前に既
設の樹脂を特に粗面化することもしなかつたが、
アルミニウム配線層のふくれはなかつたし、また
隣接樹脂層間の密着性も満足できるものであつ
た。
第１図は、多層配線構造の半導体装置を製造す
る諸工程のいくつかにおける製造中の装置の断面
を示す模式図であり、そして第２図は、実施例で
用いた付加重合型ポリイミドの化学構造を示す図
である。 第１図において、１は半導体基板、２は保護
膜、３は第一配線金属層、４は第一樹脂層、５は
フオトレジスト層、６は第二配線金属層、そして
７は第二樹脂層を示す。
る諸工程のいくつかにおける製造中の装置の断面
を示す模式図であり、そして第２図は、実施例で
用いた付加重合型ポリイミドの化学構造を示す図
である。 第１図において、１は半導体基板、２は保護
膜、３は第一配線金属層、４は第一樹脂層、５は
フオトレジスト層、６は第二配線金属層、そして
７は第二樹脂層を示す。
Claims (1)
- 【特許請求の範囲】 １ つくりこまれた回路素子を有しかつそれらの
素子の所定部分が露出している半導体基板と、前
記半導体基板の回路素子側上に設けた所定パター
ンの第一配線金属層と、前記第一配線金属層上に
設けた所定の窓を有しかつ少くとも一部が前記半
導体基板の非露出部上に延在する硬化した熱硬化
性樹脂からなる絶縁層と、そして前記絶縁層の窓
の部分で前記第一配線金属層に電気的に接続しか
つ少くとも一部が前記絶縁層上に延在する所定パ
ターンの第二配線金属層とを有する二層またはそ
れ以上の多層配線構造の半導体装置において、前
記絶縁層が硬化した付加重合型ポリイミドからな
ることを特徴とする半導体装置。 ２ 前記絶縁層が末端基としてエチニル基または
シアノ基を有する付加重合型ポリイミドの熱硬化
によつて形成されたものである特許請求の範囲第
１項記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761179A JPS55150254A (en) | 1979-05-12 | 1979-05-12 | Semiconductor device |
| EP80301413A EP0019391B1 (en) | 1979-05-12 | 1980-04-30 | Improvement in method of manufacturing electronic device having multilayer wiring structure |
| DE8080301413T DE3060913D1 (en) | 1979-05-12 | 1980-04-30 | Improvement in method of manufacturing electronic device having multilayer wiring structure |
| US06/148,722 US4347306A (en) | 1979-05-12 | 1980-05-12 | Method of manufacturing electronic device having multilayer wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761179A JPS55150254A (en) | 1979-05-12 | 1979-05-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55150254A JPS55150254A (en) | 1980-11-22 |
| JPS6138853B2 true JPS6138853B2 (ja) | 1986-09-01 |
Family
ID=13060649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5761179A Granted JPS55150254A (en) | 1979-05-12 | 1979-05-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55150254A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57154857A (en) * | 1981-03-20 | 1982-09-24 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS5922332A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electronics Corp | 半導体装置 |
| JPS6195551A (ja) * | 1984-10-16 | 1986-05-14 | Matsushita Electric Ind Co Ltd | 集積回路の多層配線構造体 |
-
1979
- 1979-05-12 JP JP5761179A patent/JPS55150254A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55150254A (en) | 1980-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4152195A (en) | Method of improving the adherence of metallic conductive lines on polyimide layers | |
| JPS6030153A (ja) | 半導体装置 | |
| JPS6046826B2 (ja) | 半導体装置 | |
| JPS6138853B2 (ja) | ||
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JP3209918B2 (ja) | 剥離液及びそれを使用した半導体装置の製造方法 | |
| JPS6243544B2 (ja) | ||
| JPS63293996A (ja) | 多層配線基板の製造方法 | |
| KR100372995B1 (ko) | 반도체기판위에목적하는패턴의수지막을형성하는방법,반도체칩,반도체패키지,및레지스트상박리액 | |
| JPS6331939B2 (ja) | ||
| JP2625910B2 (ja) | ポリイミド積層膜の製造方法 | |
| JPH0537151A (ja) | 薄膜多層回路形成方法 | |
| JP2850518B2 (ja) | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 | |
| JPS5936944A (ja) | 多層配線形成方法 | |
| JPH08298369A (ja) | 銅配線上のポリイミド膜及びその形成方法 | |
| JPS60108842A (ja) | 半導体装置の製法 | |
| JP2000003037A (ja) | 配線構造とその製造方法 | |
| KR930008136B1 (ko) | 폴리이미드 수지의 패턴 형성방법 | |
| JP3244990B2 (ja) | プリント配線板の製造方法 | |
| EP0204631A2 (en) | Semiconductor structures having polysiloxane leveling film | |
| JP3195201B2 (ja) | 高分子表面処理方法 | |
| JPS6125219B2 (ja) | ||
| JPH06105836B2 (ja) | 薄膜多層基板の製造方法 | |
| JPS6210016B2 (ja) |