JPS5922332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5922332A JPS5922332A JP57132738A JP13273882A JPS5922332A JP S5922332 A JPS5922332 A JP S5922332A JP 57132738 A JP57132738 A JP 57132738A JP 13273882 A JP13273882 A JP 13273882A JP S5922332 A JPS5922332 A JP S5922332A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- metal film
- coating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業」二の利用分野
本発明は、半導体素子基板上を覆う絶縁膜の」ニに少く
とも一部が位置する関係で形成した配線電極における腐
食等を効果的に防止して、半導体装置の信頼性を高める
ことのできる半導体素子の構造に関するものである。
とも一部が位置する関係で形成した配線電極における腐
食等を効果的に防止して、半導体装置の信頼性を高める
ことのできる半導体素子の構造に関するものである。
従来例の構成とその問題点
選択拡散処理あるいは選択イオン注入処理によって所定
の領域を半導体基板内へ作り込むようにした半導体装置
では、通常、半導体基板表向上は絶縁膜によって覆われ
ている。この絶縁膜」二には、選択的に作り込まれた領
域にオーミソク接触ずる電極の一部あるいは相互配線の
ための配線層などが形成され、さらに、全体が表面安定
化ならびに機械的保護を目的とするパッシベーション膜
で覆われている。
の領域を半導体基板内へ作り込むようにした半導体装置
では、通常、半導体基板表向上は絶縁膜によって覆われ
ている。この絶縁膜」二には、選択的に作り込まれた領
域にオーミソク接触ずる電極の一部あるいは相互配線の
ための配線層などが形成され、さらに、全体が表面安定
化ならびに機械的保護を目的とするパッシベーション膜
で覆われている。
第１図は、このような構造をもつ半導体装置の従来例を
示す要部の拡大断面図であり、図中、１は半導体基板、
２は熱酸化膜あるいはＰＳＧ膜などの絶縁膜、３は絶縁
膜２の上に形成されたアルミニウム（ Ａｔ ）または
アルミニウム合金などからなる金属膜そして４はパッシ
ベーション膜てある。このような構造をもつ半導体装置
の金Ｍ’３１１Ａ ３ならびにパッシベーション膜４ｉ
１．１．、 ｍ来、所望の領域か作り込まれ、表面が絶
縁膜２て覆われた半現体基板上に、Ａ４膜あるいはＡｔ
合金膜をスパッタリング等の方法で形成し、さらに、所
定のパターンを得るためのエツチング族して所定のパタ
ーンとされた金属膜３を形成し、こののち、４５０℃程
度の熱処理を約３０分間施すことによって、半導体素子
の特性を安定化したのち、窒化あるいは減圧ＣＶＤ方法
にょるＰＳＧ膜、もしくは、プラズマＣＶＤ法による窒
化シリコンＩＩ・々をパッシベーション膜４として形成
する方法によって形成されていた。
示す要部の拡大断面図であり、図中、１は半導体基板、
２は熱酸化膜あるいはＰＳＧ膜などの絶縁膜、３は絶縁
膜２の上に形成されたアルミニウム（ Ａｔ ）または
アルミニウム合金などからなる金属膜そして４はパッシ
ベーション膜てある。このような構造をもつ半導体装置
の金Ｍ’３１１Ａ ３ならびにパッシベーション膜４ｉ
１．１．、 ｍ来、所望の領域か作り込まれ、表面が絶
縁膜２て覆われた半現体基板上に、Ａ４膜あるいはＡｔ
合金膜をスパッタリング等の方法で形成し、さらに、所
定のパターンを得るためのエツチング族して所定のパタ
ーンとされた金属膜３を形成し、こののち、４５０℃程
度の熱処理を約３０分間施すことによって、半導体素子
の特性を安定化したのち、窒化あるいは減圧ＣＶＤ方法
にょるＰＳＧ膜、もしくは、プラズマＣＶＤ法による窒
化シリコンＩＩ・々をパッシベーション膜４として形成
する方法によって形成されていた。
近年、大規模集積回路（ＬＳＩ）の微細パターン化ニと
もない、Ａｔ配線形成のためのエツチング方式が、ウェ
ット方式からドライエソヂング方式−１特に、リアクテ
ィブイオンエツチング方式に移り、Ａｔ配線の断面が等
方性から異方性になって、垂直に切りたった形状を呈す
るようになった。
もない、Ａｔ配線形成のためのエツチング方式が、ウェ
ット方式からドライエソヂング方式−１特に、リアクテ
ィブイオンエツチング方式に移り、Ａｔ配線の断面が等
方性から異方性になって、垂直に切りたった形状を呈す
るようになった。
その結果、Ａｔ配線の段差部におけるパッシベーション
膜４の形状は、第１図のａに示すように、オーバーハン
グのきつい形状をとなる。このような断面形状のパッシ
ベーション膜４ては、図示する５部において、膜質が悪
く、わずかの応力変化によっても容易にクラックか入り
、このため、組立てが完了し、これを樹脂封止した後の
耐’ＩＭ性か確保できない問題があった。
膜４の形状は、第１図のａに示すように、オーバーハン
グのきつい形状をとなる。このような断面形状のパッシ
ベーション膜４ては、図示する５部において、膜質が悪
く、わずかの応力変化によっても容易にクラックか入り
、このため、組立てが完了し、これを樹脂封止した後の
耐’ＩＭ性か確保できない問題があった。
発明の目的
本発明は、」二記の問題点を解決するためになされたも
ので、パッシベーション膜にオーバーハング部が形成さ
れることを防き、このオーバーハング部が存在したとき
に生じる応力不均衡に基＜Ａｔ等の金属膜配線の局部的
な応力腐食を排除して信頼性を高めることのできる半導
体装置を提供するものである。
ので、パッシベーション膜にオーバーハング部が形成さ
れることを防き、このオーバーハング部が存在したとき
に生じる応力不均衡に基＜Ａｔ等の金属膜配線の局部的
な応力腐食を排除して信頼性を高めることのできる半導
体装置を提供するものである。
発明の構成“
本発明の半導体装置は、半導体基板」二に形成された第
１の絶縁膜の上に、塗布法で形成した第１の塗布絶縁膜
が設けられ、この第１の塗布絶縁膜上に少くとも一部が
存在する関係で電極および相互配線用の金属膜の少くと
も一方が形成され、この金属膜上に塗布法で形成した第
２の塗布絶縁膜が設けられ、さらに、主面全域にパソン
ベＴジョン膜が形成され、金属膜が第１および第２の塗
布絶縁膜で包囲された構造を特徴とするものである。
１の絶縁膜の上に、塗布法で形成した第１の塗布絶縁膜
が設けられ、この第１の塗布絶縁膜上に少くとも一部が
存在する関係で電極および相互配線用の金属膜の少くと
も一方が形成され、この金属膜上に塗布法で形成した第
２の塗布絶縁膜が設けられ、さらに、主面全域にパソン
ベＴジョン膜が形成され、金属膜が第１および第２の塗
布絶縁膜で包囲された構造を特徴とするものである。
実施例の説明
以下に第２図を参照して、本発明の半導体装置とこれを
形成する方法について詳しく説明する。
形成する方法について詳しく説明する。
第２図は、本発明の一例にかかる半導体装置の要部を示
す断面図であり、図示するように、第１の塗布絶縁膜５
と第２の塗布絶縁膜６が半導体基板１の主面上に形成さ
れ、これらによって金属膜３が包囲され、さらに、これ
らの塗布絶縁１摸」二にパノンベーンヨン膜４が形成さ
れた構造となっている。
す断面図であり、図示するように、第１の塗布絶縁膜５
と第２の塗布絶縁膜６が半導体基板１の主面上に形成さ
れ、これらによって金属膜３が包囲され、さらに、これ
らの塗布絶縁１摸」二にパノンベーンヨン膜４が形成さ
れた構造となっている。
ところで、この塗布絶縁膜５，６は、周知の回転塗布法
で塗布され、この後の熱処理を経て形成されるものであ
り、金属膜３を包囲する絶縁膜を塗布絶縁膜としたこと
により、その断面形状を金属膜３の断面が垂直に切りた
った形成であっても、これに影響されることのないなだ
らかな面とすることができる。この塗布絶縁膜５，６ば
、有機オキシ／ラン系物質、たとえば、ンラノール〔Ｈ
ｎＳ ｉ（ＯＨ）４−ｎ 〕もしくはこれの誘電体と添
加不純物等の添加剤とを有機溶剤に溶解させたものを塗
布したのち、熱処理を施すことによって形成される。
で塗布され、この後の熱処理を経て形成されるものであ
り、金属膜３を包囲する絶縁膜を塗布絶縁膜としたこと
により、その断面形状を金属膜３の断面が垂直に切りた
った形成であっても、これに影響されることのないなだ
らかな面とすることができる。この塗布絶縁膜５，６ば
、有機オキシ／ラン系物質、たとえば、ンラノール〔Ｈ
ｎＳ ｉ（ＯＨ）４−ｎ 〕もしくはこれの誘電体と添
加不純物等の添加剤とを有機溶剤に溶解させたものを塗
布したのち、熱処理を施すことによって形成される。
本発明では、第２図で示す第１の塗布絶縁膜５を絶縁膜
２の上に形成するにあたり、例えば、塗布液として、Ｓ
ｉ○２暖度がら、９係、塗布液１００ｇ中に添加不純物
として、リンがＰ２Ｏ６換算で０．２ｇ添加されたもの
を用い、半導体基板１上に回転数４００ｏ ｒ ｐｍで
回転塗布し、こののち、９００℃の温度で３０分間の熱
処理を施した。この処理により、膜厚が約１５ｏＯ人で
しかも均一な第１の塗布絶縁膜５が形成された。また、
金属膜３と１〜ては、シリコン（Ｓｉ）を１．０重量パ
ーセント、銅（Ｃｕ）を０．５重量パーセント含有する
Ａｌを１１１ｍの厚さに蒸着し、これを所望の形状とな
るように・ぐターンエッチした。さらに、第２の塗布絶
縁膜６は、第１の塗布絶縁膜５と同一の形成条件を設定
して形成した。ところで、第２の塗布絶縁膜６を形成す
るだめの塗布液を回転塗布すると、金属膜３のほぼ垂１
ｂな側壁面の周辺部分には塗布液が溜捷り、この結果、
図示するように、なだらかな傾斜面をもつ断面形状が得
られ、この後形成さＪ＋−るパッシベーション膜４にオ
ーパーツ・ング形状が生じる不都合か排除される。丑だ
、第１の塗布絶縁膜５は、この下層絶縁膜２０表面にあ
るＩＪμｍ凸をならして金属膜の形成部を平担化するよ
うに作用する。ナなかも、絶縁膜２ばこれが熱酸化膜で
あると、何回かの拡散処理がくり返されることによって
段部が形成される。金属膜がこの段部をこえてのびるこ
と、あるいは、段部上で屈曲することなどにより、複雑
な断面形状になると、第２の塗布絶縁膜６のみではバー
７ベーシヨン膜へのオーバーバンク形状の発生を完全に
阻止することができず−１このため、応力腐食が金属膜
にもたらされるおそれがあった。しかしながら、第１の
塗布絶縁膜５を設けるならば、このような不都合の発１
＝がほぼ完全に防がれていることが実験的にも確認され
だ０発明の詳細 な説明したところから明らかなように、本発明の半導体
装置では、パッシベーション膜４が金属膜の側壁面近傍
に対しても所定の厚みでなだらかに被着されるところと
なり、応力変化に基くクランク等の発生が確実に防止さ
れ、半導体装置の信頼性が飛躍的に向上する。本発明の
半導体装置槽は、金属膜パターン微細化、複雑化が進み
、・くターン形成にドライエツチング処理が適用される
ＬＳＩあるいは超ＬＳＩの素子構造として特に好適であ
る。
２の上に形成するにあたり、例えば、塗布液として、Ｓ
ｉ○２暖度がら、９係、塗布液１００ｇ中に添加不純物
として、リンがＰ２Ｏ６換算で０．２ｇ添加されたもの
を用い、半導体基板１上に回転数４００ｏ ｒ ｐｍで
回転塗布し、こののち、９００℃の温度で３０分間の熱
処理を施した。この処理により、膜厚が約１５ｏＯ人で
しかも均一な第１の塗布絶縁膜５が形成された。また、
金属膜３と１〜ては、シリコン（Ｓｉ）を１．０重量パ
ーセント、銅（Ｃｕ）を０．５重量パーセント含有する
Ａｌを１１１ｍの厚さに蒸着し、これを所望の形状とな
るように・ぐターンエッチした。さらに、第２の塗布絶
縁膜６は、第１の塗布絶縁膜５と同一の形成条件を設定
して形成した。ところで、第２の塗布絶縁膜６を形成す
るだめの塗布液を回転塗布すると、金属膜３のほぼ垂１
ｂな側壁面の周辺部分には塗布液が溜捷り、この結果、
図示するように、なだらかな傾斜面をもつ断面形状が得
られ、この後形成さＪ＋−るパッシベーション膜４にオ
ーパーツ・ング形状が生じる不都合か排除される。丑だ
、第１の塗布絶縁膜５は、この下層絶縁膜２０表面にあ
るＩＪμｍ凸をならして金属膜の形成部を平担化するよ
うに作用する。ナなかも、絶縁膜２ばこれが熱酸化膜で
あると、何回かの拡散処理がくり返されることによって
段部が形成される。金属膜がこの段部をこえてのびるこ
と、あるいは、段部上で屈曲することなどにより、複雑
な断面形状になると、第２の塗布絶縁膜６のみではバー
７ベーシヨン膜へのオーバーバンク形状の発生を完全に
阻止することができず−１このため、応力腐食が金属膜
にもたらされるおそれがあった。しかしながら、第１の
塗布絶縁膜５を設けるならば、このような不都合の発１
＝がほぼ完全に防がれていることが実験的にも確認され
だ０発明の詳細 な説明したところから明らかなように、本発明の半導体
装置では、パッシベーション膜４が金属膜の側壁面近傍
に対しても所定の厚みでなだらかに被着されるところと
なり、応力変化に基くクランク等の発生が確実に防止さ
れ、半導体装置の信頼性が飛躍的に向上する。本発明の
半導体装置槽は、金属膜パターン微細化、複雑化が進み
、・くターン形成にドライエツチング処理が適用される
ＬＳＩあるいは超ＬＳＩの素子構造として特に好適であ
る。
なお、上記の説明では、塗布絶縁膜形成用の塗布液とし
て、リンを添加したものを示したが、これが添加されな
くても同等問題はない。
て、リンを添加したものを示したが、これが添加されな
くても同等問題はない。
第１図は、従来の半導体装置の要部断面構造図、第２図
は、本発明にかかる半導体装置の要部断面構造図である
。 １・・・・・・半導体基板、２・・・・・絶縁膜、３・
・・・・・金属膜（電（１メおよび相互配線）、４・・
・・・・パノンベーション１模、５・・・・・第１の塗
布絶縁１漠、６・・・・・・第２の塗布絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
は、本発明にかかる半導体装置の要部断面構造図である
。 １・・・・・・半導体基板、２・・・・・絶縁膜、３・
・・・・・金属膜（電（１メおよび相互配線）、４・・
・・・・パノンベーション１模、５・・・・・第１の塗
布絶縁１漠、６・・・・・・第２の塗布絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (2)
- （１）半導体基板上に形成された絶縁膜の−１゜に、回
転塗布法で形成した第１の塗布絶縁膜が設けられ、同第
１の塗布絶縁膜上に、少くとも一部が存在する関係で電
極および相互配線用の金属膜の少くとも一方が形成され
、同金属膜を覆って回転塗布法で形成した第２の塗布絶
縁膜が設４Ｊられ、さらに、ていることを特徴とする半
導体装置。 - （２）第１および第２の塗布絶縁膜がシラノールまたは
シラノール誘電体を含む塗布液の回転塗布で形成されて
いることを特徴とする請求 １項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132738A JPS5922332A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132738A JPS5922332A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922332A true JPS5922332A (ja) | 1984-02-04 |
Family
ID=15088436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132738A Pending JPS5922332A (ja) | 1982-07-28 | 1982-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008303981A (ja) * | 2007-06-07 | 2008-12-18 | Aisin Ai Co Ltd | シャフトの外周に嵌合された被取付部材の取付構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498190A (ja) * | 1972-05-10 | 1974-01-24 | ||
| JPS5360586A (en) * | 1976-11-11 | 1978-05-31 | Fujitsu Ltd | Semiconductor device |
| JPS55150254A (en) * | 1979-05-12 | 1980-11-22 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-07-28 JP JP57132738A patent/JPS5922332A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498190A (ja) * | 1972-05-10 | 1974-01-24 | ||
| JPS5360586A (en) * | 1976-11-11 | 1978-05-31 | Fujitsu Ltd | Semiconductor device |
| JPS55150254A (en) * | 1979-05-12 | 1980-11-22 | Fujitsu Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008303981A (ja) * | 2007-06-07 | 2008-12-18 | Aisin Ai Co Ltd | シャフトの外周に嵌合された被取付部材の取付構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1282188C (en) | Multilayer metallization method for integrated circuits | |
| JPH0418702B2 (ja) | ||
| EP0070737A2 (en) | Semiconductor device having an electrode, and method for producing the same | |
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| GB2128636A (en) | Silicon-aluminium alloy metallization of semiconductor substrate | |
| JPS5922332A (ja) | 半導体装置 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPS5917853B2 (ja) | 半導体装置 | |
| JPS6373646A (ja) | 半導体装置 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPS6160580B2 (ja) | ||
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPS59124742A (ja) | 半導体装置の製造方法 | |
| JPS6216521A (ja) | 半導体装置の製造方法 | |
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPH0851155A (ja) | 半導体装置および半導体装置の製造方法 | |
| Mitchell et al. | Low resistance polysilicon interconnects with self‐aligned metal | |
| JPH0473972A (ja) | 半導体装置の製造方法 |