KR900001652B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR900001652B1
KR900001652B1 KR1019860006335A KR860006335A KR900001652B1 KR 900001652 B1 KR900001652 B1 KR 900001652B1 KR 1019860006335 A KR1019860006335 A KR 1019860006335A KR 860006335 A KR860006335 A KR 860006335A KR 900001652 B1 KR900001652 B1 KR 900001652B1
Authority
KR
South Korea
Prior art keywords
metal layer
semiconductor device
aluminum
layer
manufacturing
Prior art date
Application number
KR1019860006335A
Other languages
English (en)
Other versions
KR870004504A (ko
Inventor
요시히로 히라다
레이지 다마기
다께시 노구찌
큥 이찌 아리마
겡지 사이또오
시게루 하라다
Original Assignee
미쓰비시 뎅기 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅기 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅기 가부시끼가이샤
Publication of KR870004504A publication Critical patent/KR870004504A/ko
Application granted granted Critical
Publication of KR900001652B1 publication Critical patent/KR900001652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명의 일 실시예에 의한 반도체 장치 및 그 제조방법을 표시한 도면.
제2도는 종래의 반도체 장치의 단면구조를 표시한 도면.
제3도는 배선층의 종류 및 그 경도의 표시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 하부 산화막
3 : 스므스 코우트막 4 : 알루미늄 배선층
5 : 콘택트홀 단차부 6 : 제1 금속층
7 : 제2 금속층 8 : 알루미늄 수화물층
9 : 콘택트홀 10 : 외부 전극 인출영역
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로 특히 내부배선을 위한 전극배선을 가진 반도체 장치 및 그 제조방법에 관한 것이다.
종래부터 실리콘 반도체의 내부배선 재료로 알루미늄 및 알루미늄 합금이 사용되어왔다. 그러나 근년 LSI의 고밀도화, 고집적도화에 따라 콘택트홀부에서의 단차피복은 더욱 어려운 방향으로 나가고 있다. 제2도는 종래의 반도체 장치의 단면구조를 표시한 도면이다. 제2도에 있어서 실리콘 기판(1)상에는 하부 산화막(2)이 형성된다. 하부 산화막(2)상에는 인유리막(PSG)으로된 스므스 코우트막(smooth coat)(3)이 형성된다. 반도체 장치에는 소자의 내부배선을 위한 콘택트홀(contact hole)(9)이 형성된다. 콘택트홀(9)의 기판(1)상과 스므스 코트막(3)상에는 알루미늄 또는 알루미늄 합금으로된 알루미늄 배선층(4)이 형성된다.
다음은 제2도에 도시한 종래의 반도체 장치의 제조방법에 대하여 설명한다. 콘택트홀(9)이 형성된 실리콘 기판(1), 그 상면의 스므스 코우트막(2)상에 스팟타링(sputterring)법에 의하여 예를들면 알루미늄 실리콘 막을 전면에 형성한다. 이때 콘택트홀 단차부(5)의 피복성[스텝 커버리지(step coverage)성]을 충분하게 하기 위하여 웨이퍼를 가열하는 것이 일반적이다.
다음은 사진제판 기술을 사용하여 레지스트(resist)에 의한 패터닝(patterning)을 실시하고 불필요한 부분의 알루미늄막을 엣칭(ething)에 의하여 제거하므로서 예를들면 외부전극 인출영역(도시 없음)이 형성된 알루미늄 배선층(4)을 얻을 수 있다.
다음은 알루미늄 배선층(4)과 실리콘 기판(1)와의 전기적 콘택트를 하기 위함과 트랜지스터의 드레스홀드 전압의 안전성을 증가하기 위하여 약 450℃정도의 열처리를 가한다. 제3도는 배선층의 종류 및 그 경도를 표시한 도면이다.
종래의 반도체 장치는 상술한 제조공정에 의하여 제조되지만 이와같은 웨이퍼를 가열하여 두께가 예를들어 약 1μm의 AlSi배선층(4)을 형성한 경우에는 배선층(4)을 형성한 직후에 제3a도에 도시한 바와같이 누프(knoop)경도가 30HK전후로 저하한다. 한편 최근에는 LSI의 칩사이즈 증대에 따라 몰드재의 수축응력에 기인하는 배선의 변형이 생기기 쉽게 되어 있다.
그러므로 본 발명은 상술한 바와 같은 문제점을 해소하기 위하여 창안된 것으로서 콘택트홀에서의 스 커버리지성을 저하시키지 않고 배선층의 경도를 유지하여 변형에 견딜수 있는 배선층을 가진 반도체 장치를 얻고져하는 것이다. 본 발명에 의한 반도체 장치는 내부배선을 위한 전극 배선층 표면에 알루미늄 수화물을 형성하도록 한 것이다. 또한 본 발명에 의한 반도체 장치의 제조방법은 개구부 영역을 포함하는 반도체 기판상에 기판을 가열하면 제1의 금속층을 형성하고 다음에는 기판을 가열하지 않고 제1의 금속층상에 제2의 금속층을 형성하고 그 다음에는 제2의 금속층표면에 알루미늄 수화물층을 형성하도록 한 것이다. 제1 및 제2의 금속층상에 형성되는 알루미늄수화물층은 매우 경도가 강하여 가열처리시에 생기는 배선층의 변형을 방해하는 작용을 한다.
다음에 본 발명의 일 실시예를 도면에 따라 설명한다. 제1d도는 본 발명의 일 실시예의 반도체장치의 적층구조를 표시한 도면이다. 제1d도에 있어서 실리콘 기판(1)상에는 하부 산화막(2)이 형성되고 하부산화막(2)상에는 스므스 코우트막(3)이 형성된다. 또한 반도체 장치에는 내부 배선용의 콘택트홀(9)이 형성된다. 콘택트홀(9)부분의 실리콘기판(1)상과 스므스 코우트막(3)상에는 제1의 금속층(6), 제2의 금속층(7) 및 알루미늄 수화물층(8)이 형성된다. 제1의 금속층(6)은 예를들면 알루미늄 실리콘이고, 제2의 금속층은 예를들면 알루미늄 실리콘 티타늄이다. 그위에 외부전극 인출영역(10)에는 외부배선용의 인출구가 형성된다. 제1도는 본 발명의 일 실시예의 제조공정을 표시한 도면이다. 다음에서 제1도를 참조하여 본 발명의 일 실시예의 제조방법에 대하여 설명한다.
[제1a도]
반도체 장치에 내부배선을 위한 콘택트홀(9)을 형성한다. 콘택트홀(9) 및 스므스 코우트막(3)상에 예를들면 스팟타링법에 의하여 제1의 금속층(6)을 형성한다. 이때 스텝버리지성을 형성시키기 위하여 기판전체를 가열한다. 제1의 금속층(6)으로서 예를들면 알루미늄 실리콘이 사용되고 예를들면 약 0.5μm의 두께로 형성된다.
[제1b도]
다음에 같은 스팟타링법에 의하여 제1의 금속층(6) 상에 제2의 금속층(7)을 형성한다. 이때 웨이퍼의 가열을 하지 아니한다. 제2의 금속층(7)으로서 예를들어 알루미늄 실리콘 티타늄이 사용되며 예를들어 약 0.5μm의 두께로 형성된다. 제2의 금속층의 형성직후에는 제3b도에 도시한 바와같이 약 90HK의 누프경도를 얻게된다.
이러한 상태에서 금속층(6)(7)과 실리콘기판(1)과의 전기적 콘택트를 취하기 위하여 약 450℃의 열처리를 하게되면 금속층(6)(7)의 경도를 급격하게 저하하고 약 40HK로 된다. 이와같은 경도저하를 방지하기 위하여 제1d도에 도시한 스텝을 실시한다.
[제1c도]
다음은 사진제판 기술을 사용하여 제1 및 제2의 금속층을 패터닝하여 배선층을 형성한다. 이때 외부전극 인출구(10)가 형성된다.
[제1d도]
페터닝 종료후 제2의 금속층(7)의 전면을 온수에 의한 처리를 하거나 또는 양극 산화법을 사용하여 알루미늄 수화물층(8)을 형성한다. 알루미늄 수화물층(8)이 형성된후에 상술한 바와같은 450℃의 열처리를 실시하여도 제3c도에 표시한 바와같이 경도의 저하는 알루미늄 수화물층을 형성하지 않는 것과 비교하여 적어도 50HK정도의 경도가 유지된다.
경도의 저하가 낮은 이유는 경도가 높은 알루미늄 수화물층에 의하여 피복되었기 때문에 알루미늄 또는 알루미늄 합금의 결정 그레인(grain)성장이 방지되기 때문이다.
여기에서 온수처리를 할 경우에는 금속층표면이 자연산화되는데 이것을 스팟타 엣칭법등으로 제거하면 알루미늄 수화물층(8)의 성장속도는 빠르게된다. 이때 외부전극인출구(10)의 스므스 코우트막(3)상에는 알루미늄 수화물층등이 부착하지만 다음에 이것을 인산이나 불산등으로 제거한다. 다음에 예를들면 선등과 금속층(6)(7)이 접속가능하게 되도록 외부전극 인출구(10) 내면의 알루미늄 수화물층을 제거한다.
상기한 바와같이 본 발명에 의하면 제1의 수화물층 및 제2의 금속층으로된 배선층을 형성한후에 배선층표면에 알루미늄 수화물층을 형성하도록 하였으므로 배선층은 소정의 경도를 유지하기 때문에 그후의 열처리에 있어서도 변형이 생기지 아니한다. 또한 제1의 금속층은 기판 전체를 가열하여 형성되므로 콘택트홀부에서 스텝커버리지성을 양호한 것이다.

Claims (4)

  1. 내부배선을 위한 개구부 영역을 덮도록한 전극 배선을 가진 반도체 장치로서 전기 전극배선은 제1의 금속층(6)과 전기 제1의 금속층상에 형성되는 제2의 금속층(7)을 포함하고 전기 제2의 금속층(7)표면에는 알루미늄 수화물층(8)이 형성된 것을 특징으로 한 반도체 장치.
  2. 제1항에 있어서 전기 제1의 금속층(6) 및 전기 제2의 금속층(7)은 알루미늄 또는 알루미늄 합금으로 된 것을 특징으로 한 반도체 장치.
  3. 내부배선을 위한 개구부영역은 덮도록한 전극배선을 가진 반도체장치의 제조방법으로서 전기개구부영역을 포함한 반도체기판상에 전기기판을 가열하면서 제1의 금속층(6)을 형성하는 제1의 스텝과 전기 기판을 가열하지 않고 전기 제1의 금속층상에 제2의 금속층(7)을 형성하는 제2의 스텝과 전기 제2의 금속층 표면에 알루미늄 수화물층(8)을 형성하는 제3의 스템과를 구비한 반도체장치의 제조방법.
  4. 제3항에 있어서 전기 제1 및 제2의 금속층은 알루미늄 또는 알루미늄 합금으로 된 것을 특징으로 한 반도체 장치의 제조방법.
KR1019860006335A 1985-10-08 1986-07-31 반도체 장치 및 그 제조방법 KR900001652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-224284 1985-10-08
JP60224284A JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR870004504A KR870004504A (ko) 1987-05-09
KR900001652B1 true KR900001652B1 (ko) 1990-03-17

Family

ID=16811357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006335A KR900001652B1 (ko) 1985-10-08 1986-07-31 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US4896204A (ko)
JP (1) JPH0611076B2 (ko)
KR (1) KR900001652B1 (ko)
DE (1) DE3634168A1 (ko)
GB (1) GB2181893B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
DE3815512C2 (de) * 1988-05-06 1994-07-28 Deutsche Aerospace Solarzelle und Verfahren zu ihrer Herstellung
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
EP1101837B1 (en) * 1999-11-22 2008-01-09 STMicroelectronics S.r.l. Moisture corrosion inhibitor layer for Al-alloy metallization layers for electronic devices and corresponding manufacturing method
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
JPS52147988A (en) * 1976-06-03 1977-12-08 Toshiba Corp Manufacture of semiconductor device
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
DE3140669A1 (de) * 1981-10-13 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitervorrichtungen
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS58201367A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法
EP0120918B1 (en) * 1982-09-30 1991-12-18 Advanced Micro Devices, Inc. An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
DE3244461A1 (de) * 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド ２重層処理においてヒロツク抑制層を形成する方法及びその構造物

Also Published As

Publication number Publication date
JPH0611076B2 (ja) 1994-02-09
US4896204A (en) 1990-01-23
GB2181893A (en) 1987-04-29
JPS6284534A (ja) 1987-04-18
KR870004504A (ko) 1987-05-09
DE3634168C2 (ko) 1991-12-05
GB2181893B (en) 1989-03-30
DE3634168A1 (de) 1987-04-16
GB8623528D0 (en) 1986-11-05

Similar Documents

Publication Publication Date Title
US4440804A (en) Lift-off process for fabricating self-aligned contacts
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
US4045302A (en) Multilevel metallization process
US3848260A (en) Electrode structure for a semiconductor device having a shallow junction and method for fabricating same
JPH02222575A (ja) 半導体装置及び半導体装置の製造方法
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
KR100271941B1 (ko) 반도체 장치 및 반도체 장치용 절연막 제조 방법
JPS5811745B2 (ja) 半導体装置の製造方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS6149438A (ja) 半導体装置
JPS62241373A (ja) 半導体装置
JPS583252A (ja) 半導体集積回路装置
JPS5966150A (ja) 半導体装置およびその製造方法
JPS62260320A (ja) 半導体装置の製造方法
JPH02170431A (ja) 半導体装置の製造方法
JPH01110749A (ja) 半導体装置の製造方法
JPS58124247A (ja) 半導体装置の製造方法
JPS6334956A (ja) 半導体装置の製造方法
JPH0334323A (ja) 半導体装置の製造方法
JPS62117344A (ja) 配線形成法
JPS62160741A (ja) 半導体装置の製造方法
JPS6297348A (ja) 半導体装置の製造方法
JPH0291968A (ja) メモリ装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000307

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee