DE3634168A1 - Halbleitereinrichtung und herstellungsverfahren dafuer - Google Patents

Halbleitereinrichtung und herstellungsverfahren dafuer

Info

Publication number
DE3634168A1
DE3634168A1 DE19863634168 DE3634168A DE3634168A1 DE 3634168 A1 DE3634168 A1 DE 3634168A1 DE 19863634168 DE19863634168 DE 19863634168 DE 3634168 A DE3634168 A DE 3634168A DE 3634168 A1 DE3634168 A1 DE 3634168A1
Authority
DE
Germany
Prior art keywords
metal layer
layer
aluminum
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863634168
Other languages
English (en)
Other versions
DE3634168C2 (de
Inventor
Yoshihiro Hirata
Reiji Tamaki
Takeshi Noguchi
Junichi Arima
Kenji Saitoh
Shigeru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3634168A1 publication Critical patent/DE3634168A1/de
Application granted granted Critical
Publication of DE3634168C2 publication Critical patent/DE3634168C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung und auf ein Verfahren zu deren Herstellung, und insbeson­ dere bezieht sie sich auf eine Halbleitereinrichtung mit einem Öffnungsbereich für eine Verbindung und auf ein Ver­ fahren zu deren Herstellung.
Aluminium und Aluminiumlegierungen werden konventioneller­ weise als Materialien für eine Elektrode und Verbindung eines Halbleiters wie Silizium benutzt. Nach dem Trend der letzten Zeit zu hohen Dichten und großräumigen Integratio­ nen von Halbleitereinrichtungen wird es jedoch schwieriger und schwieriger, einen Stufenabschnitt eines Kontaktloches in einer Halbleitereinrichtung abzudecken.
Fig. 1 ist eine Ansicht, die einen Abschnitt der Struktur einer konventionellen Halbleitereinrichtung zeigt. In Fig. 1 ist gezeigt, daß eine dünne Basisoxidschicht auf einem Sili­ ziumsubstrat 1 gebildet ist. Eine glatte Schutzschicht 3 aus Phosphorsilikatglas ist auf der Basisoxidschicht 2 ge­ bildet. Diese Halbleitereinrichtung ist mit einem Kontakt­ loch 9 zum Verbinden der Einrichtung versehen. Weiterhin ist eine dünne Elektroden- und Verbindungsschicht 4 aus Alu­ minium oder Aluminiumlegierung zum Abdecken des Kontaktloches 9 gebildet.
Als nächstes wird das Verfahren zur Herstellung der in Fig. 1 gezeigten konventionellen Halbleitereinrichtung beschrieben. Eine dünne Schicht aus Al-Si wird durch ein Zerstäubungsver­ fahren über der gesamten Oberfläche einschließlich des Kon­ taktloches 9 in dem Siliziumsubstrat 1 und der glatten Schutz­ schicht 3 gebildet. Zu diesem Zeitpunkt wird die Scheibe allgemein erwärmt, damit ein guter Zustand der Bedeckung eines Stufenbereiches 5 mit einer Höhendifferenz erreicht wird.
Dann wird das Mustern des Abdecklackes durch ein photolitho­ graphisches Verfahren durchgeführt. Darauf folgend werden un­ nötige Bereiche der Al-Si-Schicht durch Ätzen entfernt, so daß die Elektroden- und Verbindungsschicht 4 mit einem äuße­ ren Elektrodenauslaßbereich (nicht abgebildet) erzielt wird. Dann wird eine Wärmebehandlung von ungefähr 450°C angewandt, so daß ein elektrischer Kontakt zwischen der Elektrode und dem Siliziumsubstrat 1 hergestellt wird und die Stabilität der Schwellwertspannung des Transistors erhöht wird.
Fig. 2 ist ein die Härte von verschiedenen Sorten von Ver­ bindungsschichten zeigendes Diagramm. Wenn eine Wärmebehand­ lung angewandt wird, nachdem eine Al-Si-Verbindungsschicht 4 von ungefähr 1 µm Dicke z.B. in einer konventionellen Halb­ leitereinrichtung gebildet wurde, die nach dem oben beschrie­ benen Herstellungsverfahren hergestellt wurde, wird die Knoop- Härte so niedrig wie ungefähr 30 HK, wie in (a) in Fig. 2 ge­ zeigt ist.
Insbesondere ist wegen der Tendenz der letzten Zeit, die Chipgröße eines LSI zu vergrößern, die Möglichkeit gegeben, daß sich ein Verbindungsbereich aufgrund der Schrumpfungs­ spannung von gegossenem Material verändert.
Zu der Abhängigkeit von Schichthärten von der Ti-Dichte vor und nach der Wärmebehandlung einer Al-Si-Ti-Schicht ist z.B. eine Beschreibung gegeben in "Al-Ti and Al-Ti-Si Thin Alloy Films" von Albertus G. Dirks et al. in J. Appl. Phys., Band 59, Nr. 6, S. 2010-2014, 15. März 1986. Zusätzlich zeigt "Stress Analysis of Passivation Film Crack for Plastic Molded LSI Caused by Thermal Stress" von Okikawa et al. in International Symposium for Testing and Failure Analysis 1983, S. 275-280, die Entwicklung des Druckes einer Gußform und die Stärke einer Aluminiumverbindungsschicht in einem Chip. Keine dieser Druckschriften offenbart jedoch eine Ver­ bindungsschicht mit einem hohen Grad von Härte, der nach der Wärmebehandlung aufrechterhalten werden kann.
Aufgabe der Erfindung ist es daher, eine Halbleitereinrich­ tung vorzusehen mit einer Elektroden- und Verbindungsschicht, die einen so hohen Grad von Härte aufweist, daß sie daran gehindert wird, sich umzuwandeln. Insbesondere soll der hohe Grad von Härte des Elektroden- und Verbindungsfilmes erzielt und aufrechterhalten werden, ohne daß die Bedeckung eines Stufenbereiches eines Verbindungsloches in der Halbleiter­ einrichtung verschlechtert wird.
Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit einer Elektroden- und Verbindungsschicht bzw. einem Elek­ troden- und Verbindungsfilm, durch die ein Öffnungsbereich für eine Verbindung abgedeckt wird, worin die dünne Elektro­ den- und Verbindungsschicht eine erste Metallschicht und eine auf der ersten Metallschicht gebildete zweite Metall­ schicht aufweist, wobei die Härte der zweiten Metallschicht einen höheren Wert hat als die Härte der ersten Metallschicht, und eine Schicht aus einem Gemisch aus Aluminiumhydrat und Aluminiumoxid auf der zweiten Metallschicht gebildet ist.
Die Halbleitereinrichtung mit einer dünnen Elektroden- und Verbindungsschicht wird erhalten durch: Bilden einer ersten Metallschicht, die ein Öffnungsgebiet für eine Verbindung bedeckt; Bilden auf der ersten Metallschicht einer zweiten Metallschicht, die einen höheren Grad von Härte als die der ersten Metallschicht aufweist; und Bilden einer Schicht aus einem Gemisch aus Aluminiumhydrat und Aluminiumoxid auf der zweiten Metallschicht.
Erfindungsgemäß hat die Gemischschicht aus Aluminiumhydrat und Aluminiumoxid, die auf der ersten und zweiten Teilschicht gebildet ist, daher einen extrem hohen Grad von Härte, und als Resultat entstehen nur geringe Umwandlungen der dün­ nen Elektroden- und Verbindungsschicht zu dem Zeitpunkt der Wärmebehandlung.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Ansicht, die eine Querschnittsstruktur einer konventionellen Halbleitereinrichtung zeigt;
Fig. 2 ein Diagramm, das die Härte von verschiedenen Sorten von Verbindungsschichten zeigt;
Fig. 3A bis 3D sind Querschnittsansichten einer erfindungs­ gemäßen Halbleitereinrichtung zum Erklären der auf­ einanderfolgenden Schritte in einem Verfahren zum Her­ stellen der erfindungsgemäßen Halbleitereinrichtung.
Fig. 3D ist eine Querschnittsansicht, die eine aus dünnen Folien bestehende Struktur einer erfindungsgemäßen Halblei­ tereinrichtung zeigt. Unter Bezug auf Fig. 3 wird der Aufbau der erfindungsgemäßen Halbleitereinrichtung beschrieben. Eine dünne Basisoxidschicht 2 wird auf einem Siliziumsubstrat 1 gebildet und eine glatte Schutzschicht 3 wird auf der Oxid­ basisschicht 2 gebildet. Weiterhin ist ein Kontaktloch 9 zum Verbinden bei dieser Halbleitereinrichtung vorgesehen. Ein Vielschichtfilm der Elektrode und Verbindung 11 ist zum Be­ decken des Kontaktloches 9 vorgesehen. Dieser Vielschichtfilm der Elektrode und Verbindung 11 weist eine erste Metall­ schicht 6, eine zweite Metallschicht 7 und eine Schicht 8 aus einem Gemisch von Aluminiumhydrat und Aluminiumoxid auf. Die erste Metallschicht 6 wird aus Aluminium oder Aluminium­ silizium z.B. gebildet und die zweite Metallschicht 7 wird aus Aluminiumsiliziumtitan z.B. gebildet, das einen höheren Grad von Härte hat als die erste Metallschicht 6. Ein äußerer Elektrodenauslaßbereich 10 ist mit einem Anschluß für eine äußere Verbindung vorgesehen.
Fig. 3A bis 3D sind Ansichten zum Erklären des Verfahrens zur Herstellung eines erfindungsgemäßen Ausführungsbeispieles. Im folgenden wird das Verfahren zur Herstellung des erfin­ dungsgemäßen Ausführungsbeispieles anhand der Fig. 3A bis 3D im einzelnen beschrieben.
Wie in Fig. 3A gezeigt ist, ist das Kontaktloch 9 für die Verbindung in einer Halbleitereinrichtung vorgesehen. Die erste Metallschicht 6 wird auf dem Kontaktloch 9 und der glatten Schutzschicht 3 durch ein Zerstäubungsverfahren z.B. gebildet. Dann wird das ganze Substrat zum Zwecke der Ver­ besserung der Bedeckung des Stufenbereiches des Kontaktloches 9 erwärmt. Für die erste Metallschicht 6 wird z.B. Aluminium oder Aluminiumsilizium benutzt und diese erste Metallschicht 6 wird mit einer Dicke von ungefähr 0,5 µm gebildet.
Dann wird, wie in Fig. 3B gezeigt ist, die zweite Metall­ schicht 7 mit einem höheren Grad von Härte als die der ersten Metallschicht 6 auf der ersten Metallschicht 6 ebenfalls durch ein Zerstäubungsverfahren gebildet, so daß die Härte des Ver­ bindungsbereiches verbessert werden kann. Die Scheibe (wafer) wird zu diesem Zeitpunkt nicht erwärmt. Für die zweite Me­ tallschicht 7 wird z.B. Aluminiumsiliziumtitan benutzt und diese zweite Metallschicht 7 wird mit einer Dicke von unge­ fähr 0,5 µm gebildet. Unmittelbar nachdem die zweite Metall­ schicht 7 gebildet ist, wird eine Knoop-Härte von ungefähr 90 HK, wie bei (b) in Fig. 2 gezeigt ist, erzielt. Wenn in diesem Zustand eine Wärmebehandlung von ungefähr 450°C zum Zwecke der Herstellung eines elektrischen Kontaktes zwischen der ersten Metallschicht 6, der zweiten Metallschicht 7 und dem Siliziumsubstrat 1 angewandt wird, sinkt die Härte der ersten Metallschicht 6 und der zweiten Metallschicht 7 rasch auf ungefähr 40 HK. Damit die so verringerte Härte verbessert wird, wird ein in Fig. 3D gezeigter Schritt eingeführt. Die­ ser Schritt wird weiter unten im einzelnen beschrieben wer­ den.
Dann werden die erste und zweite Metallschicht, wie es in Fig. 3C gezeigt ist, durch ein photolithographisches Verfah­ ren mit einem Muster versehen, so daß die Schicht der Elek­ trode und der Verbindung gebildet werden. Zu diesem Zeit­ punkt wird auch der externe Elektrodenausgang 10 gebildet.
Nachdem die Musterbildung beendet ist, wird die Schicht 8 aus dem Gemisch von Aluminiumhydrat und Aluminiumoxid, wie in Fig. 3D gezeigt ist, durch ein Verfahren unter Anwendung einer Heißwasserbehandlung auf die gesamte Fläche der zweiten Metallschicht 7 oder durch ein anodisches Oxidationsverfahren gebildet, so daß die Härte des Vielschichtfilmes der Elektro­ de und Verbindung weiterhin erhöht wird, wie oben beschrieben wurde. Diese Gemischschicht aus Aluminiumhydrat und Aluminium­ oxid hat einen extrem hohen Grad von Härte und diese Schicht 8 dient zusammen mit der oben beschriebenen zweiten Metall­ schicht 7 weiter zur Erhöhung der Härte des Vielschichtfilmes der Elektrode und Verbindung. Selbst wenn folglich eine Wär­ mebehandlung bei 450°C, wie oben beschrieben wurde, angewandt wird, nachdem die Gemischschicht 8 aus Aluminiumhydrat und Aluminiumoxid gebildet wurde, wird die Härte des Filmes von Elektrode und Verbindung sehr viel weniger verringert und sie wird bei ungefähr 50 HK, wie bei (c) in Fig. 2 gezeigt ist, aufrechterhalten, wie im Vergleich mit einem Verbin­ dungsfilm gesehen werden kann, der keine Gemischschicht aus Aluminiumhydrat und Aluminiumoxid aufweist.
Der Grund für die geringe Verringerung der Härte ist, daß das Wachstum von Kristallkernen aus Aluminium oder Aluminium­ legierung unterdrückt wird, da die Schicht aus Aluminium oder Aluminiumlegierung mit der Gemischschicht aus Aluminium­ hydrat und Aluminiumoxid mit einem hohen Grad von Härte be­ deckt ist.
Wenn die Heißwasserbehandlung angewandt wird, wie zuvor aus­ geführt wurde, wird natürlicherweise die Oberfläche der Me­ tallschicht oxidiert. Wenn die oxidierten Bereiche jedoch durch ein Zerstäubungsätzverfahren oder ähnlichem entfernt werden, wird die Wachstumsrate der Gemischschicht 8 aus Alu­ miniumhydrat und Aluminiumoxid erhöht. Hierbei wird die Ge­ mischschicht 8 aus Aluminiumhydrat und Aluminiumoxid eben­ falls auf der glatten Schutzschicht 3 des äußeren Elektroden­ ausganges 10 gebildet, und dieser Gemischschichtbereich wird durch Benutzung von Phosphorsäure oder Flußsäure entfernt. Dann wird die Gemischschicht aus Aluminiumhydrat und Alumi­ niumoxid auf der inneren Fläche des äußeren Elektrodenan­ schlusses 10 entfernt, so daß ein Au-Draht mit den Metall­ schichten 6 und 7 verbunden werden kann.
Wie oben beschrieben wurde, wird die Gemischschicht aus Alu­ miniumhydrat und Aluminiumoxid mit einem hohen Grad von Härte auf der Oberfläche der Schicht der Elektrode und Verbindung gebildet, die sich über das Kontaktloch der Halbleiterein­ richtung erstreckt. Als Resultat wird der Vielschichtfilm der Elektrode und Verbindung mit der vorgeschriebenen Härte aufrechterhalten und wird nicht während des Wärmebehandlungs­ verfahrens umgewandelt.
Zusätzlich kann die Bedeckung des Stufenbereiches des Kontakt­ loches in einem guten Zustand durchgeführt werden, da die erste Metallschicht während des Erwärmens des gesamten Sub­ strates gebildet wird.
Obwohl die Ausführungsform beschrieben wurde anhand der Struk­ tur eines Filmes von Elektrode und Verbindung, der auf einem Öffnungsbereich in einem isolierenden Film auf einem Halblei­ tersubstrat gebildet ist, kann die Erfindung ebenfalls auf eine Struktur eines Filmes von Elektrode und Verbindung ange­ wandt werden, der auf einem Öffnungsbereich in einem isolie­ renden Film auf irgendeinem leitenden Film einschließlich einer Halbleitereinrichtung gebildet ist, so daß ähnliche Effekte wie in dieser Ausführungsform erzielt werden.

Claims (5)

1. Halbleitereinrichtung mit einer dünnen Elektroden- und Verbindungsschicht (11), die einen Öffnungsbereich für eine Verbindung abdeckt, dadurch gekennzeichnet, daß die dünne Elektroden- und Verbindungsschicht (11) eine erste Metallschicht (6) und eine auf der ersten Metallschicht (6) gebildete zweite Metallschicht (7) aufweist, wobei die Härte der zweiten Metallschicht (7) einen höheren Wert hat als die der ersten Metallschicht (6),
und daß eine Schicht (8) aus einem Gemisch von Aluminium­ hydrat und Aluminiumoxid auf der zweiten Metallschicht (7) gebildet ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht (6) aus Aluminium und die zweite Metallschicht (7) aus einer Alumi­ niumlegierung gebildet ist.
3. Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Aluminiumlegierung Aluminium­ siliziumtitan ist.
4. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Substrat und einer dünnen Elektroden- und Verbin­ dungsschicht, die einen Öffnungsbereich für eine Verbindung abdeckt,
gekennzeichnet durch:
Bilden einer ersten Metallschicht auf dem Öffnungsbereich, während das Substrat erwärmt wird,
Bilden einer zweiten Metallschicht auf der ersten Metall­ schicht ohne Erwärmen des Substrates, wobei die Härte der zweiten Metallschicht einen höheren Wert hat als die der ersten Metallschicht, und
Bilden einer Schicht aus einem Gemisch von Aluminiumhydrat und Aluminiumoxid auf der zweiten Metallschicht.
5. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Metallschicht aus Alu­ minium und die zweite Metallschicht aus einer Aluminiumle­ gierung gebildet ist.
DE19863634168 1985-10-08 1986-10-07 Halbleitereinrichtung und herstellungsverfahren dafuer Granted DE3634168A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224284A JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3634168A1 true DE3634168A1 (de) 1987-04-16
DE3634168C2 DE3634168C2 (de) 1991-12-05

Family

ID=16811357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863634168 Granted DE3634168A1 (de) 1985-10-08 1986-10-07 Halbleitereinrichtung und herstellungsverfahren dafuer

Country Status (5)

Country Link
US (1) US4896204A (de)
JP (1) JPH0611076B2 (de)
KR (1) KR900001652B1 (de)
DE (1) DE3634168A1 (de)
GB (1) GB2181893B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3815512A1 (de) * 1988-05-06 1989-11-16 Telefunken Electronic Gmbh Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
DE69937953D1 (de) * 1999-11-22 2008-02-21 St Microelectronics Srl Korrosion durch Feuchtigkeit inhibierende Schicht für Metallisierungsschichten aus Al für elektronische Vorrichtungen und Verfahren zur Herstellung
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
EP0079459A2 (de) * 1981-10-13 1983-05-25 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
EP0147247A2 (de) * 1983-12-22 1985-07-03 Monolithic Memories, Inc. Verfahren zum Herstellen einer Protuberanz-Unterdrückungsschicht in der Doppelmetallschicht-Verarbeitung und so hergestellte Struktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147988A (en) * 1976-06-03 1977-12-08 Toshiba Corp Manufacture of semiconductor device
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS58201367A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法
WO1984001471A1 (en) * 1982-09-30 1984-04-12 Advanced Micro Devices Inc An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof
DE3244461A1 (de) * 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
EP0079459A2 (de) * 1981-10-13 1983-05-25 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
EP0147247A2 (de) * 1983-12-22 1985-07-03 Monolithic Memories, Inc. Verfahren zum Herstellen einer Protuberanz-Unterdrückungsschicht in der Doppelmetallschicht-Verarbeitung und so hergestellte Struktur

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
CRC Handbook of Chemistry and Physics, 66. Aufl., 1985-1986, S. B-221, F-19 *
F.Fischer: Sputtiered Al-Si-Ti Metallization for VLSI Circuits: Method of Characterization and Properties, In: Siemens Forsch.- u. Entwickl. Ber. Bd. 13 (1984), Nr. 1, S. 21-27 *
H.: Planar Multi-Layer Interconnect Structure. In: NEC Research and Development, Nr. .25, April 1972, S. 74-80 *
Okikawa, S. et.al.: Stress Analysis of Passivation Film Crack for Plastic Molded LSI caused by Thermal Stress, In: International Symposium for Testing and Failure Analysis 1983, S. 275-280 *
S.P.Murarka: Silicides for VLSI Applications, Academic Press, 1983, S.67 *
Tsunemitsu, H. und Shiba *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3815512A1 (de) * 1988-05-06 1989-11-16 Telefunken Electronic Gmbh Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger

Also Published As

Publication number Publication date
JPH0611076B2 (ja) 1994-02-09
KR900001652B1 (ko) 1990-03-17
GB2181893A (en) 1987-04-29
GB8623528D0 (en) 1986-11-05
KR870004504A (ko) 1987-05-09
GB2181893B (en) 1989-03-30
DE3634168C2 (de) 1991-12-05
US4896204A (en) 1990-01-23
JPS6284534A (ja) 1987-04-18

Similar Documents

Publication Publication Date Title
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE3933965C2 (de)
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE112017007238T5 (de) Halbleiteranordnung
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee