JPS58201367A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPS58201367A JPS58201367A JP8594982A JP8594982A JPS58201367A JP S58201367 A JPS58201367 A JP S58201367A JP 8594982 A JP8594982 A JP 8594982A JP 8594982 A JP8594982 A JP 8594982A JP S58201367 A JPS58201367 A JP S58201367A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- boron
- polycrystalline silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 26
- 229910052796 boron Inorganic materials 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008595 infiltration Effects 0.000 abstract 1
- 238000001764 infiltration Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- DPBYCORQBMMFJZ-UHFFFAOYSA-N 20-episilicine Natural products O=C1CC2C(CC)CN(C)CC2CC2=C1NC1=CC=CC=C21 DPBYCORQBMMFJZ-UHFFFAOYSA-N 0.000 description 1
- 101100366940 Mus musculus Stom gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 235000021167 banquet Nutrition 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発鳴はＭＯ１ｉ型半導へ装置の製造方法、特にボロン
を拡散したし型ポリシリコン農からなるゲート電極を用
いたＭＯＩｉｌ）ランジスタを含む半導体装置の製造方
法に関する。
を拡散したし型ポリシリコン農からなるゲート電極を用
いたＭＯＩｉｌ）ランジスタを含む半導体装置の製造方
法に関する。
従来ＭＯｊｉ ＩＯではゲート容量を減らせる自己整
合型の多結晶シリコンゲート構造が広く用いられている
。ＮチャネルＭＯ８）ランジスタではリンまたはヒ素を
、ｐチャネルＭＯ８）う／ジスタではボロンをゲートシ
リコン膜中に高農度に拡散させて空乏層の発生を防ぎ、
かつ抵抗を下げている。ところがゲート電極の多結晶シ
リコン膜にボロンをドープすると、後の熱工程で、この
ボロンがゲート酸化膜を突き抜けて、下地の単結晶シリ
コン層にまで達するという現象（ボロンのっきぬけ現象
と呼ばれる）が起こり、そのためにｐチャネルＭＯ８）
ランジスタの多結晶シリコン膜にボロンを拡散したＰ型
シリコンゲートはｎ型シリコングートヲ用いたｐチャネ
ルＭＯ８）ランジスタに比べてパンチスルーをおさえや
すい等の利点があるにもかかわらすその製造時の熱工程
において温度２時間、宴囲気等の条件に制限がありあま
り実用化がなされていない。
合型の多結晶シリコンゲート構造が広く用いられている
。ＮチャネルＭＯ８）ランジスタではリンまたはヒ素を
、ｐチャネルＭＯ８）う／ジスタではボロンをゲートシ
リコン膜中に高農度に拡散させて空乏層の発生を防ぎ、
かつ抵抗を下げている。ところがゲート電極の多結晶シ
リコン膜にボロンをドープすると、後の熱工程で、この
ボロンがゲート酸化膜を突き抜けて、下地の単結晶シリ
コン層にまで達するという現象（ボロンのっきぬけ現象
と呼ばれる）が起こり、そのためにｐチャネルＭＯ８）
ランジスタの多結晶シリコン膜にボロンを拡散したＰ型
シリコンゲートはｎ型シリコングートヲ用いたｐチャネ
ルＭＯ８）ランジスタに比べてパンチスルーをおさえや
すい等の利点があるにもかかわらすその製造時の熱工程
において温度２時間、宴囲気等の条件に制限がありあま
り実用化がなされていない。
第１図は従来法によるｐチャネルシリコングー）ＭＯ＆
ｈランジスタの製造プロセス途中°４なわちゲート電極
、ソース、ドレイン拡散層を形成し全面に酸化膜を形成
した状態の断面模式図で、１はＮ型シリコン基板、２は
Ｐ形拡散層、３は酸化膜、４は多結晶シリシン膜である
。従来方法では熱工程雰囲気中の酸素は０．又はｌ（、
Ｏの形で酸化膜３及び多結晶シリコン膜４中を拡散し、
両者の界面５に達し、多結晶シリコン膜４の中のボロン
を酸化膜３中に浴解させていた。そのため従来法では雰
囲気中に酸素の存在しないＮ、やＡｔ中で熱処理を行っ
ていた。しかし、ＭＯＳ ＩＯではトランジスタ以外
の部分で表面に熱酸化膜を形成することが必要どなる場
合も多く、この球米方法ではｐチャ１ネルシリコンゲー
）ＭＯＳ ）ランジスタの応用は限りがあった。
ｈランジスタの製造プロセス途中°４なわちゲート電極
、ソース、ドレイン拡散層を形成し全面に酸化膜を形成
した状態の断面模式図で、１はＮ型シリコン基板、２は
Ｐ形拡散層、３は酸化膜、４は多結晶シリシン膜である
。従来方法では熱工程雰囲気中の酸素は０．又はｌ（、
Ｏの形で酸化膜３及び多結晶シリコン膜４中を拡散し、
両者の界面５に達し、多結晶シリコン膜４の中のボロン
を酸化膜３中に浴解させていた。そのため従来法では雰
囲気中に酸素の存在しないＮ、やＡｔ中で熱処理を行っ
ていた。しかし、ＭＯＳ ＩＯではトランジスタ以外
の部分で表面に熱酸化膜を形成することが必要どなる場
合も多く、この球米方法ではｐチャ１ネルシリコンゲー
）ＭＯＳ ）ランジスタの応用は限りがあった。
本発明はこのような従来方法の欠点を除夫し。
Ｐ塁シリコングー）ＭＯＳ ）ランジスタを含む半導体
装置をｌロンのつきぬけ現象を生じさせず安定して形成
することができるＭＯ８型半導体装置の製造方法を提供
することを目的とする。
装置をｌロンのつきぬけ現象を生じさせず安定して形成
することができるＭＯ８型半導体装置の製造方法を提供
することを目的とする。
本発明によればシリコン結晶表面に形成したシリコン酸
化膜の上に多結晶シリコン設を形成し、次いで該多結晶
シリコン膜にボロンをドープする工程と１選択エツチン
グを行なうことによりボロンをドープした繭重多結晶シ
リコン膜をＭＯＳ）ランジスタのゲート電ｉｉあるいは
配線となし、次いで熱処理あるいはソース、ドレイン拡
散層の形成を行なう工程と、を含むＭＯ８型半導体装置
の製造方法において、前記ボロンをドープした多結晶シ
リコン膜上にＳｔ、Ｎ、膜あるいはｋ１２０ ｓ膜の如
き、酸素を透過させない膜を形成し、次いで前記選択エ
ツチングを行なうことによって前記ボロンをドープした
多結晶シリコン膜上にのみ、前記酸素を透過させない膜
を歿した後前記熱処理あるいはソース、ドレイン拡散層
の形成を行なうことを特徴としたＭＯ８型半導体装置の
製造方法を得る。
化膜の上に多結晶シリコン設を形成し、次いで該多結晶
シリコン膜にボロンをドープする工程と１選択エツチン
グを行なうことによりボロンをドープした繭重多結晶シ
リコン膜をＭＯＳ）ランジスタのゲート電ｉｉあるいは
配線となし、次いで熱処理あるいはソース、ドレイン拡
散層の形成を行なう工程と、を含むＭＯ８型半導体装置
の製造方法において、前記ボロンをドープした多結晶シ
リコン膜上にＳｔ、Ｎ、膜あるいはｋ１２０ ｓ膜の如
き、酸素を透過させない膜を形成し、次いで前記選択エ
ツチングを行なうことによって前記ボロンをドープした
多結晶シリコン膜上にのみ、前記酸素を透過させない膜
を歿した後前記熱処理あるいはソース、ドレイン拡散層
の形成を行なうことを特徴としたＭＯ８型半導体装置の
製造方法を得る。
本発明は次の原理に基づく。前に連べたボロンの、ゲー
ト酸化膜、基板シリコンへの侵入は多結晶シリコン膜中
でのボロンの増速拡散と、融化膜中への侵入が原因でお
る。しかし前者につし箋てはボロンを多結晶シリコン膜
中全域、特にゲート膜界面近くに高濃度に拡散させると
いう必要性からむしろ好ましい特性であり、これを抑制
することはかえって不都合を生じる。そこで、ボロンの
酸化膜中への侵入のみをおさえることが必要となる。
ト酸化膜、基板シリコンへの侵入は多結晶シリコン膜中
でのボロンの増速拡散と、融化膜中への侵入が原因でお
る。しかし前者につし箋てはボロンを多結晶シリコン膜
中全域、特にゲート膜界面近くに高濃度に拡散させると
いう必要性からむしろ好ましい特性であり、これを抑制
することはかえって不都合を生じる。そこで、ボロンの
酸化膜中への侵入のみをおさえることが必要となる。
ボロンが不純物原子として酸化膜中を拡散するならばそ
の侵入距離は浅く基板まで・＼の侵入は通常の熱工程、
例えばＮチャネルＭＯ８）ランジスタとｉ等程度であれ
ば起こらない。ボロンが基板まで侵入するのはボロンが
熱処理中に多結晶シ・９コ／膜中に侵入した酸素と反応
してボロンガラスＢｔＯａの形でグー）ＳｔＯｍ膜中に
浴解し、この」ぐレンガラスの融点が低いために液体と
なって・５’−ト酸化膜中を移′ＪＪ′するためにボロ
ンが基板に士−Ｃ゛容易達してしまうからである。ボロ
ンの酸化膜への溶解をおさえるには酸素を多結晶シリコ
ン膜とゲート酸化膜の界面へ到達させなければよいとい
うことになる。
の侵入距離は浅く基板まで・＼の侵入は通常の熱工程、
例えばＮチャネルＭＯ８）ランジスタとｉ等程度であれ
ば起こらない。ボロンが基板まで侵入するのはボロンが
熱処理中に多結晶シ・９コ／膜中に侵入した酸素と反応
してボロンガラスＢｔＯａの形でグー）ＳｔＯｍ膜中に
浴解し、この」ぐレンガラスの融点が低いために液体と
なって・５’−ト酸化膜中を移′ＪＪ′するためにボロ
ンが基板に士−Ｃ゛容易達してしまうからである。ボロ
ンの酸化膜への溶解をおさえるには酸素を多結晶シリコ
ン膜とゲート酸化膜の界面へ到達させなければよいとい
うことになる。
第２図は本発明によるｐチャネルＰ型シリコングー）Ｍ
ＯＳ）ランジスタを含む半導体装置の製造途中すなわち
多結晶シリコン膜を形成し、この換にボロンをイオン注
入等でドープし、次いで８１１ Ｎ４膜やＡ！、０．膜
のような酸素を透過させない膜を形成し、次いで選択エ
ツチングを行なうことによって、この多結晶シリコン膜
をゲート電極となし、次いでイオン注入法等でボロンを
ドープしてソース、ドレイン拡散層を形成した状態の断
面模式図で６はＮ型シリコン基板、７はＰ型拡散層、８
はゲート酸化膜、９はボロンを拡散した多結晶シリコン
膜、１０は酸素を透過させない膜である。
ＯＳ）ランジスタを含む半導体装置の製造途中すなわち
多結晶シリコン膜を形成し、この換にボロンをイオン注
入等でドープし、次いで８１１ Ｎ４膜やＡ！、０．膜
のような酸素を透過させない膜を形成し、次いで選択エ
ツチングを行なうことによって、この多結晶シリコン膜
をゲート電極となし、次いでイオン注入法等でボロンを
ドープしてソース、ドレイン拡散層を形成した状態の断
面模式図で６はＮ型シリコン基板、７はＰ型拡散層、８
はゲート酸化膜、９はボロンを拡散した多結晶シリコン
膜、１０は酸素を透過させない膜である。
この構造があれば熱処理雰凹気に酸素を用いてもゲート
の多結晶シリコン膜９にとっては不活性ガス中の熱処理
と同等となりボロンのつきぬけ現象は非常におこりにく
くなる。このような膜としては上記のように８１３Ｎ４
＋ ＡＩ＊Ｏｓ等がある。Ｐ型拡散層７は熱拡散やイオ
ン注入で形成する。このようにすればシリコンゲート構
造の特長であるソース働ドレイン拡散層とゲート電極の
セル７アライン構成４そのまま生かせる。上記の状態の
半導体装置を酸化雰囲気中で熱酸化すると多結晶シリコ
ン膜９の側面から酸素が侵入し、ボロンの酸化膜への溶
は込みをおこす可能性があるが、その距離はゲート長に
較べ通常充分に短くゲート中央部でのトランジスタの特
性に影響はない。
の多結晶シリコン膜９にとっては不活性ガス中の熱処理
と同等となりボロンのつきぬけ現象は非常におこりにく
くなる。このような膜としては上記のように８１３Ｎ４
＋ ＡＩ＊Ｏｓ等がある。Ｐ型拡散層７は熱拡散やイオ
ン注入で形成する。このようにすればシリコンゲート構
造の特長であるソース働ドレイン拡散層とゲート電極の
セル７アライン構成４そのまま生かせる。上記の状態の
半導体装置を酸化雰囲気中で熱酸化すると多結晶シリコ
ン膜９の側面から酸素が侵入し、ボロンの酸化膜への溶
は込みをおこす可能性があるが、その距離はゲート長に
較べ通常充分に短くゲート中央部でのトランジスタの特
性に影響はない。
以上のように本発明によれば従来のプロセスを大巾に変
更することなくｐチャネルＰ４Ｓ！！シリコンゲー）Ｍ
ＯＳ）ランジスタを含む半導体装置をボロンのつきぬけ
現象を起こさせずに安定しで製造することが可能となる
。
更することなくｐチャネルＰ４Ｓ！！シリコンゲー）Ｍ
ＯＳ）ランジスタを含む半導体装置をボロンのつきぬけ
現象を起こさせずに安定しで製造することが可能となる
。
第１図は従来法によるＰチャネルシリコングー）ＭＯＳ
）ランジスタの製造工程途中での１１面模式図で１はＮ
型基板、２はＰ型拡散層、３は酸化膜、４は多結晶シリ
コン、５はゲート酸化膜とゲート多結晶シリコンの界面
でおる。 第２図は本発明によるＰチャネルシリコングー゛）ＭＯ
Ｓ ）ランジスタの製造途中での断面模式図で、６はＮ
Ｗシリコン基板％ ７はＰ型拡散ｋｓ ｓはゲート酸
化膜、９はボロンを拡散した多結晶シリコン膜、１０は
＃索と透過させない膜である。 ギ １ 口
）ランジスタの製造工程途中での１１面模式図で１はＮ
型基板、２はＰ型拡散層、３は酸化膜、４は多結晶シリ
コン、５はゲート酸化膜とゲート多結晶シリコンの界面
でおる。 第２図は本発明によるＰチャネルシリコングー゛）ＭＯ
Ｓ ）ランジスタの製造途中での断面模式図で、６はＮ
Ｗシリコン基板％ ７はＰ型拡散ｋｓ ｓはゲート酸
化膜、９はボロンを拡散した多結晶シリコン膜、１０は
＃索と透過させない膜である。 ギ １ 口
Claims (1)
- シリコン結晶表面に形成したシリコン酸化膜の上に多結
晶シリコン膜を形成し、次いで該多結晶シリコン膜にボ
ロンをドープする工程と、選択エツチングを行なうこと
によりボロンをドープした前記多結晶シリコン膜をＩＯ
８）ランジスタのゲート電極あるいは配線となし、次い
で熱処理あるいはソース、ドレイン拡散層の形成を行々
う工程と、を含むＭＯａ型半導体装置の製造方法におい
て、前記ボロンをＦ−プした多結晶シリコン膜上に８ｉ
、Ｎ４膜あるいはＡｌ２Ｏｓ膜の如き、酸素を透過させ
ない膜を形成し、次いで前記選択エツチングを行なうこ
とによって前記ボロンをドープした多結晶シリコン膜上
にのみ、前記酸素を透過させない膜を残した後前記熱処
理あるいはソース、ドレイン拡散層の形成を行なうこと
を特徴としたＭＯ８型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8594982A JPS58201367A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8594982A JPS58201367A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201367A true JPS58201367A (ja) | 1983-11-24 |
Family
ID=13873007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8594982A Pending JPS58201367A (ja) | 1982-05-20 | 1982-05-20 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284534A (ja) * | 1985-10-08 | 1987-04-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6413841B1 (en) | 1998-10-22 | 2002-07-02 | Nec Corporation | MOS type semiconductor device and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253659A (en) * | 1975-10-28 | 1977-04-30 | Mitsubishi Electric Corp | Production of semiconductor element |
| JPS52117079A (en) * | 1976-03-29 | 1977-10-01 | Oki Electric Ind Co Ltd | Preparation of semiconductor device |
-
1982
- 1982-05-20 JP JP8594982A patent/JPS58201367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253659A (en) * | 1975-10-28 | 1977-04-30 | Mitsubishi Electric Corp | Production of semiconductor element |
| JPS52117079A (en) * | 1976-03-29 | 1977-10-01 | Oki Electric Ind Co Ltd | Preparation of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284534A (ja) * | 1985-10-08 | 1987-04-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6413841B1 (en) | 1998-10-22 | 2002-07-02 | Nec Corporation | MOS type semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| KR880002245A (ko) | 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법 | |
| JPS58201367A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JP3211998B2 (ja) | 半導体装置製造方法 | |
| JPH0258273A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JP2563798B2 (ja) | 半導体装置の製造方法 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JPS58201369A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH06224380A (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPS63308341A (ja) | 半導体装置の製造方法 | |
| JPS60103611A (ja) | 半導体装置の製造方法 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPS6159669B2 (ja) | ||
| JPH04154161A (ja) | 半導体装置の製造方法 | |
| JPS5922346A (ja) | 半導体装置の製造方法 | |
| JPS63226920A (ja) | 半導体装置の製造方法 | |
| JPH0137856B2 (ja) |