JPH10209168A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10209168A JPH10209168A JP9025966A JP2596697A JPH10209168A JP H10209168 A JPH10209168 A JP H10209168A JP 9025966 A JP9025966 A JP 9025966A JP 2596697 A JP2596697 A JP 2596697A JP H10209168 A JPH10209168 A JP H10209168A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- heat treatment
- semiconductor device
- manufacturing
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Abstract
(57)【要約】 （修正有）
【課題】半導体装置の製造において意図せず混入する汚
染元素を効率的にゲッタリングし除去する。 【解決手段】イオン注入工程を含む半導体装置の製造方
法において、所定の注入エネルギーで所望のドーズ量の
イオンをシリコンウェハ上に形成された第１のポリシリ
コン膜２を通してシリコンウェハ中に注入し、その後注
入したイオンが活性化される熱処理の冷却過程の少なく
とも８００℃から６００℃の間を徐冷する。
染元素を効率的にゲッタリングし除去する。 【解決手段】イオン注入工程を含む半導体装置の製造方
法において、所定の注入エネルギーで所望のドーズ量の
イオンをシリコンウェハ上に形成された第１のポリシリ
コン膜２を通してシリコンウェハ中に注入し、その後注
入したイオンが活性化される熱処理の冷却過程の少なく
とも８００℃から６００℃の間を徐冷する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体装置の製造工程中に意図せず混入
する重金属不純物を有効に除去するゲッタリング技術に
関する。
法に関し、特に半導体装置の製造工程中に意図せず混入
する重金属不純物を有効に除去するゲッタリング技術に
関する。
【０００２】
【従来の技術】代表的な半導体装置であるＬＳＩ（大規
模集積回路）の製造にとってイオン注入技術は必要欠く
ことのできない技術となっている。しかし、一方で、イ
オン注入工程は重金属汚染元素の混入が多い工程でもあ
る。例えば、文献（１）（早藤貴範、応用物理、第６０
巻、第８号、第７８２〜７８９頁）参照。
模集積回路）の製造にとってイオン注入技術は必要欠く
ことのできない技術となっている。しかし、一方で、イ
オン注入工程は重金属汚染元素の混入が多い工程でもあ
る。例えば、文献（１）（早藤貴範、応用物理、第６０
巻、第８号、第７８２〜７８９頁）参照。
【０００３】更に、ウェルを形成する場合には、イオン
注入した後に、１０００℃以上の高温熱処理を行い、注
入したイオンを押し込む。このような高温熱処理は、シ
リコンウェハの重金属汚染元素の固溶度が高くなるた
め、更なる汚染元素の混入が懸念される工程である。
注入した後に、１０００℃以上の高温熱処理を行い、注
入したイオンを押し込む。このような高温熱処理は、シ
リコンウェハの重金属汚染元素の固溶度が高くなるた
め、更なる汚染元素の混入が懸念される工程である。
【０００４】そして、このようにして混入する重金属汚
染元素は、接合リーク発生の要因となるため、イオン注
入工程で混入される汚染元素に対しても対策が必要であ
る。ゲッタリング技術は、このように混入した重金属汚
染元素をＬＳＩの動作領域から除去して捕獲する有効な
対策技術である。
染元素は、接合リーク発生の要因となるため、イオン注
入工程で混入される汚染元素に対しても対策が必要であ
る。ゲッタリング技術は、このように混入した重金属汚
染元素をＬＳＩの動作領域から除去して捕獲する有効な
対策技術である。
【０００５】このゲッタリング技術の中に、シリコンウ
ェハの半導体装置を形成しない側の主面（以下では、上
は「裏面」と呼ぶ）にポリシリコン膜を堆積する方法
（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ Ｂａｃｋ Ｓｅａｌｉｎ
ｇ、以下「ＰＢＳ法」という）が知られている。
ェハの半導体装置を形成しない側の主面（以下では、上
は「裏面」と呼ぶ）にポリシリコン膜を堆積する方法
（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ Ｂａｃｋ Ｓｅａｌｉｎ
ｇ、以下「ＰＢＳ法」という）が知られている。
【０００６】最も一般的に用いられているＩＧ（Ｉｎｔ
ｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法である酸素析出
物によるゲッタリングは、シリコン中の過飽和な汚染元
素だけがゲッターされるため、ゲッターされずに残存す
る汚染濃度は、固溶度以下にはならない。
ｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法である酸素析出
物によるゲッタリングは、シリコン中の過飽和な汚染元
素だけがゲッターされるため、ゲッターされずに残存す
る汚染濃度は、固溶度以下にはならない。
【０００７】しかし、ＰＢＳ法のゲッタリング機構は、
「偏析型」と呼ばれ、ゲッタリング後に残存する汚染濃
度は、固溶度に制限されないため、半導体装置の製造ラ
インの清浄化が進んだ場合に、より有効であると考えら
れている。例えば文献（２）（速水善範その他、電子情
報通信学会、信学技報 ＳＤＭ−９３−１６５、（１９
９３−１２）、第８３−８９頁）参照。
「偏析型」と呼ばれ、ゲッタリング後に残存する汚染濃
度は、固溶度に制限されないため、半導体装置の製造ラ
インの清浄化が進んだ場合に、より有効であると考えら
れている。例えば文献（２）（速水善範その他、電子情
報通信学会、信学技報 ＳＤＭ−９３−１６５、（１９
９３−１２）、第８３−８９頁）参照。
【０００８】しかし、この方法では、通常、厚さ１００
０ｎｍ以上のポリシリコン膜を堆積するために、ウェハ
に反りが生じるという問題を有しており、これは、ウェ
ハの大口径化に伴い益々問題視されるに至っている。
０ｎｍ以上のポリシリコン膜を堆積するために、ウェハ
に反りが生じるという問題を有しており、これは、ウェ
ハの大口径化に伴い益々問題視されるに至っている。
【０００９】例えば特開平５−１０９７３６号公報に
は、このような問題を解決するための方法として、以下
に説明する方法が提案されている。
は、このような問題を解決するための方法として、以下
に説明する方法が提案されている。
【００１０】まず、シリコンウェハの半導体装置を形成
する側の主面（以下、これを「ウェハ表面」という）に
ゲート酸化膜を形成する。
する側の主面（以下、これを「ウェハ表面」という）に
ゲート酸化膜を形成する。
【００１１】その後、シリコンウェハ裏面を露出させた
上で、シリコンウェハ両面上に第１ポリシリコン膜およ
び第２ポリシリコン膜を堆積する。
上で、シリコンウェハ両面上に第１ポリシリコン膜およ
び第２ポリシリコン膜を堆積する。
【００１２】次に第１ポリシリコン膜および第２ポリシ
リコン膜にイオン注入あるいはリン拡散を施し、それぞ
れ第１低抵抗ポリシリコン膜と第２低抵抗ポリシリコン
膜を形成する。
リコン膜にイオン注入あるいはリン拡散を施し、それぞ
れ第１低抵抗ポリシリコン膜と第２低抵抗ポリシリコン
膜を形成する。
【００１３】最後に第１低抵抗ポリシリコン膜を選択エ
ッチングし、ゲート電極を形成する。
ッチングし、ゲート電極を形成する。
【００１４】この方法では、シリコンウェハの両主面に
ポリシリコン膜があるため、前述した反りの問題が解決
される。また、この方法は、第２ポリシリコン膜を低抵
抗ポリシリコン膜とする工程を有する。第２低抵抗ポリ
シリコン膜のゲッタリング能力は第２ポリシリコン膜よ
りも強いため、上記特開平５−１０９７３６号公報の方
法は、反りの問題を解決する他、更に、ゲッタリング能
力を向上させるという効果を有する。このため、この従
来の方法によって、シリコンウェハが大口径化されて
も、ＰＢＳ法を有効に利用することができる。
ポリシリコン膜があるため、前述した反りの問題が解決
される。また、この方法は、第２ポリシリコン膜を低抵
抗ポリシリコン膜とする工程を有する。第２低抵抗ポリ
シリコン膜のゲッタリング能力は第２ポリシリコン膜よ
りも強いため、上記特開平５−１０９７３６号公報の方
法は、反りの問題を解決する他、更に、ゲッタリング能
力を向上させるという効果を有する。このため、この従
来の方法によって、シリコンウェハが大口径化されて
も、ＰＢＳ法を有効に利用することができる。
【００１５】
【発明が解決しようとする課題】以上説明したようにＰ
ＢＳ法は、有効なゲッタリング技術ではあるが、以下に
記載する問題点も有している。
ＢＳ法は、有効なゲッタリング技術ではあるが、以下に
記載する問題点も有している。
【００１６】ＬＳＩは現在も尚一層の微細化、高集積化
が進められている。このため、トランジスタを構成する
部分のドーパントは拡散を抑制する必要があり、ＬＳＩ
製造工程中の熱処理は、低温化、短時間化される傾向が
ある。このような傾向は、鉄、ニッケル、銅等の汚染元
素の拡散係数がリンやホウ素等のドーパントのそれより
大きいとはいえ、ゲッタリングにとっては問題である。
イオン注入で混入した汚染元素は、ウェハ表面近くから
ゲッタサイトまで拡散する必要があるからである。
が進められている。このため、トランジスタを構成する
部分のドーパントは拡散を抑制する必要があり、ＬＳＩ
製造工程中の熱処理は、低温化、短時間化される傾向が
ある。このような傾向は、鉄、ニッケル、銅等の汚染元
素の拡散係数がリンやホウ素等のドーパントのそれより
大きいとはいえ、ゲッタリングにとっては問題である。
イオン注入で混入した汚染元素は、ウェハ表面近くから
ゲッタサイトまで拡散する必要があるからである。
【００１７】ＰＢＳ法のゲッタサイトはシリコンウェハ
裏面に堆積されたポリシリコン膜中の粒界である。この
ため、汚染元素がゲッタリングされるためには、ウェハ
表面からシリコンウェハの厚さ相当の距離を拡散し、ウ
ェハ裏面のポリシリコンに到達する必要がある。
裏面に堆積されたポリシリコン膜中の粒界である。この
ため、汚染元素がゲッタリングされるためには、ウェハ
表面からシリコンウェハの厚さ相当の距離を拡散し、ウ
ェハ裏面のポリシリコンに到達する必要がある。
【００１８】以上のことから、ＬＳＩ製造工程中の熱処
理の低温化、短時間化が進むと、ＰＢＳ法では、汚染元
素の拡散律速によって、ゲッタリングが生じにくい、と
いう問題が生じる。これがＰＢＳ法の問題点である。
理の低温化、短時間化が進むと、ＰＢＳ法では、汚染元
素の拡散律速によって、ゲッタリングが生じにくい、と
いう問題が生じる。これがＰＢＳ法の問題点である。
【００１９】したがって、本発明は、上記した問題点を
解消するためになされたものであって、その目的は、半
導体装置の製造において意図せず混入する汚染元素を効
率的にゲッタリングし除去する半導体装置の製造方法を
提供することにある。また、本発明は、半導体装置の製
造の歩留りを向上し、生産性を向上する半導体装置の製
造方法を提供することもその目的としている。後述する
ように、本発明によれば、ｐｎ接合リークが低減すると
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）ではリフレッシュ特性が向上するの
で高集積化、低消費電力化に対応することが可能にな
る。
解消するためになされたものであって、その目的は、半
導体装置の製造において意図せず混入する汚染元素を効
率的にゲッタリングし除去する半導体装置の製造方法を
提供することにある。また、本発明は、半導体装置の製
造の歩留りを向上し、生産性を向上する半導体装置の製
造方法を提供することもその目的としている。後述する
ように、本発明によれば、ｐｎ接合リークが低減すると
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）ではリフレッシュ特性が向上するの
で高集積化、低消費電力化に対応することが可能にな
る。
【００２０】
【課題を解決するための手段】前記目的を達成する本願
第１発明は、イオン注入工程を含む半導体装置の製造方
法において、所定の注入エネルギーで所望のドーズ量の
イオンをシリコンウェハ上に形成された第１のポリシリ
コン膜を通して前記シリコンウェハ中に注入し、その
後、前記注入したイオンを活性化させる熱処理の冷却過
程で所定の温度範囲の間を徐冷する、ことを特徴とす
る。本願第１発明において、前記所定の温度範囲は、好
ましくは、少なくとも略８００℃から略６００℃の間と
される。
第１発明は、イオン注入工程を含む半導体装置の製造方
法において、所定の注入エネルギーで所望のドーズ量の
イオンをシリコンウェハ上に形成された第１のポリシリ
コン膜を通して前記シリコンウェハ中に注入し、その
後、前記注入したイオンを活性化させる熱処理の冷却過
程で所定の温度範囲の間を徐冷する、ことを特徴とす
る。本願第１発明において、前記所定の温度範囲は、好
ましくは、少なくとも略８００℃から略６００℃の間と
される。
【００２１】また本願第２発明は、イオン注入工程を含
む半導体装置の製造方法において、所定の注入エネルギ
ーで所望のドーズ量のイオンを、シリコンウェハ上に形
成された第１のポリシリコン膜を通して、前記シリコン
ウェハ中に注入し、その後注入したイオンが活性化され
る熱処理の冷却過程で、所定の一定温度を所定時間保持
する、ことを特徴とする。本願第２発明において、前記
所定の一定温度は、好ましくは、略７００℃と略６００
℃の間で設定される。
む半導体装置の製造方法において、所定の注入エネルギ
ーで所望のドーズ量のイオンを、シリコンウェハ上に形
成された第１のポリシリコン膜を通して、前記シリコン
ウェハ中に注入し、その後注入したイオンが活性化され
る熱処理の冷却過程で、所定の一定温度を所定時間保持
する、ことを特徴とする。本願第２発明において、前記
所定の一定温度は、好ましくは、略７００℃と略６００
℃の間で設定される。
【００２２】また本願第３発明は、上記本願第１又は第
２発明において、イオン注入を行う工程と注入したイオ
ンが活性化される熱処理工程の間に前記第１のポリシリ
コン膜上に更に第２のポリシリコン膜を形成する工程を
有することを特徴とする。
２発明において、イオン注入を行う工程と注入したイオ
ンが活性化される熱処理工程の間に前記第１のポリシリ
コン膜上に更に第２のポリシリコン膜を形成する工程を
有することを特徴とする。
【００２３】また本願第４発明は、上記本願第１又は第
２発明において、イオンが活性化される熱処理を行った
直後に、第１のポリシリコン膜を除去することを特徴と
する。
２発明において、イオンが活性化される熱処理を行った
直後に、第１のポリシリコン膜を除去することを特徴と
する。
【００２４】また本願第５発明は、上記本願第３発明に
おいて、イオンが活性化される熱処理を行った直後に、
第１および第２のポリシリコン膜を除去することを特徴
とする。
おいて、イオンが活性化される熱処理を行った直後に、
第１および第２のポリシリコン膜を除去することを特徴
とする。
【００２５】また本願第６発明は、上記本願第１乃至第
５発明において、前記第１のポリシリコン膜とシリコン
ウェハの間にシリコン酸化膜が存在することを特徴とす
る。
５発明において、前記第１のポリシリコン膜とシリコン
ウェハの間にシリコン酸化膜が存在することを特徴とす
る。
【００２６】また本願第７発明は、シリコンウェハの表
面に第１のシリコン酸化膜、ポリシリコン膜、およびシ
リコン窒化膜を順次形成する工程と、その後予め素子分
離が形成される領域の前記シリコン窒化膜を除去し、該
除去部分に第２のシリコン酸化膜を形成して素子分離領
域とする工程と、素子分離領域以外に残された前記シリ
コン窒化膜と前記ポリシリコン膜を除去する工程と、を
含む半導体装置の製造方法において、前記ポリシリコン
膜を除去する前に、所定の温度範囲の間を徐冷する熱処
理を含む、ことを特徴とする。
面に第１のシリコン酸化膜、ポリシリコン膜、およびシ
リコン窒化膜を順次形成する工程と、その後予め素子分
離が形成される領域の前記シリコン窒化膜を除去し、該
除去部分に第２のシリコン酸化膜を形成して素子分離領
域とする工程と、素子分離領域以外に残された前記シリ
コン窒化膜と前記ポリシリコン膜を除去する工程と、を
含む半導体装置の製造方法において、前記ポリシリコン
膜を除去する前に、所定の温度範囲の間を徐冷する熱処
理を含む、ことを特徴とする。
【００２７】また本願第８発明は、シリコンウェハの表
面に第１のシリコン酸化膜、ポリシリコン膜およびシリ
コン窒化膜を順次形成する工程と、その後予め素子分離
が形成される領域の前記シリコン窒化膜を除去し該除去
部分に第２のシリコン酸化膜を形成し素子分離領域とす
る工程と、素子分離領域以外に残された前記シリコン窒
化膜と前記ポリシリコン膜を除去する工程と、を含む半
導体装置の製造方法において、前記ポリシリコン膜を除
去する前に、所定の一定温度で保持される熱処理を有す
る、ことを特徴とする。
面に第１のシリコン酸化膜、ポリシリコン膜およびシリ
コン窒化膜を順次形成する工程と、その後予め素子分離
が形成される領域の前記シリコン窒化膜を除去し該除去
部分に第２のシリコン酸化膜を形成し素子分離領域とす
る工程と、素子分離領域以外に残された前記シリコン窒
化膜と前記ポリシリコン膜を除去する工程と、を含む半
導体装置の製造方法において、前記ポリシリコン膜を除
去する前に、所定の一定温度で保持される熱処理を有す
る、ことを特徴とする。
【００２８】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。まず、本発明の原理・作用について説明す
る。
に説明する。まず、本発明の原理・作用について説明す
る。
【００２９】ＰＢＳ法では、ウェハ裏面にポリシリコン
膜を形成するために、半導体素子が動作するウェハ表面
付近に存在する重金属汚染がゲッタリングされるにはウ
ェハ裏面に到達する必要があった。すなわち、ＰＢＳ法
では、半導体素子の微細化に伴う製造プロセスの低温
化、短時間化が進むと、ゲッタリングが、汚染元素の拡
散に律速されて、生じないという問題がある。
膜を形成するために、半導体素子が動作するウェハ表面
付近に存在する重金属汚染がゲッタリングされるにはウ
ェハ裏面に到達する必要があった。すなわち、ＰＢＳ法
では、半導体素子の微細化に伴う製造プロセスの低温
化、短時間化が進むと、ゲッタリングが、汚染元素の拡
散に律速されて、生じないという問題がある。
【００３０】本発明は、ウェハ表面にポリシリコン膜を
形成し、該ポリシリコン膜の粒径をゲッターサイトとす
るため、ＰＢＳ法に比較して、はるかに拡散距離は短く
てすむ。
形成し、該ポリシリコン膜の粒径をゲッターサイトとす
るため、ＰＢＳ法に比較して、はるかに拡散距離は短く
てすむ。
【００３１】イオン注入技術において注入エネルギーは
ｋｅＶからＭｅＶまで用途に応じて広く応用されてい
る。実用的な範囲でＭｅＶレベルの注入エネルギーを用
いて最も深く注入する場合でも３μｍ程度であり、一般
的な２００ｍｍ径ウェハの厚さ７２５μｍの１／２４０
倍程度にすぎない。
ｋｅＶからＭｅＶまで用途に応じて広く応用されてい
る。実用的な範囲でＭｅＶレベルの注入エネルギーを用
いて最も深く注入する場合でも３μｍ程度であり、一般
的な２００ｍｍ径ウェハの厚さ７２５μｍの１／２４０
倍程度にすぎない。
【００３２】拡散係数をＤ、時間をｔ、として拡散距離
Ｌは、Ｌ2＝（Ｄｔ）と表せるので、同じ温度で重金属
汚染元素が３μｍ拡散するには、７２５μｍの場合の１
／５７６００の時間ですむ。
Ｌは、Ｌ2＝（Ｄｔ）と表せるので、同じ温度で重金属
汚染元素が３μｍ拡散するには、７２５μｍの場合の１
／５７６００の時間ですむ。
【００３３】また、本発明では、ウェハ表面に形成した
ポリシリコン膜を通してシリコンウェハ中にイオン注入
する。一般に、シリコンウェハ中にイオン注入を行う場
合、汚染の混入やチャネリングを防ぐため適当な膜を通
すことが多い。本発明は、その膜にポリシリコン膜を選
び、更に注入したイオンが活性化される熱処理に重金属
汚染元素のゲッタリング熱処理を兼ねさせる、というも
のである。こうすることによって、ゲッタリングを目的
として新たにポリシリコン膜を形成する工程や熱処理を
行う工程を追加する必要がなく、製造工程の削減にな
る。
ポリシリコン膜を通してシリコンウェハ中にイオン注入
する。一般に、シリコンウェハ中にイオン注入を行う場
合、汚染の混入やチャネリングを防ぐため適当な膜を通
すことが多い。本発明は、その膜にポリシリコン膜を選
び、更に注入したイオンが活性化される熱処理に重金属
汚染元素のゲッタリング熱処理を兼ねさせる、というも
のである。こうすることによって、ゲッタリングを目的
として新たにポリシリコン膜を形成する工程や熱処理を
行う工程を追加する必要がなく、製造工程の削減にな
る。
【００３４】ここで、ゲッタリング熱処理は、汚染元素
のゲッタリングを効率的に行うためのものである。ゲッ
タリングの生じる過程は３つに分けられる。例えば文献
（３）（Ｊ．Ｓ Ｋａｎｇ ａｎｄ Ｄ．Ｋ Ｓｃｈｒ
ｏｄｅｒ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６５，２９７４
（１９８９））参照。すなわち、（１）デバイス活性領
域からの放出、（２）ゲッターサイトへの拡散、および
（３）ゲッター層での捕獲、の３つである。
のゲッタリングを効率的に行うためのものである。ゲッ
タリングの生じる過程は３つに分けられる。例えば文献
（３）（Ｊ．Ｓ Ｋａｎｇ ａｎｄ Ｄ．Ｋ Ｓｃｈｒ
ｏｄｅｒ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６５，２９７４
（１９８９））参照。すなわち、（１）デバイス活性領
域からの放出、（２）ゲッターサイトへの拡散、および
（３）ゲッター層での捕獲、の３つである。
【００３５】１番目のデバイス活性領域からの放出であ
るが、これは注入されたイオンが活性化される熱処理の
最高温度で生じる。一般に、再放出は、より高い温度の
方が進むが、通常行われる活性化の熱処理の最高温度
は、８００℃から１０００℃で、再放出は問題なく生じ
る温度である。
るが、これは注入されたイオンが活性化される熱処理の
最高温度で生じる。一般に、再放出は、より高い温度の
方が進むが、通常行われる活性化の熱処理の最高温度
は、８００℃から１０００℃で、再放出は問題なく生じ
る温度である。
【００３６】本発明では、ゲッターサイトがデバイス活
性領域から近いため、２番目のゲッターサイトへの拡散
は問題なく生じると考えられる。
性領域から近いため、２番目のゲッターサイトへの拡散
は問題なく生じると考えられる。
【００３７】３番目のゲッター層での捕獲であるが、こ
れは温度が低いほど効率良く進む。上記文献（２）（速
水善範ら、電子情報通信学会 信学技報 ＳＤＭ−９３
−１６５（１９９３−１２）ｐ８３−８９）参照。この
ため、本発明では、活性化熱処理の冷却過程の少なくと
も８００℃から６００℃の間を徐冷することあるいは７
００℃以下の温度で保持することで、低温でのゲッタリ
ングを可能にした。しかも、最後にウェハ表面のポリシ
リコン膜にゲッターされた汚染元素はポリシリコン膜エ
ッチングの際にポリシリコン膜と一緒に除去される。こ
のため、ポリシリコン膜に一度ゲッターされた汚染元素
が再放出されるようなこともない。
れは温度が低いほど効率良く進む。上記文献（２）（速
水善範ら、電子情報通信学会 信学技報 ＳＤＭ−９３
−１６５（１９９３−１２）ｐ８３−８９）参照。この
ため、本発明では、活性化熱処理の冷却過程の少なくと
も８００℃から６００℃の間を徐冷することあるいは７
００℃以下の温度で保持することで、低温でのゲッタリ
ングを可能にした。しかも、最後にウェハ表面のポリシ
リコン膜にゲッターされた汚染元素はポリシリコン膜エ
ッチングの際にポリシリコン膜と一緒に除去される。こ
のため、ポリシリコン膜に一度ゲッターされた汚染元素
が再放出されるようなこともない。
【００３８】
【実施の形態１】図１は、本発明の実施の形態の製造方
法を工程順に説明するための断面図である。ボロンドー
ブのｐ型シリコンウェハを用い、ｐ型シリコンウェハ１
表面に第１のポリシリコン膜２が形成されている。更に
第１のポリシリコン膜２上にはホトレジスト３が塗布さ
れており、予めイオン注入したい部分のホトレジスト２
は、ホトリソグラフィー技術を用いて剥離してある。図
１（ａ）は、ホトレジスト３の一部を剥離した段階での
断面を示している。
法を工程順に説明するための断面図である。ボロンドー
ブのｐ型シリコンウェハを用い、ｐ型シリコンウェハ１
表面に第１のポリシリコン膜２が形成されている。更に
第１のポリシリコン膜２上にはホトレジスト３が塗布さ
れており、予めイオン注入したい部分のホトレジスト２
は、ホトリソグラフィー技術を用いて剥離してある。図
１（ａ）は、ホトレジスト３の一部を剥離した段階での
断面を示している。
【００３９】この後、イオン注入を行う。図１（ｂ）で
は、リンイオン（Ｐ+）４を注入している。なお、本発
明は、リンイオン（Ｐ+）に限定されるものでなく、ボ
ロン、ヒ素等、他の元素のイオンであってもよい。ホト
レジスト３が形成されている部分は、シリコンウェハ１
中まではイオンは注入されない。
は、リンイオン（Ｐ+）４を注入している。なお、本発
明は、リンイオン（Ｐ+）に限定されるものでなく、ボ
ロン、ヒ素等、他の元素のイオンであってもよい。ホト
レジスト３が形成されている部分は、シリコンウェハ１
中まではイオンは注入されない。
【００４０】注入が終了したら、ホトレジストをすべて
剥離する（図１（ｃ）参照）。この段階では、注入され
たリン（Ｐ）は、注入エネルギーと第１のポリシリコン
膜２の厚さで決まる飛程５付近に局在している。その
後、注入されたイオンが活性化される熱処理を行う。こ
の熱処理は、イオンの活性化と同時に混入した汚染のゲ
ッタリングが行われる。
剥離する（図１（ｃ）参照）。この段階では、注入され
たリン（Ｐ）は、注入エネルギーと第１のポリシリコン
膜２の厚さで決まる飛程５付近に局在している。その
後、注入されたイオンが活性化される熱処理を行う。こ
の熱処理は、イオンの活性化と同時に混入した汚染のゲ
ッタリングが行われる。
【００４１】必要に応じて、熱処理の前に、第１のポリ
シリコン膜２の上に第２ポリシリコン膜６を形成する場
合がある（図１（ｃ）′参照）。
シリコン膜２の上に第２ポリシリコン膜６を形成する場
合がある（図１（ｃ）′参照）。
【００４２】熱処理が終了したら、第１のポリシリコン
膜２、あるいは第１のポリシリコン膜２および第２のポ
リシリコン膜６を除去する。そうすると、例えば図１
（ｄ）のように、拡散層が形成されている。
膜２、あるいは第１のポリシリコン膜２および第２のポ
リシリコン膜６を除去する。そうすると、例えば図１
（ｄ）のように、拡散層が形成されている。
【００４３】次に、本発明の実施の形態の動作につい
て、図２を参照して詳細に説明する。図２（ａ）はイオ
ン注入した後に、汚染元素が混入した様子を模式的に示
した断面図である。
て、図２を参照して詳細に説明する。図２（ａ）はイオ
ン注入した後に、汚染元素が混入した様子を模式的に示
した断面図である。
【００４４】この後、ホトレジスト３を剥離して注入さ
れた元素が活性化される熱処理を行う。この熱処理の冷
却中の少なくとも９００℃から６００℃の間を徐冷する
こと、あるいは７００℃以下の温度で保持することで、
ゲッタリングを効率的に行う。偏析型のゲッタリングで
は、ゲッタリングの効率ηは次式（１）で与えられる。
れた元素が活性化される熱処理を行う。この熱処理の冷
却中の少なくとも９００℃から６００℃の間を徐冷する
こと、あるいは７００℃以下の温度で保持することで、
ゲッタリングを効率的に行う。偏析型のゲッタリングで
は、ゲッタリングの効率ηは次式（１）で与えられる。
【００４５】 η＝（ｋ−１）／（ｋ＋ｗ1／ｗ2） …(1)
【００４６】ここで、ｋはシリコン単結晶とポリシリコ
ンでの汚染元素の偏析係数であり、ｗ1、ｗ2はそれぞれ
シリコンウェハ１の厚さと第１のポリシリコン膜２の厚
さである。
ンでの汚染元素の偏析係数であり、ｗ1、ｗ2はそれぞれ
シリコンウェハ１の厚さと第１のポリシリコン膜２の厚
さである。
【００４７】上式（１）から、第１のポリシリコン膜２
の厚さは厚い方が効率ηが高くなることがわかる。この
ため、図１を参照して説明したように、熱処理を行う前
に、第１のポリシリコン膜２の上に第２のポリシリコン
膜６を形成して、効率ηを上げることができる。
の厚さは厚い方が効率ηが高くなることがわかる。この
ため、図１を参照して説明したように、熱処理を行う前
に、第１のポリシリコン膜２の上に第２のポリシリコン
膜６を形成して、効率ηを上げることができる。
【００４８】Ａ、Ｂ、Ｃを定数として、偏析係数ｋは、
次式（２）の形で表せるので、上式（１）から効率η
は、次式（３）と表せる。但しＴは絶対温度である。
次式（２）の形で表せるので、上式（１）から効率η
は、次式（３）と表せる。但しＴは絶対温度である。
【００４９】 ｋ＝１＋Ａ・ｅｘｐ（B／T） …(2) η＝１／（Ｃ・ｅｘｐ（−B／T）＋１） …(3)
【００５０】これにより、効率ηは温度Ｔが低い方が高
くなることがわかる。これが熱処理の冷却中の少なくと
も９００℃から６００℃の間を徐冷すること、あるいは
７００℃以下の温度で保持することの理由である。
くなることがわかる。これが熱処理の冷却中の少なくと
も９００℃から６００℃の間を徐冷すること、あるいは
７００℃以下の温度で保持することの理由である。
【００５１】こうすることで、図２（ｂ）に模式的に示
すように、汚染元素８は、第１のポリシリコン膜２中に
拡散しゲッタリングされる。
すように、汚染元素８は、第１のポリシリコン膜２中に
拡散しゲッタリングされる。
【００５２】その後、第１のポリシリコン膜２を除去す
るが（図２（ｃ）参照）、この時、第１のポリシリコン
膜２中には汚染元素がゲッターされているので、同時
に、シリコンウェハ１の外に除去される。
るが（図２（ｃ）参照）、この時、第１のポリシリコン
膜２中には汚染元素がゲッターされているので、同時
に、シリコンウェハ１の外に除去される。
【００５３】
【実施例】表１は、本発明の実施の形態の作用効果を説
明するための表であり、接合リーク電流（拡散層は、５
００μｍ×５００μｍの正方形）で評価した結果を、実
施例１〜４、及び比較例１、２について示したものであ
る。なお、表中のポリシリコン膜１、２は、上記実施の
形態の第１、第２のポリシリコン膜を示している。
明するための表であり、接合リーク電流（拡散層は、５
００μｍ×５００μｍの正方形）で評価した結果を、実
施例１〜４、及び比較例１、２について示したものであ
る。なお、表中のポリシリコン膜１、２は、上記実施の
形態の第１、第２のポリシリコン膜を示している。
【００５４】表１中の熱処理の番号は、図３の番号に対
応する。ここでは、イオン注入した元素が活性化される
熱処理の最高温度は９００℃の例を示した。
応する。ここでは、イオン注入した元素が活性化される
熱処理の最高温度は９００℃の例を示した。
【００５５】図３を参照して、熱処理は、９００℃で
処理を行った後にウェハを取り出すものである。この処
理では９００℃から室温まで自然冷却され、前述したゲ
ッタサイトまでの汚染元素の拡散という観点からは急冷
になる。
処理を行った後にウェハを取り出すものである。この処
理では９００℃から室温まで自然冷却され、前述したゲ
ッタサイトまでの汚染元素の拡散という観点からは急冷
になる。
【００５６】熱処理は、７００℃まで毎分３℃で冷却
し、７００℃で保持した後にウェハを取り出す熱処理で
ある。
し、７００℃で保持した後にウェハを取り出す熱処理で
ある。
【００５７】熱処理は、６００℃まで毎分３℃で冷却
し取り出す熱処理である。
し取り出す熱処理である。
【００５８】熱処理は、６００℃まで毎分３℃で冷却
した後に６００℃で保持した後にウェハを取り出す処理
である。
した後に６００℃で保持した後にウェハを取り出す処理
である。
【００５９】実施例１は、熱処理、第１ポリシリコン
膜の厚さを３０ｎｍ、第２ポリシリコン膜なし。実施例
２は、熱処理、第１ポリシリコン膜の厚さを３０ｎ
ｍ、第２ポリシリコン膜なし。実施例３は、熱処理、
第１ポリシリコン膜の厚さを３０ｎｍ、第２ポリシリコ
ン膜なし。実施例４は、熱処理、第１ポリシリコン膜
の厚さを３０ｎｍ、第２ポリシリコン膜５０ｎｍ。比較
例１は、熱処理、第１ポリシリコン膜の厚さを３０ｎ
ｍ、第２ポリシリコン膜なし。比較例２は、熱処理、
シリコン酸化膜の厚さ３０ｎｍ、第２ポリシリコン膜な
し。
膜の厚さを３０ｎｍ、第２ポリシリコン膜なし。実施例
２は、熱処理、第１ポリシリコン膜の厚さを３０ｎ
ｍ、第２ポリシリコン膜なし。実施例３は、熱処理、
第１ポリシリコン膜の厚さを３０ｎｍ、第２ポリシリコ
ン膜なし。実施例４は、熱処理、第１ポリシリコン膜
の厚さを３０ｎｍ、第２ポリシリコン膜５０ｎｍ。比較
例１は、熱処理、第１ポリシリコン膜の厚さを３０ｎ
ｍ、第２ポリシリコン膜なし。比較例２は、熱処理、
シリコン酸化膜の厚さ３０ｎｍ、第２ポリシリコン膜な
し。
【００６０】
【表１】
【００６１】イオン注入した元素が活性化される熱処理
で、徐冷あるいは７００℃以下の温度で保持すること
で、接合リークが低減している。
で、徐冷あるいは７００℃以下の温度で保持すること
で、接合リークが低減している。
【００６２】これは、実施例１、実施例２、実施例３が
ともに、比較例１に比べて、接合リーク電流が低減して
いることでわかる。
ともに、比較例１に比べて、接合リーク電流が低減して
いることでわかる。
【００６３】また、実施例２と実施例４の比較から、ポ
リシリコン膜２を更に形成することにより、接合リーク
電流の低減がみとめられる。
リシリコン膜２を更に形成することにより、接合リーク
電流の低減がみとめられる。
【００６４】そして実施例２と比較例２との比較から、
熱処理の冷却中を徐冷しても、イオン注入時にイオンが
通過する膜が、ポリシリコン膜ではなくてシリコン酸化
膜である場合には接合リークは低減されなかった。
熱処理の冷却中を徐冷しても、イオン注入時にイオンが
通過する膜が、ポリシリコン膜ではなくてシリコン酸化
膜である場合には接合リークは低減されなかった。
【００６５】
【実施の形態２】次に図４を参照して、本発明の他の実
施の形態を説明する。図４は、素子分離を形成する工程
に本発明に適用したものである。
施の形態を説明する。図４は、素子分離を形成する工程
に本発明に適用したものである。
【００６６】図４（ａ）は、素子分離を形成したい部分
以外にシリコン窒化膜１１とホトレジスト１２を残し、
他は取り除いてある。その後、図４（ｂ）に示すよう
に、シリコン窒化膜とホトレジストのない部分に、チャ
ネルストッパとなるホウ素イオン１３を注入する。
以外にシリコン窒化膜１１とホトレジスト１２を残し、
他は取り除いてある。その後、図４（ｂ）に示すよう
に、シリコン窒化膜とホトレジストのない部分に、チャ
ネルストッパとなるホウ素イオン１３を注入する。
【００６７】その後、素子分離を形成する酸化の処理を
行うが、この熱処理時の冷却中を徐冷あるいは７００℃
以下で保持することによって、素子分離周辺の重金属汚
染元素を第１のポリシリコン膜１０にゲッタすることが
できる。
行うが、この熱処理時の冷却中を徐冷あるいは７００℃
以下で保持することによって、素子分離周辺の重金属汚
染元素を第１のポリシリコン膜１０にゲッタすることが
できる。
【００６８】この様子を模式的に図４（ｃ）に示す。最
後に残った第１のポリシリコン層１０とシリコン窒化膜
１１を除去すると、図４（ｄ）のようになる。
後に残った第１のポリシリコン層１０とシリコン窒化膜
１１を除去すると、図４（ｄ）のようになる。
【００６９】表２は、この実施の形態の作用効果を説明
するための表であり接合リークで評価した結果を実施例
５〜８、及び比較例３、４について示したものである。
するための表であり接合リークで評価した結果を実施例
５〜８、及び比較例３、４について示したものである。
【００７０】表２中の熱処理の番号は図３の番号に対応
する。これらの番号に対応する熱処理方法は、前記実施
の形態と同じ方法を用いたので、説明は省略する。ただ
し、この実施の形態では、接合リークを測定した拡散層
は、表１の実施例の拡散層と面積は同じであるが、素子
分離に接する長さが２００倍のものである。これは、素
子分離端で発生する接合リークを評価する目的のためで
ある。
する。これらの番号に対応する熱処理方法は、前記実施
の形態と同じ方法を用いたので、説明は省略する。ただ
し、この実施の形態では、接合リークを測定した拡散層
は、表１の実施例の拡散層と面積は同じであるが、素子
分離に接する長さが２００倍のものである。これは、素
子分離端で発生する接合リークを評価する目的のためで
ある。
【００７１】実施例５は、熱処理、第１ポリシリコン
膜の厚さを５０ｎｍ、第２ポリシリコン膜なし。実施例
６は、熱処理、第１ポリシリコン膜の厚さを５０ｎ
ｍ、第２ポリシリコン膜なし。実施例７は、熱処理、
第１ポリシリコン膜の厚さを５０ｎｍ、第２ポリシリコ
ン膜なし。実施例８は、熱処理、第１ポリシリコン膜
の厚さを５０ｎｍ、第２ポリシリコン膜３０ｎｍ。比較
例３は、熱処理、第１ポリシリコン膜の厚さを５０ｎ
ｍ、第２ポリシリコン膜なし。比較例４は、熱処理、
第１ポリシリコン膜なし、第２ポリシリコン膜なし。
膜の厚さを５０ｎｍ、第２ポリシリコン膜なし。実施例
６は、熱処理、第１ポリシリコン膜の厚さを５０ｎ
ｍ、第２ポリシリコン膜なし。実施例７は、熱処理、
第１ポリシリコン膜の厚さを５０ｎｍ、第２ポリシリコ
ン膜なし。実施例８は、熱処理、第１ポリシリコン膜
の厚さを５０ｎｍ、第２ポリシリコン膜３０ｎｍ。比較
例３は、熱処理、第１ポリシリコン膜の厚さを５０ｎ
ｍ、第２ポリシリコン膜なし。比較例４は、熱処理、
第１ポリシリコン膜なし、第２ポリシリコン膜なし。
【００７２】
【表２】
【００７３】表１の結果と同様にして、この実施の形態
でも、本発明の効果が確認された。特にＤＲＡＭ等の先
端メモリでは素子分離端で発生する接合リークが問題で
ある。この実施例では、この素子分離端に起因する接合
リークが低減できることが明らかとなった。
でも、本発明の効果が確認された。特にＤＲＡＭ等の先
端メモリでは素子分離端で発生する接合リークが問題で
ある。この実施例では、この素子分離端に起因する接合
リークが低減できることが明らかとなった。
【００７４】このように、本発明によれば、接合リーク
電流を低減したことにより、例えばＤＲＡＭのリフレッ
シュ特性を向上し、高集積化、低消費電力化に対応可能
としている。
電流を低減したことにより、例えばＤＲＡＭのリフレッ
シュ特性を向上し、高集積化、低消費電力化に対応可能
としている。
【００７５】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、イオン注入で混入する汚染を効
果的にゲッタリングできる、という効果を奏する。この
ため、本発明は、半導体装置の歩留り及び生産性を向上
するものである。
置の製造方法によれば、イオン注入で混入する汚染を効
果的にゲッタリングできる、という効果を奏する。この
ため、本発明は、半導体装置の歩留り及び生産性を向上
するものである。
【００７６】その理由は、本発明においては、注入時に
イオンが通過する膜としてゲッタリング能力の高いポリ
シリコン膜を選んだことによる。このため、汚染元素は
ゲッタサイトまで拡散する距離が短くてよい。また、注
入した元素が活性化される熱処理の冷却中の８００℃か
ら６００℃を徐冷すること、あるいは７００℃以下で保
持することでゲッタリングの効率を向上することができ
るからである。また、ゲッタリング力を向上させるため
に、注入後に、ポリシリコンを厚くすることができる。
イオンが通過する膜としてゲッタリング能力の高いポリ
シリコン膜を選んだことによる。このため、汚染元素は
ゲッタサイトまで拡散する距離が短くてよい。また、注
入した元素が活性化される熱処理の冷却中の８００℃か
ら６００℃を徐冷すること、あるいは７００℃以下で保
持することでゲッタリングの効率を向上することができ
るからである。また、ゲッタリング力を向上させるため
に、注入後に、ポリシリコンを厚くすることができる。
【図１】本発明の実施の形態を説明するための図であ
る。
る。
【図２】本発明の実施の形態の動作を説明するための図
である。
である。
【図３】本発明の実施の形態において、注入した元素が
活性化される熱処理を説明するための図である。
活性化される熱処理を説明するための図である。
【図４】本発明の他の実施の形態を説明するための図で
ある。
ある。
１ ｐ型シリコンウェハ ２ ポリシリコン膜１（第１ポリシリコン膜） ３ ホトレジスト ４ リンイオン ５ 注入したリンの飛程 ６ ポリシリコン膜２（第２ポリシリコン膜） ７ 拡散層 ８ 汚染元素 ９ シリコン酸化膜 １０ ポリシリコン膜３ １１ シリコン窒化膜 １２ ホトレジスト １４ 汚染元素 １５ チャネルストッパ
Claims (13)
- 【請求項１】イオン注入工程を含む半導体装置の製造方
法において、 所定の注入エネルギーで所望のドーズ量のイオンをシリ
コンウェハ上に形成された第１のポリシリコン膜を通し
て前記シリコンウェハ中に注入し、 その後、前記注入したイオンを活性化させる熱処理の冷
却過程で所定の温度範囲の間を徐冷する、ことを特徴と
する半導体装置の製造方法。 - 【請求項２】前記所定の温度範囲が、少なくとも略８０
０℃から略６００℃の間である、ことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】イオン注入工程を含む半導体装置の製造方
法において、 所定の注入エネルギーで所望のドーズ量のイオンを、シ
リコンウェハ上に形成された第１のポリシリコン膜を通
して、前記シリコンウェハ中に注入し、その後注入した
イオンが活性化される熱処理の冷却過程で、所定の一定
温度を所定時間保持する、ことを特徴とする半導体装置
の製造方法。 - 【請求項４】前記所定の一定温度が、略７００℃と略６
００℃の間で設定される、ことを特徴とする請求項３記
載の半導体装置の製造方法。 - 【請求項５】請求項１〜４のいずれか一に記載の半導体
装置の製造方法において、 前記イオン注入を行う工程と、前記注入したイオンを活
性化させる熱処理工程と、の間に、前記第１のポリシリ
コン膜上に、更に第２のポリシリコン膜を形成する工程
を有する、ことを特徴とする半導体装置の製造方法。 - 【請求項６】請求項１〜４のいずれか一に記載の半導体
装置の製造方法において、 前記注入したイオンを活性化させる熱処理を行った直後
に、前記第１のポリシリコン膜を除去する、ことを特徴
とする半導体装置の製造方法。 - 【請求項７】請求項５記載の半導体装置の製造方法にお
いて、 前記注入したイオンを活性化させる熱処理を行った直後
に、前記第１及び前記第２のポリシリコン膜を除去す
る、ことを特徴とする半導体装置の製造方法。 - 【請求項８】請求項１乃至７のいずれか一に記載の半導
体装置の製造方法において、 前記第１のポリシリコン膜と前記シリコンウェハの間に
シリコン酸化膜が設けられる、ことを特徴とする半導体
装置の製造方法。 - 【請求項９】シリコンウェハの表面に第１のシリコン酸
化膜、ポリシリコン膜、およびシリコン窒化膜を順次形
成する工程と、 その後予め素子分離が形成される領域の前記シリコン窒
化膜を除去し、該除去部分に第２のシリコン酸化膜を形
成して素子分離領域とする工程と、 素子分離領域以外に残された前記シリコン窒化膜と前記
ポリシリコン膜を除去する工程と、を含む半導体装置の
製造方法において、 前記ポリシリコン膜を除去する前に、所定の温度範囲の
間を徐冷する熱処理を含む、ことを特徴とする半導体装
置の製造方法。 - 【請求項１０】前記所定の温度範囲が、少なくとも略８
００℃から略６００℃の間である、ことを特徴とする請
求項９記載の半導体装置の製造方法。 - 【請求項１１】シリコンウェハの表面に第１のシリコン
酸化膜、ポリシリコン膜およびシリコン窒化膜を順次形
成する工程と、 その後予め素子分離が形成される領域の前記シリコン窒
化膜を除去し該除去部分に第２のシリコン酸化膜を形成
し素子分離領域とする工程と、 素子分離領域以外に残された前記シリコン窒化膜と前記
ポリシリコン膜を除去する工程と、 を含む半導体装置の製造方法において、 前記ポリシリコン膜を除去する前に、所定の一定温度で
保持される熱処理を有する、ことを特徴とする半導体装
置の製造方法。 - 【請求項１２】前記所定の一定温度が、略７００℃と略
６００℃の間で設定される、ことを特徴とする請求項１
１記載の半導体装置の製造方法。 - 【請求項１３】イオン注入工程を含む半導体装置の製造
方法において、 所定の注入エネルギーで所望のドーズ量のイオンをシリ
コンウェハ上に形成された第１のポリシリコン膜を通し
て前記シリコンウェハ中に注入し、 その後、前記注入したイオンを活性化させる熱処理の冷
却過程で、所定の温度範囲の間を徐冷し、これに続いて
所定の一定温度を保持する、ようにしたことを特徴とす
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025966A JPH10209168A (ja) | 1997-01-24 | 1997-01-24 | 半導体装置の製造方法 |
| US09/006,824 US6372611B1 (en) | 1997-01-24 | 1998-01-14 | Semiconductor manufacturing method including gettering of metal impurities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025966A JPH10209168A (ja) | 1997-01-24 | 1997-01-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209168A true JPH10209168A (ja) | 1998-08-07 |
Family
ID=12180482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9025966A Pending JPH10209168A (ja) | 1997-01-24 | 1997-01-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6372611B1 (ja) |
| JP (1) | JPH10209168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100996A (ja) * | 2009-10-09 | 2011-05-19 | Sumco Corp | 半導体基板内部の重金属の除去方法 |
| WO2013077068A1 (ja) * | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
| KR100396890B1 (ko) * | 2001-03-09 | 2003-09-03 | 삼성전자주식회사 | 고체 촬상 소자의 제조방법 |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| JP2005093869A (ja) * | 2003-09-19 | 2005-04-07 | Mimasu Semiconductor Industry Co Ltd | シリコンウエーハの再生方法及び再生ウエーハ |
| WO2010127298A2 (en) * | 2009-04-30 | 2010-11-04 | Sionyx, Inc. | Low oxygen content semiconductor material for surface enhanced photonic devices associated methods |
| US20110203648A1 (en) * | 2009-08-20 | 2011-08-25 | James Carey | Laser processed heterojunction photovoltaic devices and associated methods |
| US8476598B1 (en) | 2009-08-31 | 2013-07-02 | Sionyx, Inc. | Electromagnetic radiation imaging devices and associated methods |
| US8309389B1 (en) | 2009-09-10 | 2012-11-13 | Sionyx, Inc. | Photovoltaic semiconductor devices and associated methods |
| EP2478560A4 (en) * | 2009-09-17 | 2014-06-18 | Sionyx Inc | LIGHT-SENSITIVE IMAGING DEVICES AND CORRESPONDING METHODS |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8476681B2 (en) | 2009-09-17 | 2013-07-02 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| WO2011050336A2 (en) * | 2009-10-22 | 2011-04-28 | Sionyx, Inc. | Semiconductor devices having an enhanced absorption region and associated methods |
| US8124508B2 (en) * | 2010-03-31 | 2012-02-28 | Advanced Ion Beam Technology, Inc. | Method for low temperature ion implantation |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US20120146172A1 (en) | 2010-06-18 | 2012-06-14 | Sionyx, Inc. | High Speed Photosensitive Devices and Associated Methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| CN102703987B (zh) * | 2012-06-08 | 2015-03-11 | 天威新能源控股有限公司 | 基于多晶硅中金属杂质去除的低温磷吸杂扩散工艺 |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| CN104404626B (zh) * | 2014-11-28 | 2017-06-16 | 内蒙古日月太阳能科技有限责任公司 | 物理冶金多晶硅太阳能电池的磷扩散方法 |
| CN106952984B (zh) * | 2017-03-22 | 2018-08-03 | 合肥仁德电子科技有限公司 | 一种提高光敏电阻的光催化性能的方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4967566A (ja) | 1972-11-02 | 1974-07-01 | ||
| JPS6046022A (ja) * | 1983-08-23 | 1985-03-12 | Sumitomo Electric Ind Ltd | イオン注入用基板の前処理方法 |
| US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| JPS61264763A (ja) | 1985-05-17 | 1986-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2675011B2 (ja) | 1987-08-12 | 1997-11-12 | 株式会社日立製作所 | 熱処理装置及び熱処理方法 |
| DE68925879T2 (de) * | 1988-12-21 | 1996-10-02 | At & T Corp | Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide |
| JP2536635B2 (ja) | 1989-03-09 | 1996-09-18 | 三菱電機株式会社 | ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 |
| JPH04206932A (ja) | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH04369224A (ja) | 1991-06-17 | 1992-12-22 | Kawasaki Steel Corp | 半導体ウェハの洗浄方法 |
| KR940009597B1 (ko) * | 1991-08-22 | 1994-10-15 | 삼성전자 주식회사 | 반도체장치의 게이트산화막 형성법 |
| JP2848058B2 (ja) | 1991-09-28 | 1999-01-20 | 信越半導体株式会社 | シリコンウェーハの熱処理方法 |
| JPH05109736A (ja) | 1991-10-21 | 1993-04-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH05275436A (ja) | 1992-03-24 | 1993-10-22 | Shin Etsu Handotai Co Ltd | シリコンウエーハの熱処理方法 |
| US5648282A (en) * | 1992-06-26 | 1997-07-15 | Matsushita Electronics Corporation | Autodoping prevention and oxide layer formation apparatus |
| JPH06140410A (ja) | 1992-10-22 | 1994-05-20 | Nippon Semiconductor Kk | 半導体装置の製造方法 |
| JPH06140589A (ja) | 1992-10-29 | 1994-05-20 | Nippon Semiconductor Kk | 半導体集積回路装置の製造方法 |
| JP3024409B2 (ja) | 1992-12-25 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100187674B1 (ko) * | 1994-07-07 | 1999-06-01 | 김주용 | 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법 |
| US5541141A (en) * | 1995-02-27 | 1996-07-30 | Hyundai Electronics Industries Co., Ltd. | Method for forming an oxynitride film in a semiconductor device |
| US5820435A (en) * | 1996-12-12 | 1998-10-13 | Candescent Technologies Corporation | Gap jumping to seal structure including tacking of structure |
| US5851892A (en) * | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
-
1997
- 1997-01-24 JP JP9025966A patent/JPH10209168A/ja active Pending
-
1998
- 1998-01-14 US US09/006,824 patent/US6372611B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100996A (ja) * | 2009-10-09 | 2011-05-19 | Sumco Corp | 半導体基板内部の重金属の除去方法 |
| WO2013077068A1 (ja) * | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6372611B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JP3165071B2 (ja) | 半導体基板及びその製造方法 | |
| US7737012B2 (en) | Manufacturing method of a semiconductor device | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| JP4755383B2 (ja) | 半導体素子の製造方法 | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| JP4031408B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH07273121A (ja) | 半導体装置の製造方法 | |
| JP3186708B2 (ja) | 半導体装置の製造方法 | |
| TW506080B (en) | Manufacture method of deep sub-micro complementary metal oxide semiconductor with ultrashallow junction | |
| JP3173655B2 (ja) | 半導体装置の製造方法 | |
| JP2001210732A (ja) | フラッシュメモリ素子の製造方法 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH04116820A (ja) | 半導体装置の製造方法 | |
| JPH05109736A (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH0423427A (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| KR950001171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0227760A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |