JPS6046022A - イオン注入用基板の前処理方法 - Google Patents

イオン注入用基板の前処理方法

Info

Publication number
JPS6046022A
JPS6046022A JP58154265A JP15426583A JPS6046022A JP S6046022 A JPS6046022 A JP S6046022A JP 58154265 A JP58154265 A JP 58154265A JP 15426583 A JP15426583 A JP 15426583A JP S6046022 A JPS6046022 A JP S6046022A
Authority
JP
Japan
Prior art keywords
wafer
ion implantation
annealing
gaas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58154265A
Other languages
English (en)
Inventor
Riyuusuke Nakai
龍資 中井
Toshihiko Takebe
武部　敏彦
Hajime Yamazaki
肇 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Sumitomo Electric Industries Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58154265A priority Critical patent/JPS6046022A/ja
Priority to US06/643,034 priority patent/US4636280A/en
Priority to DE8484305741T priority patent/DE3472499D1/de
Priority to EP84305741A priority patent/EP0148555B1/en
Publication of JPS6046022A publication Critical patent/JPS6046022A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体基板にイオン注入してＩＣを作る際の基
板の前処理に関するものである。
（背景技術） 例えば液体カプセルチョクラルスキー法（ＬＥＣ法）で
引上げたアンドープのＧａＡｓ単結晶から切り出した基
板（ウェハ）にイオン注入を行なってＩＣｉ作る時、Ｆ
ＴＴ特性のウェハ面内均一性が悪い。例えば電界効果ト
ランジスター（以下、ＦＥＴと称す）をイオン注入によ
り形成して、ソース−ドレイン間電流を計ると、面内で
３０％程度のばらつきが出る。良いＩＣを作るためには
このばらっきを数％にしなくてはならない。
このばらつきは結晶の転位密度分布と対応していると召
われている。これは転位が不純物と反応して転位密度に
よって不純物の量が変化するためであると考えられる。
一般に物質中の不純物は固溶限以上になれば析出し、固
溶限以下ならば均一に分布しようとする。
又ＬＥＣ法による単結晶でも充分長い間高温に保ってい
れば不純物は一様に分布する筈である。（一般に高温程
固溶限は高くなる。）しかし結晶に転位等が存在すると
、冷却過程において転位と不純物の結合エネルギーと不
純物の熱エネルギーｋＴ（ｋ：ボルツマ／定数、Ｔ、絶
対温度）が等しくなり、かつ不純物の拡散に必要なエネ
ルギーよりもｋＴが高い時、転位が不純物を引きつける
作用（ゲッタリング作用）をする。従って結晶内の転位
の多い所と少ない所で不純物の濃度に分布ができる。
又単結晶が成長する時、第１図の上図に例を示すように
固液界面は平らでなく、固液界面１に沿っては不純物濃
度は一定であるか、これを線２で（・発明の開示） 本発明は、上述の問題点を解決するため成されたもので
、イオン／ＩＥ入前に、半導体基板を高温で長時間焼鈍
を行なった後急冷することにより、全面に亘り不純物分
布の均一な半導体基板を得ようとするものそある。
本発明において、対象上なる半導体基板は、イオン注入
を施す基板であり、例えば周期律表の置−Ｖ族化合物（
例、ＧａＡｓ、　ＧａＰ等）、Ｓｉ、Ｇｅなどの半導体
より成る基板である。
以下、本発明を、ＧａＡｓ基板の場合を例にとって説明
するが、本発明はこれに限定されるものではない。
例えばＧａＡｓ　ウェハを研磨、エツチング後、本発明
方法はイオン注入を行なう前にウェハをＡｓ圧下で、例
えば下記の条件のような高温で長時間焼鈍（アニール）
を行ない、その後急冷する。
焼鈍条件例 なお、この焼鈍は良好なキャップ剤があれば、Ａｓ圧下
でなくとも良い。
この焼鈍を行なうことにより、結晶内の不純物は熱エネ
ルギーを得て、例えｄ転位等のゲッターから逃げ、かつ
固溶限も上がるので、析出していたものも個々の分子に
なり、一様に分散し固溶する。ただし結晶内の転位も僅
かに回復するが、化合物半導体の場合、焼鈍による完全
な転位の回復はむつかしい。
次に、冷却のため温度を下げる時、ゆっくり下げると、
不純物は又析出したり、ゲッターにつかまっだシするの
で、不純物が析出サイト又はゲ・ンターサイトに拡散す
る前に、充分に温度を下げ、　１不純物を一様に分散し
た状態に凍結してしまわね　□ばならない。
そこで本発明では焼鈍後ウェハを急冷する。この場合、
ウニ・・はうすい（例、約５００μｍ１Ｌ）ので、熱歪
みは入りにくいが、急冷速度はウェハに負担がかからぬ
よう調整する必要がある。
なお、イオン注入後、イオン注入による闇討欠陥の回復
のために行なう焼鈍は、照射欠陥のみ回復させることが
目的であり、不純物（又はイオン注入されたドーパント
）までが再配列してしまってはまずいので、本発明によ
るイオン注入前の焼鈍に比べ温度が低く（例、約８００
℃）、時間も短かく（例、約２０分間）、イオン注入後
の焼鈍では本発明の目的を達することはできない。
（実施例） ＬＥＣ法により作成した直径１″、厚さ４００μ７ｎの
アノドープ半絶縁性ＧａＡｓ　ウェハを用い、イオン注
入前に、第２図（イ）に示す焼鈍装置により焼鈍を行な
った。図において、石英チューブ３内にＧａＡｓ　ウェ
ハ４およびＡｓ単体５を封入した。ＧａＡｓウェハ４は
５ｉ０２　からの汚染を防ぐため、第２図（ロ）に示す
ようにその両面を他のウェハ６．６でおおって封入した
。ヒーター７．８により２温度に加熱し、Ａｓ側を約６
２０°ＣＸＧａＡｓ側を９５０°Ｃに保持して１０時間
焼鈍した後、石英チューブ３ｆ：炉からすばやく抜取っ
て冷却した。推定冷却速度は最大約３００°／分である
。（石英管内部のＡｓ圧は約１気圧である。） このウエノ・にＳｉをイオン注入することにより、第３
図に示すようなＦＥＴを２００μ２７１間隔でウエノ・
全面に形成した。図において、９はソース、１０はドレ
イン、１１はゲートである。活性層１２はＳｌをイオン
注入することによって得た。ドーズ量は２．０　Ｘ　１
０１２／ｄで、注入エネルギーは６０　ＫｅＶであった
。
さらにこのウエノ・をＡｓ圧下で８００℃×２０分の焼
鈍を行なった（本発明法）。
比較のため、上述のイオン注入前の焼鈍を行なわないＧ
ａＡｓウニ７％にりいて、同様のＦＥＴを形成し、同様
の焼鈍を行−なった（従来例）。
得られたウェハについて、中心部の２０Ｘ２０ｍｍの部
分を、プローバーによってソース−ドレイン間電流（Ｉ
ｄｓ）を計測した（ゲート電圧−〇）。測定結果は表１
に示す通りである。
表１より、本発明によるＦＥＴは、従来例に比べＩｄＳ
ｌ１７）ばらつきが非常に少ないと吉が分る。
（発明の効果） 上述のように構成された本発明のイオン注入用基板の前
処理方法は次のような効果がある。
イオン注入前に、半導体基板を高温で長時間焼鈍を行な
った後急冷するから、結晶内の不純物が焼鈍によって一
様に分布し、かつ急冷によってその濃度が一様なまま低
温にもたらされ、不純物の分布の一様なウェハが得られ
るので、その後のイオン注入後、全面に亘り不純物の分
布が均一となり、特性（例、ソース−ドレイン間電流）
のばらつきの少ないＩＣ用ウェハが得られる。
【図面の簡単な説明】
第１図は単結晶成長時の固液界面の状態の一例と平面ウ
ニノ・の不純物分布を示す図である。 第２図（イ）、（ロ）は本発明方法の実施ｆｌＪにおけ
る焼鈍方法を説明する図で、（イ）図は装置の縦断面図
、（ロ）図はウニ・・の支持方法を示す断面図である。 第３図は本発明方法の実施ｆ１１により作成した基板に
イオン注入して形成された電界効果トランジスターの例
を示す平面図である。 ｌ　固液界面、２　線、３　・石英チュー７゛、４・・
・ＧａＡｓウエノ・、　５・ＡＳ単体、６　・他のウニ
ノー、７．８・・・ヒーター、９・・・ソース、１０・
・・ドレイン、１１・・・ゲート、１２・・活性層。 代理人　弁理士　青　木　秀　實ＩＱ。 嘴＼（い、Ｘ′ ７１図 ロ：益＝ 二＝＝孟 口巨コ＝ ４ ララ巨突 図 一２μｍ０ □□舵 す３ し５ ］ 手　続　補　正　書 昭和５９年を月７日 特許庁長官　若　杉　和　夫　殿 昭和　５８年　特許願　第　１５４２６５　号２、発明
の名称 イオン注入用基板の前処理方法 ３、補正をする者 事件との関係　特許出願人 住　所　大阪市東区北浜５丁目１５番地名称（２１３）
　住友電気工業株式会社代表省　川　上　哲　部（ほか
１名） ４、代理人 住　所　大阪市淀用区西中島１丁目９番２０号明細書中
、詳細な説明の欄。 ７、補正の内容 （１）明細書、第４頁、第５行目、「９００℃」を「８
２０°〜９００℃」に訂正する。 （２）明細書、第６頁、第２行目、「９５０℃」を「８
２０℃」に訂正する。 （３）明細書、第６頁、第３行目、「１０時間」をｒ１
５時間」に訂正する。 ９２−

Claims (1)

    【特許請求の範囲】
  1. （１）　イオン注入前に、半導体基板を高温で長時間焼
    鈍を行なった後急冷することを特徴とするイオン注入用
    基板の前処理方法。
JP58154265A 1983-08-23 1983-08-23 イオン注入用基板の前処理方法 Pending JPS6046022A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58154265A JPS6046022A (ja) 1983-08-23 1983-08-23 イオン注入用基板の前処理方法
US06/643,034 US4636280A (en) 1983-08-23 1984-08-21 Method for the pretreatment of a substrate for ion implantation
DE8484305741T DE3472499D1 (en) 1983-08-23 1984-08-22 A method for the pretreatment of a substrate for ion implantation
EP84305741A EP0148555B1 (en) 1983-08-23 1984-08-22 A method for the pretreatment of a substrate for ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58154265A JPS6046022A (ja) 1983-08-23 1983-08-23 イオン注入用基板の前処理方法

Publications (1)

Publication Number Publication Date
JPS6046022A true JPS6046022A (ja) 1985-03-12

Family

ID=15580394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58154265A Pending JPS6046022A (ja) 1983-08-23 1983-08-23 イオン注入用基板の前処理方法

Country Status (4)

Country Link
US (1) US4636280A (ja)
EP (1) EP0148555B1 (ja)
JP (1) JPS6046022A (ja)
DE (1) DE3472499D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880009419A (ko) * 1987-01-26 1988-09-15 이찌하라 시로 반도체소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자
JPH0787187B2 (ja) * 1987-08-13 1995-09-20 古河電気工業株式会社 ＧａＡｓ化合物半導体基板の製造方法
US5306699A (en) * 1988-08-31 1994-04-26 Superconductor Technologies, Inc. Reactor vessel for manufacture of superconducting films
US5139998A (en) * 1988-08-31 1992-08-18 Superconductor Technologies, Inc. Controlled thallous oxide evaporation for thallium superconductor films and reactor design
JPH0653639B2 (ja) * 1988-10-31 1994-07-20 株式会社ジャパンエナジー 化合物半導体単結晶の製造方法
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
DE19711550C2 (de) * 1997-03-20 2000-06-21 Bayer Ag Verfahren zur Herstellung von im wesentlichen Randzonen-freien Formteilen aus multikristallinem Silicium und die Verwendung dieser Formteile
JP4057215B2 (ja) * 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
CN105628785B (zh) * 2015-12-25 2018-08-14 中国计量科学研究院 一种用于辉光放电质谱仪的高纯铜校正样品及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840818A (ja) * 1981-09-03 1983-03-09 Nec Corp 不純物の導入方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
US4357180A (en) * 1981-01-26 1982-11-02 The United States Of America As Represented By The Secretary Of The Navy Annealing of ion-implanted GaAs and InP semiconductors
US4447497A (en) * 1982-05-03 1984-05-08 Rockwell International Corporation CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby
JPS6140A (ja) * 1984-06-12 1986-01-06 Res Dev Corp Of Japan 光反応によるα−テトラロン誘導体の製造方法
US4576652A (en) * 1984-07-12 1986-03-18 International Business Machines Corporation Incoherent light annealing of gallium arsenide substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840818A (ja) * 1981-09-03 1983-03-09 Nec Corp 不純物の導入方法

Also Published As

Publication number Publication date
EP0148555A1 (en) 1985-07-17
EP0148555B1 (en) 1988-06-29
US4636280A (en) 1987-01-13
DE3472499D1 (en) 1988-08-04

Similar Documents

Publication Publication Date Title
US4617066A (en) Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4749660A (en) Method of making an article comprising a buried SiO2 layer
US4659392A (en) Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
JPS6046022A (ja) イオン注入用基板の前処理方法
US7754585B2 (en) Method of heat treatment of silicon wafer doped with boron
JPS62104021A (ja) シリコン半導体層の形成方法
JPH0750692B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法
JPS6139731B2 (ja)
JPS62265717A (ja) ガリウムひ素集積回路用基板の熱処理方法
JPH023539B2 (ja)
JP2906120B2 (ja) ＧａＡｓ基板の製造方法
JPS62114218A (ja) 化合物半導体のアニ−ル方法
JPH09194300A (ja) ＧａＡｓ基板の製造方法
JPS60171300A (ja) 化合物半導体結晶の均質化方法
JP2725000B2 (ja) 半導体装置の製造方法
CA1299069C (en) Method of making an article comprising a buried sio _layer, and article produced thereby
JPH0533527B2 (ja)
JPH08259396A (ja) ＧａＡｓ基板及びその製造方法
JPS59178720A (ja) 半導体装置の製造方法
JPS60195100A (ja) リン化インジユム結晶の処理方法
JPS6165424A (ja) イオン打込み方法
JPH03271199A (ja) ＧａＡｓ単結晶ウエハーの熱処理方法
JPS60144934A (ja) 半導体装置の製造方法
JPS63278216A (ja) 半導体基板の製造方法
Hodge et al. Solid-phase epitaxial regrowth of ion-implanted silicon on sapphire using rapid thermal annealing