JPS59178720A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59178720A JPS59178720A JP5153883A JP5153883A JPS59178720A JP S59178720 A JPS59178720 A JP S59178720A JP 5153883 A JP5153883 A JP 5153883A JP 5153883 A JP5153883 A JP 5153883A JP S59178720 A JPS59178720 A JP S59178720A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- temperature
- annealing
- implanted
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 10
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、特に化合物半導体層を
有する半導体装置において化合物半導体層にイオン注入
した後のアニール方法に係る。
有する半導体装置において化合物半導体層にイオン注入
した後のアニール方法に係る。
（２）従来技術と問題点
化合物半導体、主としてガリウム砒素（ＧａＡｓ）、イ
ンジウムリン（ＩｎＰ）、およびこれらの混晶などへの
イオン注入技術は半導体装置、特に集積回路の製造にお
いて極めて有用である。この技術では、イオン注入層を
活性化するために８ｏｏ〜８５０℃の温度で基板をアニ
ールすることが不可欠である。
ンジウムリン（ＩｎＰ）、およびこれらの混晶などへの
イオン注入技術は半導体装置、特に集積回路の製造にお
いて極めて有用である。この技術では、イオン注入層を
活性化するために８ｏｏ〜８５０℃の温度で基板をアニ
ールすることが不可欠である。
例えば、イオン注入用の（ｉｏｏ）面を有するＧａＡｓ
基板としては一般に液体封止チョクラ７スキー（ＬＥＣ
）法で得られた結晶が用いられている。
基板としては一般に液体封止チョクラ７スキー（ＬＥＣ
）法で得られた結晶が用いられている。
この方法で得られる結晶はベル研究所のＪｏｒｄａｒ等
（Ｂｅ１ｌ ５ｙｓｔ、ｅｍ Ｔｅｃｈｎ、 Ｊ、 Ｖ
ｏｌ、 ５９＋Ｐ、５９３（１９８０） ）によシ教示
されているように結晶内部に結晶成長時の熱環境に起因
する熱応力で生じたストレスを多く含み、転位密度が多
く、かつ基板内での転位密度分布の不均一性が著しいと
いう問題がある。第１図の曲線Ａは基板内における結晶
転位の密度を示す。特に基板周辺部では６００転と称さ
れるス’）ｙ７″転位が多く、その様子は第１図にも見
られる。
（Ｂｅ１ｌ ５ｙｓｔ、ｅｍ Ｔｅｃｈｎ、 Ｊ、 Ｖ
ｏｌ、 ５９＋Ｐ、５９３（１９８０） ）によシ教示
されているように結晶内部に結晶成長時の熱環境に起因
する熱応力で生じたストレスを多く含み、転位密度が多
く、かつ基板内での転位密度分布の不均一性が著しいと
いう問題がある。第１図の曲線Ａは基板内における結晶
転位の密度を示す。特に基板周辺部では６００転と称さ
れるス’）ｙ７″転位が多く、その様子は第１図にも見
られる。
このよりなＧａＡｓ基板にイオン注入した基板（ウェー
ハ）は、次いで、注入層を活性化するためにアニールさ
れる。第２図はそうしたアニールの処理温度プログラム
を示し、室温から所望なアニール温度Ｔｔで昇温し、時
刻ｔｌからｔ２まで温度Ｔに保ち、それから冷却される
。この際、注入ウェーハを昇温するとき、その昇温速度
が高いとウェーハ周辺部の転位密度が増加し、そのウェ
ーハ上に形成されるデバイスの特性の均一性が著しく損
なわれるという事実が、本発明者らによって見い出され
た。
ハ）は、次いで、注入層を活性化するためにアニールさ
れる。第２図はそうしたアニールの処理温度プログラム
を示し、室温から所望なアニール温度Ｔｔで昇温し、時
刻ｔｌからｔ２まで温度Ｔに保ち、それから冷却される
。この際、注入ウェーハを昇温するとき、その昇温速度
が高いとウェーハ周辺部の転位密度が増加し、そのウェ
ーハ上に形成されるデバイスの特性の均一性が著しく損
なわれるという事実が、本発明者らによって見い出され
た。
（３）発明の目的
そこで、本発明は、以上の如き従来技術の問題点に鑑み
、イオン注入した化合物半導体層のアニール前後で、結
晶転位密度が増加しないようなアニール方法を提供する
ことを目的とする。、（４）発明の構成 そして、上記目的を達成するために、本発明ではアニー
ル温度への昇温速度を２００℃ｈ以下に保つことが提案
される。
、イオン注入した化合物半導体層のアニール前後で、結
晶転位密度が増加しないようなアニール方法を提供する
ことを目的とする。、（４）発明の構成 そして、上記目的を達成するために、本発明ではアニー
ル温度への昇温速度を２００℃ｈ以下に保つことが提案
される。
（５）発明の実施例
ＬＥＣ法によシ得られたＧａＡｓ単結晶の（１００）面
を有するウェー／％に６０ ｋｅＶ、Ｉ×１０１２ｆｆ
ｉ−２の注入条件でＳｉイオンを注入した。イオン注入
後のウェーハにリアクティブスパッタ法でＡハ膜を厚さ
１０００〜１５００Ｘ程度被着し、保護膜とした。次い
で、８５０℃のアニール温度までそれぞれ５０℃贋、１
００℃府、１５０℃ん、２００を扮、２５０Ｖ分、３０
０を扮、３５０ツ扮、および４００し扮の速度で昇温し
、そのそれぞれについてどれも８５０℃の温度に３０分
間保持し、それから同じ条件で炉内冷却した。
を有するウェー／％に６０ ｋｅＶ、Ｉ×１０１２ｆｆ
ｉ−２の注入条件でＳｉイオンを注入した。イオン注入
後のウェーハにリアクティブスパッタ法でＡハ膜を厚さ
１０００〜１５００Ｘ程度被着し、保護膜とした。次い
で、８５０℃のアニール温度までそれぞれ５０℃贋、１
００℃府、１５０℃ん、２００を扮、２５０Ｖ分、３０
０を扮、３５０ツ扮、および４００し扮の速度で昇温し
、そのそれぞれについてどれも８５０℃の温度に３０分
間保持し、それから同じ条件で炉内冷却した。
こうして得られたウェー−・内の転位密度分布を加し、
ウェー−・内での不均一さが激しくなっている。
ウェー−・内での不均一さが激しくなっている。
同じＧａＡｓ ウェー−・に電界効果型トランジスタ
（ＦＥＴ）を形成した後、上記と同じ条件でアニールし
、ＦＥＴのしきい値電圧（Ｖ、ｈ）を測定した。その結
果から、ウェーハ面内のしきい値電圧の均一性を標準偏
差で表わすと、昇温速反２００°Ｑ分以下では４０〜５
０ｍＶ、２００い以上では７０〜８０ ｍＶ以上である
。更に昇温速度を上げてゆくと１００ ｍＶを越えてし
まう。
（ＦＥＴ）を形成した後、上記と同じ条件でアニールし
、ＦＥＴのしきい値電圧（Ｖ、ｈ）を測定した。その結
果から、ウェーハ面内のしきい値電圧の均一性を標準偏
差で表わすと、昇温速反２００°Ｑ分以下では４０〜５
０ｍＶ、２００い以上では７０〜８０ ｍＶ以上である
。更に昇温速度を上げてゆくと１００ ｍＶを越えてし
まう。
（６）発明の効果
以上の説明から明らかなように、本発明によシ、化合部
半導体層にイオン注入した後アニールして結晶転位＠度
が増加しないアニール方法が提供される。
半導体層にイオン注入した後アニールして結晶転位＠度
が増加しないアニール方法が提供される。
第１図はウェー７１面内の結晶転位密度分布を示すグラ
フ、第２図はアニールの温度グロク゛ラムを示すグラフ
である０ 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
フ、第２図はアニールの温度グロク゛ラムを示すグラフ
である０ 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、化合物半導体基板にイオン注入を行なった後、イオ
ン注入領域を活性化するために前記化合物半導体基板を
所定の温度で熱処理することを含み、前記化合物半導体
基板を前記所定温度まで昇温するその昇温速度を２００
ツ分以下とすることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153883A JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153883A JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178720A true JPS59178720A (ja) | 1984-10-11 |
| JPH023537B2 JPH023537B2 (ja) | 1990-01-24 |
Family
ID=12889799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153883A Granted JPS59178720A (ja) | 1983-03-29 | 1983-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178720A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112567079A (zh) * | 2018-06-19 | 2021-03-26 | 晶化成半导体公司 | 深紫外透明的氮化铝晶体及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586119A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 化合物半導体のアニ−ル方法 |
-
1983
- 1983-03-29 JP JP5153883A patent/JPS59178720A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586119A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 化合物半導体のアニ−ル方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112567079A (zh) * | 2018-06-19 | 2021-03-26 | 晶化成半导体公司 | 深紫外透明的氮化铝晶体及其形成方法 |
| US11168411B2 (en) * | 2018-06-19 | 2021-11-09 | Crystal Is, Inc. | Impurity control during formation of aluminum nitride crystals and thermal treatment of aluminum nitride crystals |
| US11939700B2 (en) | 2018-06-19 | 2024-03-26 | Crystal Is, Inc. | Impurity control during formation of aluminum nitride crystals and thermal treatment of aluminum nitride crystals |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023537B2 (ja) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| JPS60102732A (ja) | シリコンのデンドライトウエブ光電池製造方法 | |
| US4889493A (en) | Method of manufacturing the substrate of GaAs compound semiconductor | |
| US5219798A (en) | Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring | |
| US4636280A (en) | Method for the pretreatment of a substrate for ion implantation | |
| JPS59178720A (ja) | 半導体装置の製造方法 | |
| JPS62265717A (ja) | ガリウムひ素集積回路用基板の熱処理方法 | |
| US4595423A (en) | Method of homogenizing a compound semiconductor crystal prior to implantation | |
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JPS5828855A (ja) | 半導体基板の熱処理方法 | |
| JPS59178721A (ja) | 化合物半導体基板の処理方法 | |
| JPH09194300A (ja) | ＧａＡｓ基板の製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH0212875A (ja) | 半導体装置の製造方法 | |
| JPH03252398A (ja) | 半絶縁性ＧａＡｓ基板の製造方法 | |
| JP2906120B2 (ja) | ＧａＡｓ基板の製造方法 | |
| JPH05286799A (ja) | 半導体基板の製造法 | |
| JPH09129570A (ja) | 半導体装置の製造方法 | |
| JPS63158837A (ja) | 半導体素子の製造方法 | |
| JPS62226900A (ja) | 化合物半導体単結晶の製造方法 | |
| JPS59181613A (ja) | イオン注入ガリウム・ヒ素単結晶の熱処理方法 | |
| JPS62177930A (ja) | 半導体基板の高速酸化法 |