JPS586119A - 化合物半導体のアニ−ル方法 - Google Patents

化合物半導体のアニ−ル方法

Info

Publication number
JPS586119A
JPS586119A JP10396281A JP10396281A JPS586119A JP S586119 A JPS586119 A JP S586119A JP 10396281 A JP10396281 A JP 10396281A JP 10396281 A JP10396281 A JP 10396281A JP S586119 A JPS586119 A JP S586119A
Authority
JP
Japan
Prior art keywords
temperature
compound semiconductor
reaction tube
annealing
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10396281A
Other languages
English (en)
Inventor
Hideaki Kozu
神津 英明
Tsutomu Tsuji
辻 力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP10396281A priority Critical patent/JPS586119A/ja
Publication of JPS586119A publication Critical patent/JPS586119A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半纏体を^温にてアニールする方法に関
する。
砒化ガリウム((jaAa)を用い九シ曹ットキパリア
ゲート電界効果トランジスタ<Mk、81に、T >は
、現在、マイクロ波通信−IIKおけ為中心デバイスと
して使用されている・近年、ζ□GiA龜Mg8FET
と(jaAsダイオード等を一素子上に集積化し、Gb
ilf1号tm通しう為集St騙略(IC)特に^速ロ
ジックやメモリの一発が!MK行なわれ、これらの(j
aAslCを瑚−て計算機の^連化や通信システムのi
!1laII!化がII!楓できる町amがでてきた。
GaAsIC0jll産を実現する九めKrj、 Ga
ム易10の構成愛嵩で6p、iI&1−素子として崩い
られる)ITのスレッシ■−ルド亀圧(Vりを均一に再
境性よ〈作4ことが重1である拳このν!の均一性を可
1IIKする方法としてシリコン(84)を用いたlC
と同一に、イオン注入法による不純物添加が試みられて
いる・イオン注入法によ1添211され九不純物を活性
化させるために不純物を注入された8iやGaAs基板
は通常、高温でアニールされる。しかしながら、G、A
、は8iと異なり1通常のアニール温度である700〜
950℃では分解する・従りて、一般KGaAsを7ニ
ールする場合には、 GaA、の分解を防ぐため、 G
IAs表面に二酸化シリコン(8i(J、)や窒化シリ
コン(Si、N4)等の絶縁膜を被着してアニールする
・絶縁膜のUaAs表面への被着方法としてはスパッタ
法、化学的化学成長(CVD)法、プラズマCVD法が
一般的である・スパッタ法とプラズマCVD法はG B
 A @が分解しない低温で、0BAs上に絶縁igi
′4を形成しうる利点があるが、絶縁膜の被着されたG
 a A Sを前記のアニール温度に昇温させた場合に
は、絶縁膜とGaA3との熱膨張係数の違りにもとづく
絶M映の微細なりラックが生じ、クラック近傍のG B
 A Bの分解を招来する・このクラックの生じる温度
は絶縁膜の成長条件と共に、注入イオン量(ドーズii
)に大きく依存する。CVD法は比較的1Iti温で絶
縁IIIIt−成長させる方法であるが、前記の7二一
ル温度と成長温度の差が大きいと中は〉アニール時の高
温でクラックが生じ前述と同一0間■が生じる・ま九C
VD法の間龜点は絶縁膜を成長する反応炉と7エール炉
とが異なる丸めに、通常絶縁−が被着されたGaA、は
アニール温度と−じ5iWtの楓匿差を受ける。従りて
絶縁膜とGRA@との閾で生じる歪がGaA、中の不純
物の拡歇を増進させることが多く、均一なV!の再現性
は弗常に愚い。
本発明の目的は、このような従来方法(よるアニール法
の欠点を除き、a温時において一〇、ムi等の化合物半
導体上に被着され丸IP1縁−にクラックが生゛じない
ような化合物半導体のアニール方法を提供することKあ
る。
本発明によれば1反応管内Ki?いて′ハなるm度を有
する化合物半導体上に絶llI[を化学的気相成長法に
より成長せしめ、しかる後―紀化合物牛尋体を反応管よ
シ出す仁となく、T、よりA楓であるT、 K昇温せし
め、絶縁−が被着され死後の化合物半導体の受けるa#
ニストレスを最小にするようにしたことを41黴とする
化合物半4体のアニール方法が得られる・ ζ07二−ル法によ)%950℃の高温でアニールして
も、化合物半導体上に被着され九絶縁膜にクラックが生
じることはない・ 次に本発明の方法を図を用いて説明する。
[1−は本発明のアニール方法を東現しうる装置の原理
を示す、謔1図において、lは赤外線の反射板であシ、
2は赤外−ラングであ夛、3は反応管であり、4社反応
ガスVr1il入する導入口5を有するガえばステンレ
ス製04人ウィルソンシールでめり、6は排気ガスを排
出する排出ロアを有する飼えばステンレス製の排気ウィ
ルソンシールであ)18は化合物半導体9t−反応管内
において保持する保持台である・菖2図Ifi鶴1図に
示す赤外−ラン1によシ消費される電力を制御して化合
物半導体の温度を変える場合の代表的な温度変更グログ
ラムの一丙である・Jl121において、!II!誠は
化合物半導体の温度の時間変化を示し、縦軸は温度を℃
で、横軸は時間を分で示す・菖!図と第211を用いて
本!la#4のアニール方法を説明する。
纂1a!Iにおいて反応ガス、例えば、モノシラン(S
iH4)とアンモニア(N搗)と窒素(八)の混合ガス
を反応ガス導入口5より反応管3の内に導入し、定常な
ガス流を作為0次に、赤外−ラング2KmEEEを印加
し、保持台8を加−することにより化合物半導体9を昇
温させ1反応ガスによる絶縁膜の成長@匿、tMえば7
GQC1,で上ける・この様子をW!2図中のA−Bi
41で示す、昇温速シは150℃/秒からlO℃/秒ま
で任意KIiKI−可能である0次に、化合物半導体9
の温tLを一定、丙えは700℃に保ち、絶縁膜を所定
の犀さに成長させる。
この様子をaI2図中のH−C114で示す・胸先は1
9i桟:N)i、:N、=1 : 20 : 300の
ガス流量比を癩する混合ガスを反応カスとして用いた場
合にはJa2の成長速度は約10OA/秒でありた0次
に8A鳩−NH,のガスの番人を中止し、81[有]塊
を成長を止め反応管内を桟〃スでみたす、仁の様子を謳
2図中のC−D間で示す1反応管内のガスを桟で十分に
置換し九*、赤外−ランプの”電圧を上昇印加して絶縁
−の成長at、鉤えは760℃よ〕化曾物半導体9の温
度をアニール温度%的えば90G’Cまで上昇させる。
この様子を第2図中D−B間で示す・アニール温度に違
しt鏝イオン注入により受けた化合物半導体の破傷層の
結晶性を回避させ注入イオンの活性化を計る。一般に7
ニ一ル時間はアニール温度が烏い程、短(てよいが、5
〜20分1ia4!!度でるる・この様子を第2図中で
に、−1間で示す11久に赤外−ランプの電源を切ハ保
持台と共に化合物半導体の温度を下げる。
嬉2図に示すように、本発明の方法では、絶縁属を被着
された化合物半導体を反応管よシ出すことなくそのまま
外温してアニールされるために。
該化合物半導体の受ける1liillji!差は1反応
管から出し、改めてアニールを行なう従来の方法に比べ
て小さく(第2−中D−E間で示す)、950C1での
アニール温度まで該化合物半導体の温度を上げても絶撒
員にクンツクが入ることがなく、該化合物半導体の表−
は荒れることがなくアニールされる。オ友1本方法で嬬
同−反応管内で7ニールされるため、S縁−表面か汚染
されてアニール時に化合物半導体内に異種不純物が拡散
されることもない、また例えば8isN、を被着して化
合物半導体をアニールする場合、アニール時の組IN4
のクラックを防ぐ九め、その瞑鳳は1000A±20O
A程ては800Aより2500Atでog*の86N4
を化合物半導体に被着してアニールしてもクラックが入
ることはなく、別sN*@厚の許容幅が大きくなる利点
も見だされ丸。
本発明を実埃する他の方法は例えば1反応管に少(とも
絶縁膜の成長温度領域とアニールi!寂領域とを設けて
行なう方法である。その原理を第3図を用iて銃明する
。第3■におiて、1oは電気炉であり、[気炉lOは
反応管11の中の温度がTIと′l−を示すように2つ
Oi1度領域部に分はうしてお91例えば、ウィルソン
シール12の反応ガス都入口13に近匹方OS域を低温
餉櫨(種化合物#P4体15は反応ガス導入口13に近
い方OaKマグネット16が付けられた保持台17の上
に乗せられる・まず、化合物半導体isa第3図に示さ
れるように温fTtの領域に入れられ1反応ガス導入口
13よシ反応lスを導入することによ〕表mK絶縁票を
被着される0次に反応カスを止め八ま九はアルゴンガス
等の不活性ガスを反応ガス導入口13よ)反応管中に導
入し1反応管中に残りていた反応ガスを置換せしめた九
反応管外よシ磁石を用いてマグネッ)16を動かし保持
台1丁と共に化合物半導体15をアニール温!l: T
tに設定され九高温領域に移動させ、化合物半導体IS
を7ニールする。この方法によっても本発明の主旨は実
行されうる・ 本発明のアニール方法は化合物半導体のみでなく1例え
ば他の81等の半導体にも通用されうるむとけ旨うまで
もない。
【図面の簡単な説明】
第1国は本発明を実施する装置の−Me示し。 縞2図?i第1−に示す装置を用いて本発明管夷aし丸
場合O化合物半導体0*にの時間纏移を示し$1381
昧本発@を実施する装置の他の一飼を示したものである
。 tllJKi?いて、lは赤外−の反射板、2は赤外−
ランプ、4.11は反応管、I 4,6.12はウィル
ソンシール、5.13は反応ガスの導入口s7@14は
排気ガスの排出0.8.17は保持台、9,15a化合
物午導体、10t;を電気式16はマグネットである。 11図 2 第 2 図 一−→峙間(分)

Claims (1)

  1. 【特許請求の範囲】 l)反応管内KtlPいて、TIなる温匿を有する1ヒ
    合物!P尋体上vc絶緻暎を化学的気相成長法により成
    長せしめ、しかる俵、前ml化合物半半導体反応管よ〉
    出す仁とな(、T、よ!l)A@でめるT、に昇温せし
    めることを特徴とする化合物半纏体のアニール方法・ 2)化合物+s体のffi度を1゛凰より1′諺に上昇
    せしめるに、赤外−ランプを用いることを特徴とする特
    許111XIZ)範囲第1項記載のアニール方法。 3)絶縁−を成員せしめる一度1“富 とT、上り尚温
    である一疲゛五−の少くとも2つの温度−城をもつ反応
    管において、1′1する温直論域の反応管内において絶
    繊験會成長せしめ、久いでT、からなる瓢j[−鳩にm
    −せしめることを特徴とする特許請求の軸−lE五積1
    載の7二−ル方法。
JP10396281A 1981-07-03 1981-07-03 化合物半導体のアニ−ル方法 Pending JPS586119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10396281A JPS586119A (ja) 1981-07-03 1981-07-03 化合物半導体のアニ−ル方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10396281A JPS586119A (ja) 1981-07-03 1981-07-03 化合物半導体のアニ−ル方法

Publications (1)

Publication Number Publication Date
JPS586119A true JPS586119A (ja) 1983-01-13

Family

ID=14368000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10396281A Pending JPS586119A (ja) 1981-07-03 1981-07-03 化合物半導体のアニ−ル方法

Country Status (1)

Country Link
JP (1) JPS586119A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178720A (ja) * 1983-03-29 1984-10-11 Fujitsu Ltd 半導体装置の製造方法
JPS59225399A (ja) * 1983-06-06 1984-12-18 東京電力株式会社 防護衣類の洗濯方法
JPS6468923A (en) * 1987-09-09 1989-03-15 Mitsubishi Monsanto Chem Annealing of single crystal substrate of inorganic compound

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178720A (ja) * 1983-03-29 1984-10-11 Fujitsu Ltd 半導体装置の製造方法
JPH023537B2 (ja) * 1983-03-29 1990-01-24 Fujitsu Ltd
JPS59225399A (ja) * 1983-06-06 1984-12-18 東京電力株式会社 防護衣類の洗濯方法
JPH0450556B2 (ja) * 1983-06-06 1992-08-14 Tokyo Denryoku Kk
JPS6468923A (en) * 1987-09-09 1989-03-15 Mitsubishi Monsanto Chem Annealing of single crystal substrate of inorganic compound

Similar Documents

Publication Publication Date Title
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
KR100214910B1 (ko) Sih4를 이용한 반도체 기판 처리 장치 및 방법과 그 제조물
JP2665316B2 (ja) 半導体素子のシリコン絶縁膜形成方法
JPS61127121A (ja) 薄膜形成方法
JP2002505531A5 (ja)
US4879259A (en) Rapid thermal annealing of gallium arsenide with trimethyl arsenic overpressure
JPS60257526A (ja) 絶縁体層の成長方法
KR100291234B1 (ko) 다결정실리콘의형성방법및형성장치
JPS586119A (ja) 化合物半導体のアニ−ル方法
US6103620A (en) Method for producing titanium silicide
CN106653572B (zh) 多晶硅薄膜的制备方法以及光电器件
JPS6476727A (en) Manufacture of semiconductor device
JPH04243122A (ja) 化学気相成長装置
CN102383197B (zh) 用工艺气体处理基底的方法
JPH03131027A (ja) 急速加熱処理方法及びその装置
JP4451508B2 (ja) 気相成長方法
US6784031B2 (en) Method for forming thin films of semiconductor devices
JP2581093Y2 (ja) 半導体熱処理用装置
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법
JPH0645257A (ja) 半導体薄膜形成方法
KR20000076891A (ko) 박막형성장치 및 박막형성방법
KR950009937B1 (ko) 반도체소자의 게이트절연막 형성방법
JPS63160327A (ja) 3―5族化合物半導体ウェハーのアニール方法
JPS586137A (ja) 化合物半導体上に絶縁膜を形成する方法
KR0168770B1 (ko) 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법